電子発光ディスプレイ装置
アクティブマトリクス表示装置は、共通基板上に設けられた表示画素の配列を有する。夫々の画素は、電圧プログラム式電流源回路と、駆動トランジスタと、表示素子の光出力を検知する感光素子とを有する。感光素子は、表示素子の出力に依存して電流を供給し、感光素子及び前記電流源回路は、駆動トランジスタのゲートへ供給される電圧を制御するフィードバック制御ループを定める。この画素回路は、ゲート電圧を駆動トランジスタへ供給するために電流源回路を使用する。これは、電流源回路が、低電流レベルで、従って、低電圧ストレスの下で、動作することを可能にする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界発光ディスプレイ装置、具体的に、電界発光表示素子及び薄膜トランジスタを含む画素の配列を有するアクティブマトリクスディスプレイ装置に関する。より具体的には、しかし、それに限定されずに、本発明は、表示素子によって放射された光に応答し、表示素子の通電の制御に使用されるところの光検知素子を含む画素を有するアクティブマトリクス電界発光ディスプレイ装置に関する。
【背景技術】
【０００２】
電界発光や光放射型の表示素子を用いるマトリクスディスプレイ装置が良く知られる。表示素子は、一般的に、ポリマー材料（ＰＬＥＤ）や発光ダイオード（ＬＥＤ）を含む、有機薄膜電界発光素子（ＯＬＥＤ）を有する。以下で使用される用語「ＬＥＤ」は、かかる可能性の全てを包含するよう意図される。かかる材料は、通常、一対の電極の間に挟まれた半導体共役高分子の１又はそれ以上の層を有する。一対の電極の１つは透明であり、他は空孔又は電子を高分子層に入れるのに適した物質から成る。
【０００３】
このようなディスプレイ装置における表示素子は電流により駆動され、従来のアナログ駆動方式は、表示素子へ制御可能な電流を供給する。通常、電流源トランジスタが画素構造の一部として設けられ、この電流源トランジスタへ供給されるゲート電圧は、電界発光（ＥＬ）表示素子を流れる電流を決める。蓄積コンデンサは、アドレス指定相の後にゲート電圧を保持する。このような画素回路の例がＥＰ−Ａ−０７１７４４６（特許文献１）に記載されている。
【０００４】
このようにして、夫々の画素は、ＥＬ表示素子と、関連するドライバ回路とを有する。ドライバ回路は、行導電体上の行アドレスパルスによってオンされるアドレストランジスタを有する。アドレストランジスタがオンされると、列導電体上のデータ電圧は残りの画素へ伝わることができる。具体的に、アドレストランジスタは、列導電体電圧を、駆動トランジスタと、駆動トランジスタのゲートへ接続された蓄積コンデンサとを有する電流源へ供給する。列データ電圧は駆動トランジスタのゲートへ供給され、ゲートは、行アドレスパルスが終了した後でさえ、蓄積コンデンサによってこの電圧に保たれる。駆動トランジスタはｐ形ＴＦＴ（薄膜トランジスタ）として実施され得るので、蓄積コンデンサはゲート−ソース間電圧を一定に保つ。これにより、駆動トランジスタを流れる一定のソース−ドレイン間電流が得られる。従って、駆動トランジスタは、画素の所望の電流源動作を提供する。ＥＬ表示素子の輝度は、表示素子を流れる電流にほぼ比例する。
【０００５】
上記基本的な画素回路で、所与の電流に関して画素の輝度レベルの低減をもたらす、ＬＥＤ材料の差異エージング又は劣化は、ディスプレイ全体で画像品質の変動を生じさせ得る。頻繁に使用されてきた表示素子は、めったに使用されない表示素子よりも、ずっと薄暗い。また、表示不均一性の問題が、駆動トランジスタの特性、特に閾値レベルのばらつきに起因して起こり得る。
【０００６】
ＬＥＤ材料のエージング及びトランジスタ特性のばらつきを補償可能な改善された電圧アドレス型画素回路が提案されてきた。これらは、表示素子の光出力に応答する光検知素子を有する。光検知素子は、画素の最初のアドレス指定の後の駆動期間の間に表示素子の総体的な光出力を制御するように、光出力に応答して蓄積コンデンサに蓄えられた電荷を漏出するよう動作する。このような形式の画素構造の例は、ＷＯ０１／２０５９１（特許文献２）及びＥＰ１，０９６，４６６（特許文献３）に詳細に記載されている。例となる実施形態で、画素内のフォトダイオードは、蓄積コンデンサに蓄積されているゲート電圧を放電し、駆動トランジスタのゲート電圧が閾値電圧に達すると、蓄積コンデンサは放電を停止し、ＥＬ表示素子は発光をやめる。電荷がフォトダイオードから漏出する速度は表示素子出力の関数であり、従って、フォトダイオードは感光性フィードバックデバイスとして働く。
【０００７】
光フィードバック配置は、ＴＦＴと表示素子との間の最初の不均一性と、かかる不均一性の経時変化とを補償することを可能にする。表示素子からの光出力はＥＬ表示素子の効率とは無関係であり、それによって、エージング補償が提供される。このような技術は、時間期間にわたる不均一性をそれほど欠点としない高品位ディスプレイの実現において有効であることが示されてきた。しかし、この方法は、フレーム時間において画素からの適当な平均輝度を達成するために、高い瞬時ピーク輝度レベルを必要とする。これは、ＬＥＤ材料が結果としてより急速に劣化する可能性が高いので、ディスプレイの動作に有益でない。
【０００８】
代替のアプローチで、光フィードバックシステムは、表示素子が動作するデューティーサイクルを変更するために使用される。表示素子は一定輝度へと駆動され、光フィードバックは、即座に駆動トランジスタをオフするトランジスタスイッチをトリガするために使用される。これは、高い瞬時輝度レベルの必要性を除くが、更なる複雑性を画素に導入する。
【０００９】
光フィードバックシステムの使用は、ＬＥＤ表示素子の差異エージングを解消する有効な方法として考えられる。
【００１０】
かかる既知の技術は、アモルファスシリコントランジスタにおける閾値電圧シフトの補償とともに、及び発光材料の劣化に対する鈍化とともに、所望の表示素子光出力へのプログラム電圧の正確且つ再現可能な変換を可能にする。
【特許文献１】ＥＰ−Ａ−０７１７４４６
【特許文献２】ＷＯ０１／２０５９１
【特許文献３】ＥＰ１，０９６，４６６
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、依然として、上記必要条件を満足し、簡単な駆動エレクトロニクスを有し、且つ、複雑でない画素設計を有する回路が必要とされる。
【課題を解決するための手段】
【００１２】
本発明に従って、共通基板上に設けられた表示画素の配列を有するアクティブマトリクスディスプレイ装置であって、夫々の画素は：
電圧プログラム式電流源回路；
駆動トランジスタ；
前記駆動トランジスタによって駆動される電流駆動型発光表示素子；及び
前記表示素子の光出力を検知する第１の感光素子；
を有し、
前記第１の感光素子は、前記表示素子の出力に依存して電流を供給し、前記第１の感光素子及び前記電流源回路は、前記駆動トランジスタのゲートへ供給される電圧を制御するフィードバック制御ループを定めるところのアクティブマトリクスディスプレイ装置が提供される。
【００１３】
かかる画素回路は、ゲート電圧を駆動トランジスタへ供給するために電流源回路を使用する。これは、電流源回路が、低電流レベルで、従って、低電圧ストレスの下で、動作することを可能にする。従って、前記電流源回路における駆動トランジスタは、小さな閾値電圧ドリフトを有しており、長期間にわたって正確な電流源として使用され得る。前記電流源回路によって供給されるべき電流のレベルは、感光素子（例えば、フォトダイオード。）の電流出力に比例する。
【００１４】
望ましくは、前記電流源の出力と、前記フォトダイオードの電流との間には、差分信号がフィードバック信号として使用され、この差分信号が安定状態において零になるように、減算が存在する。
【００１５】
画素の伝達特性は前記電流源回路によって決定され、一段式トランジスタが使用されるならば、これは２のガンマに対応する（これは、出力電流がゲート−ソース間電圧の二乗に比例するためである。）。これは、良好な低グレースケールの再現をもたらす。
【００１６】
望ましくは、前記電流源回路は電流源トランジスタを有し、更に、該電流源トランジスタのゲート電圧を保持するデータ蓄積コンデンサを有する。これは、トランジスタの電流源動作を提供する。望ましくは、前記データ蓄積コンデンサは、前記電流源トランジスタのゲート−ソース間に設けられる。
【００１７】
前記フィードバック制御ループは、前記第１の感光素子の電流と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御するよう配置され得る。このようにして、前記フィードバックループは、光出力が対応する感光素子出力になるまで、前記駆動トランジスタを制御する。このようにして、このフィードバックは、該フィードバックが前記光出力に基づくので、前記駆動トランジスタの如何なる閾値電圧ドリフト及び前記表示素子の出力劣化も解消する。
【００１８】
代わりに、夫々の画素は第２の感光素子を更に有しても良く、その場合に、前記フィードバック制御ループは、前記第１及び第２の感光素子の電流の間の差と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御するよう配置される。この第２の感光素子は、その場合に、周辺光レベルの補償を提供する。望ましくは、前記第１及び第２の感光素子は、夫々、実質的に同一のフォトダイオードを有し、前記第２の感光素子は周辺光にさらされるが、前記表示素子の光出力からは遮蔽される。
【００１９】
他の配置で、前記電流源回路は第２の蓄積コンデンサを更に有し、前記データ蓄積コンデンサ及び前記第２の蓄積コンデンサは、前記電流源トランジスタのゲート−ソース間で直列である。その場合に、この第２の蓄積コンデンサは、周辺光の状態に関して前記第１の感光素子の出力から得られる電圧を蓄積するために使用され得る。
【００２０】
本発明は、また、共通基板上に設けられた表示画素の配列を有するアクティブマトリクスディスプレイ装置を駆動する方法であって、夫々の画素に関して：
データ蓄積コンデンサの一方の端子を基準電圧へと駆動するステップ；
前記データ蓄積コンデンサの他方の端子をデータ電圧へと駆動するステップ；
前記データ蓄積コンデンサの両端の電圧により電流源回路を駆動するステップ；
駆動トランジスタのゲート電圧を変更して、発光表示素子をオンするために、前記電流源回路を使用するステップ；
前記表示素子の出力に依存して電流を供給する第１の感光素子により前記表示素子の光出力を検知するステップ；及び
前記駆動トランジスタのゲートへ供給される電圧を制御するよう、前記第１の感光素子の電流及び前記電流源回路の電流を結合するステップ；
を有する方法を提供する。
【発明を実施するための最良の形態】
【００２１】
ここで、本発明の実施例について、添付の図面を参照して詳細に記載する。
【００２２】
全ての図面を通して、同じ参照番号は同一の又は類似する部品を表すために使用される。
【００２３】
図１は、既知のアクティブマトリクス電界発光ディスプレイ装置を示す。ディスプレイ装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。画素は、ブロック１によって表わされ、結合される切り替え手段と共に電界発光表示素子２を有し、行（選択）及び列（データ）のアドレス導電体４及び６の交差する組の間の共通部分に置かれている。簡単のため、数個の画素しか図１には示されていない。実際には、画素の数百の行及び列が存在しうる。画素１は、行走査ドライバ回路８及び列データドライバ回路９を含む周辺の駆動回路によって、行及び列のアドレス導電体の組を介してアドレス指定される。これらのドライバ回路は、導電体の夫々の組の終端に接続されている。
【００２４】
電界発光表示素子２は、ここではダイオード素子（ＬＥＤ）として表わされ、有機電界発光物質の１又はそれ以上のアクティブ層がその間に挟まれた一対の電極を有する有機発光ダイオードを有する。配列の表示素子は、結合されるアクティブマトリクス回路と共に絶縁支持材の一方の側に載せられている。表示素子の陰極又は陽極のいずれか一方は、透明な導電物質で形成されている。支持材は、例えばガラスのような透明な物質から作られ、基板に最も近い表示素子２の電極は、例えばＩＴＯのような透明な導電物質から成っても良い。従って、電界発光層より発せられる光は、支持材の他の側において観測者に対して可視的であるように、これらの電極及び支持材を介して伝達される。
【００２５】
図２は、電圧アドレス式動作を提供する最も基本的な画素及び駆動回路配置を簡単な回路図形式で示す。夫々の画素１は、ＥＬ表示素子２と、結合されるドライバ回路とを有する。ドライバ回路は、行導電体４の行アドレスパルスによりオンされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンされると、列導電体６の電圧は、残りの画素へ伝わることができる。具体的には、アドレストランジスタ１６は、列導電体電圧を電流源２０へ供給する。電流源２０は、駆動トランジスタ２２と、蓄積コンデンサ２４とを有する。列電圧は、駆動トランジスタ２２のゲートへ供給され、ゲートは、行アドレスパルスが終了した後でさえ、蓄積コンデンサ２４によってこの電圧に保たれる。
【００２６】
この回路内の駆動トランジスタ２２はｐ形ＴＦＴとして実施されているので、蓄積コンデンサ２４はゲート−ソース間電圧を一定に保つ。これにより、トランジスタ２２を流れる一定のソース−ドレイン間電流が得られる。従って、トランジスタ２２は、画素の所望の電流源動作を提供する。
【００２７】
上記基本的な画素回路では、ポリシリコンに基づく回路に関して、トランジスタのチャネルにおけるポリシリコン粒子の統計的分布に起因して、トランジスタの閾値電圧にばらつきが存在する。しかし、ポリシリコントランジスタは、電流及び電圧ストレスの下で極めて安定しているので、閾値電圧は実質的に一定のままである。
【００２８】
閾値電圧のばらつきは、少なくとも基板上の短距離に亘って、アモルファスシリコントランジスタでは小さいが、閾値電圧は電圧ストレスに対して極めて敏感である。駆動トランジスタに必要とされる閾値を超える高電圧の印加は、閾値電圧において大きな変化を引き起こす。この変化は、表示される画像の情報コンテンツに依存する。従って、常にオンであるアモルファスシリコントランジスタの閾値電圧では、そうではないトランジスタに比べて大きな差異が存在しうる。この差異エージングは、アモルファスシリコントランジスタにより駆動されるＬＥＤディスプレイでは深刻な問題である。
【００２９】
トランジスタ特性のばらつきに加えて、ＬＥＤ自体の差異エージングも存在する。これは、電流ストレス後に発光物質の効率が下がることに起因する。ほとんどの場合において、ＬＥＤを流れる電流及び電荷が多くなればなるほど、効率はますます低くなる。
【００３０】
図３及び４は、エージング補償を提供するよう光フィードバックを備えた画素レイアウトの例を示す。
【００３１】
図３の画素回路で、フォトダイオード２７は、コンデンサ２４（Ｃｄａｔａ）に蓄積されたゲート電圧を放電し、輝度を低減させる。表示素子２は、駆動トランジスタ２２（Ｔｄｒｉｖｅ）のゲート電圧が閾値電圧に達すると、もはや発光しない。次いで、蓄積コンデンサ２４は放電をやめる。電荷がフォトダイオード２７から放出される割合は表示素子出力の関数であるから、フォトダイオード２７は光受フィードバックデバイスとして機能する。駆動トランジスタ２２がオフに切り替えられると、表示素子の陽極電圧は下がり、放電トランジスタ２９（Ｔｄｉｓｃｈａｒｇｅ）はオンする。従って、蓄積コンデンサ２４の残りの電荷は急速に失われ、発光はオフされる。
【００３２】
駆動トランジスタ２２のゲート−ソース間電圧を保持するコンデンサが放電されるので、表示素子２に対する駆動電流は徐々に下がる。従って、輝度は次第に小さくなる。このことは、より低い平均光度をもたらす。
【００３３】
図４は、本願出願人によって提案された回路を示す。かかる回路は一定の光出力を有し、光出力に依存して１度に電源を切る。
【００３４】
駆動トランジスタ２２のゲート−ソース間電圧は、先と同じく、蓄積コンデンサ２４（Ｃｓｔｏｒｅ）に保持される。しかし、この回路では、このコンデンサ２４は、充電トランジスタ３４を用いて、充電ライン３２から一定電圧へと充電される。従って、駆動トランジスタ２２は、表示素子２が光るべき場合に、画素へ入力されるデータとは無関係な一定レベルへと駆動される。輝度は、デューティーサイクルを変えることによって、具体的に、駆動トランジスタ２２がオフされる時間を変えることによって、制御される。
【００３５】
駆動トランジスタ２２は、蓄積コンデンサ２４を放電する放電トランジスタ３６（Ｔｄｉｓｃｈａｒｇｅ）を用いてオフされる。放電トランジスタ３６がオンされると、コンデンサ２４は急速に放電され、駆動トランジスタ２２はオフされる。
【００３６】
放電トランジスタ３６は、そのゲート電圧が十分な電圧に達する場合にオンされる。フォトダイオード２７は表示素子２によって照射され、先と同じく、表示素子２の光出力に依存して光電流を発生させる。この光電流は放電コンデンサ４０（Ｃｄａｔａ）を充電し、ある時点で、コンデンサ４０の両端の電圧は、放電トランジスタ３６の閾値電圧に達して、放電トランジスタ３６をオンに切り替える。この時間は、コンデンサ４０にもともと蓄積されている電荷と、光電流とに依存する。言い換えると、これは、表示素子２の光出力に依存する。最初に、放電コンデンサ４０はデータ電圧を蓄える。従って、初期データ及び光フィードバックは、両方とも、回路のデューティーサイクルに影響を及ぼす。
【００３７】
光フィードバックを備えた画素回路について多数の代替の実施形態が存在する。図３及び図４はｐ形トランジスタによる実施を示すが、例えばアモルファスシリコントランジスタに関して、ｎ形トランジスタによる実施も存在する。
【００３８】
図５は、ｎ形トランジスタを用いて実施される、本発明の画素回路の第１の例を示す。従って、当該回路は、アモルファスシリコントランジスタを用いる実施に適する。
【００３９】
図２乃至４の回路と同様に、駆動トランジスタ２２及び電流駆動型発光表示素子２は、電力ライン２６、５０の間に直列に置かれる。アドレストランジスタ１６は、画素のデータ入力６と、画素回路の入力との間に設けられている。
【００４０】
回路は、電圧プログラム式電流源回路５２を有するが、駆動トランジスタではない電流源回路トランジスタ５４を用いる。従って、このトランジスタ５４は表示素子の負荷を駆動しない。
【００４１】
フォトダイオード２７は、先と同じく、表示素子の光出力を検知し、表示素子の出力に依存して電流を供給する。電流源回路５２及びフォトダイオード２７の電流は共通ノードＶｐへと流れる。回路は、駆動トランジスタ２２のゲートへ供給される電圧を制御するフィードバック制御ループを実装するよう設計される。具体的に、ノードＶｐは、駆動トランジスタ２２のゲートへ接続されている。ノードへの２つの電流が等しい場合、ノードＶｐでの電圧は安定しており、フィードバックループはその平衡に達している。この平衡は、駆動トランジスタ２２の動作点を定める。
【００４２】
このことは、電流源回路５２が低電流レベルで、従って、低電圧ストレスの下で、動作することを可能にする。従って、電流源トランジスタ５４は小さな閾値電圧ドリフトを有し、長期間にわたって正確な電流源として使用され得る。
【００４３】
データ蓄積コンデンサＣｄａｔａは、電流源トランジスタ５４のゲート−ソース間に設けられている。
【００４４】
リセットトランジスタ５６は、基準電圧源Ｖｒｅｆと、（電流源トランジスタ５４のソースへ接続された）駆動トランジスタ２２のゲートとの間に設けられている。このことは、データ蓄積コンデンサＣｄａｔａの一方の側における電圧が一定となることを可能にする。従って、正確に知られたデータ電圧が、画素プログラム段階でコンデンサの両端に蓄積され得る。
【００４５】
画素の伝達特性（即ち、データ入力と輝度出力との間の関係。）は、電流源回路、具体的にはトランジスタ５４の電圧−電流特性によって決定される。これは、出力電流が（閾値を上回る）ゲート−ソース間電圧の二乗に比例するので、２のガンマに対応する。
【００４６】
フィードバック制御は、選択された電流がフォトダイオードを流れるまで輝度を変更する。従って、このフィードバックは、フィードバックが光出力に基づくので、駆動トランジスタ２２における如何なる閾値電圧ドリフト及び表示素子出力の劣化も解消する。
【００４７】
ここで、図５の回路の動作について、より詳細に説明する。
【００４８】
アドレス指定（プログラミング）段階は、所望のフォトダイオード電流に対応する電流源回路出力を与えうるコンデンサＣｄａｔａの電圧を正確に蓄積する。
【００４９】
これを達成するために、リセットトランジスタ５６はオンされ、このことはノードＶｐを基準電圧Ｖｒｅｆへと駆動する。この基準電圧は、駆動トランジスタ２２がオフされることを確実にする。従って、光は発生しない。次いで、ノードＶｐは、データコンデンサＣｄａｔａの充電を可能にするよう安定した基準電圧に保たれる。
【００５０】
次いで、グレーレベル画素データはデータライン６へ適用され、このデータ電圧は基準電圧Ｖｒｅｆを基準とする。アドレストランジスタ１６は、データコンデンサＣｄａｔａに所望の電圧を蓄積するようオンされる。
【００５１】
次いで、アドレストランジスタ１６は、データコンデンサＣｄａｔａの電圧が一定となるようにオフされる。
【００５２】
その場合に、電流源トランジスタ５４のゲート−ソース間電圧は安定している。電流源トランジスタ５４が動作しうる動作範囲で、この電圧は、式：
【数１】
によって定義されるドレイン−ソース電流（Ｉｄｓ）を生じさせる。
【００５３】
この電流は、上述されたように、ゲート−ソース間電圧の二乗に比例し、２のガンマ特性をもたらす。
【００５４】
画素アドレス／プログラミング段階の間、電流は電流源トランジスタ５４を流れ、これは基準電圧ラインまで至る。
【００５５】
アドレス／プログラミング段階は、リセットトランジスタ５６をオフして、ノードＶｐから基準電圧Ｖｒｅｆを切り離すことによって完了する。
【００５６】
アドレス指定相の後、光が発生する。この相の開始時に、ノードＶｐの電圧は依然として基準電圧Ｖｒｅｆであり、最初は、光は発生していない。なお、基準電圧Ｖｒｅｆは、駆動トランジスタ２２が導通しないように選択されている。しかし、電流源トランジスタ５４は導通し、電流はノードＶｐに流れ込む。ノードＶｐでの電圧は極めて急激に増大し、最終的に、駆動トランジスタ２２は導通し始める。
【００５７】
表示素子２に電流が流れることで、光が発生する。光の一部はフォトダイオード２７に当たる。フォトダイオード２７は、受けた光に比例する電流を発生させる。これは電流源回路の電流に反対に作用し、それによって、ノードＶｐでの電圧の増大を緩める。
【００５８】
しばらくの後、安定した状態に達する。この状態で、（依然としてプログラミング電圧によって決まる電流である）電流源回路５２によって供給される電流と、（受けた光によって決まる）フォトダイオード２７を流れる電流とは等しく、ノードＶｐでの電圧は安定する。
【００５９】
このようにして、当該回路は、フィードバック制御のために、（Ａ１及びＡ２とラベルを付された）たった２つのアドレスラインと、単一の付加的なトランジスタとを備えた光フィードバック制御回路を提供する。２つのアドレスラインは、アドレス指定、画素オン及び画素オフの３つのアドレス相を実施するために必要とされる最低限である。画素回路の特性は、正確に設計され得る電流源トランジスタによって決定され、回路は低いゲート−ソース間電圧レベルで動作する。従って、回路は、高い電圧ストレスを受けない。特に、かかる特性は、電流源トランジスタの移動度及び閾値電圧によって決定される。
【００６０】
画素回路には、たった４つのｎ形ＴＦＴと、１つのコンデンサと、１つのフォトダイオードしか存在しない。ＴＦＴのうちの１つのみが、大きな電流を搬送することができれば良く、比較的大きい必要がある。他のトランジスタは全て極めて小さくて良い。
【００６１】
回路は、また、電流ライン電圧の変動が光出力にほとんど影響を与えないので、このような変動を許容することもできる。唯一の決定的な電圧は、プログラミング相の間、基準電圧Ｖｒｅｆである。
【００６２】
当該回路に対する多数の変形は、機能又は性能に影響を与えることなくなされ得る。
【００６３】
感光ＴＦＴが、示されるフォトダイオードの代わりに使用され得る。
【００６４】
図５の例で、電流源回路５２はそれ自体の電力ライン５８を有するように示されているが、これは主電力ライン２６へ接続されても良く、あるいは、それは別個の電力供給ラインであっても良い。電力消費に関して、示されるように別々の電力ライン２６、５８を設けることは有利である。実際には、別々の電流源電力ライン５８が夫々の色に関して使用されても良い。表示素子の両端の電圧は著しく異なり、駆動トランジスタ２２のドレイン−ソース間電圧は、損失を低減するよう最小にされるべきである。理想的には、電力ライン５８の電圧は、電流源トランジスタが（ドレイン−ソース間電圧よりも小さいか、又は等しいＶＧＳ−Ｖｔを有する）その飽和領域で動作することができるように、電力ライン２６の電圧よりもいくらか高くあるべきであり、その場合に、ドレイン電流は、ドレイン−ソース間電圧とは実質的に無関係であり、ゲート−ソース間電圧によってのみ決定される。
【００６５】
基準電圧Ｖｒｅｆは、また、陰極ライン５０へ接続されても良く、あるいは、独立した基準ラインであっても良い。
【００６６】
画素回路は、デューティーサイクル制御が導入されることを可能にする（これは、動画描画（ｍｏｔｉｏｎ ｒｅｎｄｉｔｉｏｎ）を改善するための既知の手段である。）。リセットトランジスタ５６は、この目的のために使用され得る。フィールド期間の終了前にリセットトランジスタ５６をオンに切り替えることによって、ノードＶｐでの電圧は基準電圧Ｖｒｅｆへと急速に下がり、従って、画素はオフされる。次いで、電流源出力電流は、リセットトランジスタ５６を介して基準電圧ラインへと流れる。
【００６７】
重要な設計パラメータは、表示素子電流とフォトダイオード（又はフォトトランジスタ）電流との間の比である。エネルギー効率のために、フォトダイオード電流は可能な限り低く保たれなければならない。しかし、このフォトダイオード電流の低下は、ノードＶｐでの電圧を安定させるためのより長い期間をもたらす。
【００６８】
当該回路の様々な要素の寸法決定（ｄｉｍｅｎｓｉｏｎｉｎｇ）における最も重大な側面はフォトダイオードである。典型的なフォトダイオードは、非常に低い光−電流変換比を有し、極めて低い電流しか発生しない。電流源トランジスタは同じ大きさの電流を伝送し、従って、フォトダイオードは、適切な範囲でトランジスタ５４を動作させるよう設計される必要がある。具体的に、トランジスタ５４は、十分に低い電流を供給し且つドリフトを回避するよう、閾値下の電圧範囲で動作すべきである。大きなドリフトは、閾値を上回る動作に関して生ずる。
【００６９】
上記回路設計は、電流源トランジスタの閾値電圧ドリフトを回避するために、電流源トランジスタの低電圧ストレスに依存する。また、光フィードバックが正確に機能すると仮定する。当該回路に対する改良について、これらの問題に対処するべく以下に記載される。
【００７０】
図６は、回路の第２の例を示す。同じ参照番号が使用されており、回路は同じ段階を有して動作する。
【００７１】
付加的なフォトダイオード６０が電流源トランジスタ５４に並列に設けられ、これは周辺光を補償するよう配置される。フォトダイオード６０はフォトダイオード２７と同一であって、同じ特性を有する。フォトダイオード６０は、発光領域の外に置かれている。フォトダイオード２７、６０は両方とも、周辺光の変化に従って同じように動作する。このことは、フォトダイオード２７の総体的な光電流はもはや平衡状態ではなく、その一部のみが表示素子出力から発生することを意味する。このことは、フィードバックのメカニズムを改善する。
【００７２】
図６の回路は、周辺光の実時間補正を与え、周辺光の速い変化を許容することができる。依然として電流源トランジスタの閾値変動の補正は存在せず、１つの更なる起こり得る問題は、第２のフォトダイオードが画素アパーチャ（ａｐｅｒｔｕｒｅ）を用いることである。これは、第２のフォトダイオードが周辺光にのみさらされなければならないためである。
【００７３】
図７は、回路の第３の例を示す。先と同じく、同じ参照番号が使用されており、回路は同じ基本原理を有して動作する。
【００７４】
この回路は、周辺光のみならず、電流源トランジスタ５４の閾値変動を補償する。
【００７５】
回路は第２の蓄積コンデンサ７０を有し、データコンデンサＣｄａｔａ及び第２の蓄積コンデンサ７０は、電流源トランジスタ５４のゲート−ソース間に直列に接続されている。リセットトランジスタ５６は、データコンデンサＣｄａｔａと第２の蓄積コンデンサ７０との間の接続部へ接続されている。従って、画素へのデータのプログラミングはデータコンデンサＣｄａｔａに対してのみである。第２の蓄積コンデンサ７０は、周辺光の状態に関して感光素子の出力から得られる電圧を蓄積するために使用される。
【００７６】
回路の変形された方法動作は、当該回路が周辺光の状態はもちろん、閾値電圧の変動をも補償することを可能にする。
【００７７】
画素プログラミング段階の間、アドレストランジスタ１６及びリセットトランジスタ５６はオンされており、基準電圧ＶｒｅｆはデータコンデンサＣｄａｔａの一方の端部へ印加され、ブラック出力に対応するデータ電圧（Ｖｄａｔａ＝Ｖｂｌａｃｋ）が印加される。上記のように、データ電圧は、駆動トランジスタ２２が表示素子２に電流を供給しないことを確実にするほど十分に低い。この必要条件は、Ｖｄａｔａ−Ｖｔ（５４）が駆動トランジスタ２２のオンセットを下回る場合に満たされる。なお、Ｖｔ（５４）は、電流源トランジスタ５４の閾値電圧である。
【００７８】
トランジスタ５４を流れる電流が光電流よりも高いならば、第２の蓄積コンデンサ７０は充電し、それにより、トランジスタ５４のソースでの電圧は高まる。同様に、トランジスタ５４を流れる電流が光電流を下回るならば、第２の蓄積コンデンサ７０は放電し、それにより、トランジスタ５４のソースでの電圧は下がる。
【００７９】
トランジスタ５４のゲートは一定電圧にあるので、これにより、ゲート−ソース間電圧は減少又は増大し、それにより、電流源の出力電流は変化する。このプロセスは、電流源出力電流がブラック駆動レベルに対応する光電流に等しくなるまで続くフィードバック制御ループを実施する。結果として、オフセットを含む、暗状態での光電流に対応するオフセット電圧は、直列コンデンサ配置に蓄えられる。データコンデンサＣｄａｔａはブラック状態の画素駆動レベルを蓄積し、第２のコンデンサは、電流源トランジスタの閾値電圧を考慮しながら周辺光を補償するオフセットを蓄積する。
【００８０】
次いで、データ電圧はΔＶだけ変化し、これにより、電流源トランジスタ５４のゲート−ソース間電圧は、閾値及び暗電流において予め決定されたオフセットをΔＶ上回って正確に設定される。
【００８１】
回路は、電流源トランジスタの電流及び光電流の平衡を保ち続ける。これはアドレス後に行われ、リセットトランジスタは、データライン６で所望の電圧ステップ変化ΔＶを適用した直後に、オフされる。
【００８２】
電流源トランジスタのゲート−ソース間電圧は、浮遊コンデンサ配置によって一定に保たれ、従って、電流は、（光電流よりも高い電流で）一定である。前の回路と同様に、ノードＶｐでの電圧は増大し、表示素子は発光し始め、光電流は増大する。先と同じく、回路は、光電流が電流源回路の出力まで増大する場合に安定する。
【００８３】
図７の回路は、（特に、上部放射構造に関して）如何なるアパーチャ損失ももたらさない。付加的なアドレス指定段階は、暗状態オフセットを測定するために必要とされ、駆動信号のタイミングはより重要である。電流源トランジスタ５４の作用点は光の状態とともに変化し、これは駆動特性にわずかに影響を及ぼしうる。
【００８４】
本発明の例は、ｎ形トランジスタしか用いないが、同じ回路動作が、ｐ形トランジスタ又はｐ形及びｎ形トランジスタの組合せを用いて達成され得る。
【００８５】
表示素子の詳細設計は詳細には記載されておらず、あるいは、制御回路は画素の制御を実施するために必要とされる。これらは標準的な実施方式を用いて達成され得、本発明は上述された画素設計及び制御に属する。
【００８６】
本開示を読むことで、他の変形例が所謂当業者には明らかであろう。
【図面の簡単な説明】
【００８７】
【図１】アクティブマトリクスＥＬディスプレイ装置の実施形態の簡単化された概要図である。
【図２】画素回路の既知の形態を表す。
【図３】第１の既知の光フィードバック画素設計を示す。
【図４】第２の既知の光フィードバック画素設計を示す。
【図５】本発明の画素回路の第１の例を示す。
【図６】本発明の画素回路の第２の例を示す。
【図７】本発明の画素回路の第３の例を示す。
【技術分野】
【０００１】
本発明は、電界発光ディスプレイ装置、具体的に、電界発光表示素子及び薄膜トランジスタを含む画素の配列を有するアクティブマトリクスディスプレイ装置に関する。より具体的には、しかし、それに限定されずに、本発明は、表示素子によって放射された光に応答し、表示素子の通電の制御に使用されるところの光検知素子を含む画素を有するアクティブマトリクス電界発光ディスプレイ装置に関する。
【背景技術】
【０００２】
電界発光や光放射型の表示素子を用いるマトリクスディスプレイ装置が良く知られる。表示素子は、一般的に、ポリマー材料（ＰＬＥＤ）や発光ダイオード（ＬＥＤ）を含む、有機薄膜電界発光素子（ＯＬＥＤ）を有する。以下で使用される用語「ＬＥＤ」は、かかる可能性の全てを包含するよう意図される。かかる材料は、通常、一対の電極の間に挟まれた半導体共役高分子の１又はそれ以上の層を有する。一対の電極の１つは透明であり、他は空孔又は電子を高分子層に入れるのに適した物質から成る。
【０００３】
このようなディスプレイ装置における表示素子は電流により駆動され、従来のアナログ駆動方式は、表示素子へ制御可能な電流を供給する。通常、電流源トランジスタが画素構造の一部として設けられ、この電流源トランジスタへ供給されるゲート電圧は、電界発光（ＥＬ）表示素子を流れる電流を決める。蓄積コンデンサは、アドレス指定相の後にゲート電圧を保持する。このような画素回路の例がＥＰ−Ａ−０７１７４４６（特許文献１）に記載されている。
【０００４】
このようにして、夫々の画素は、ＥＬ表示素子と、関連するドライバ回路とを有する。ドライバ回路は、行導電体上の行アドレスパルスによってオンされるアドレストランジスタを有する。アドレストランジスタがオンされると、列導電体上のデータ電圧は残りの画素へ伝わることができる。具体的に、アドレストランジスタは、列導電体電圧を、駆動トランジスタと、駆動トランジスタのゲートへ接続された蓄積コンデンサとを有する電流源へ供給する。列データ電圧は駆動トランジスタのゲートへ供給され、ゲートは、行アドレスパルスが終了した後でさえ、蓄積コンデンサによってこの電圧に保たれる。駆動トランジスタはｐ形ＴＦＴ（薄膜トランジスタ）として実施され得るので、蓄積コンデンサはゲート−ソース間電圧を一定に保つ。これにより、駆動トランジスタを流れる一定のソース−ドレイン間電流が得られる。従って、駆動トランジスタは、画素の所望の電流源動作を提供する。ＥＬ表示素子の輝度は、表示素子を流れる電流にほぼ比例する。
【０００５】
上記基本的な画素回路で、所与の電流に関して画素の輝度レベルの低減をもたらす、ＬＥＤ材料の差異エージング又は劣化は、ディスプレイ全体で画像品質の変動を生じさせ得る。頻繁に使用されてきた表示素子は、めったに使用されない表示素子よりも、ずっと薄暗い。また、表示不均一性の問題が、駆動トランジスタの特性、特に閾値レベルのばらつきに起因して起こり得る。
【０００６】
ＬＥＤ材料のエージング及びトランジスタ特性のばらつきを補償可能な改善された電圧アドレス型画素回路が提案されてきた。これらは、表示素子の光出力に応答する光検知素子を有する。光検知素子は、画素の最初のアドレス指定の後の駆動期間の間に表示素子の総体的な光出力を制御するように、光出力に応答して蓄積コンデンサに蓄えられた電荷を漏出するよう動作する。このような形式の画素構造の例は、ＷＯ０１／２０５９１（特許文献２）及びＥＰ１，０９６，４６６（特許文献３）に詳細に記載されている。例となる実施形態で、画素内のフォトダイオードは、蓄積コンデンサに蓄積されているゲート電圧を放電し、駆動トランジスタのゲート電圧が閾値電圧に達すると、蓄積コンデンサは放電を停止し、ＥＬ表示素子は発光をやめる。電荷がフォトダイオードから漏出する速度は表示素子出力の関数であり、従って、フォトダイオードは感光性フィードバックデバイスとして働く。
【０００７】
光フィードバック配置は、ＴＦＴと表示素子との間の最初の不均一性と、かかる不均一性の経時変化とを補償することを可能にする。表示素子からの光出力はＥＬ表示素子の効率とは無関係であり、それによって、エージング補償が提供される。このような技術は、時間期間にわたる不均一性をそれほど欠点としない高品位ディスプレイの実現において有効であることが示されてきた。しかし、この方法は、フレーム時間において画素からの適当な平均輝度を達成するために、高い瞬時ピーク輝度レベルを必要とする。これは、ＬＥＤ材料が結果としてより急速に劣化する可能性が高いので、ディスプレイの動作に有益でない。
【０００８】
代替のアプローチで、光フィードバックシステムは、表示素子が動作するデューティーサイクルを変更するために使用される。表示素子は一定輝度へと駆動され、光フィードバックは、即座に駆動トランジスタをオフするトランジスタスイッチをトリガするために使用される。これは、高い瞬時輝度レベルの必要性を除くが、更なる複雑性を画素に導入する。
【０００９】
光フィードバックシステムの使用は、ＬＥＤ表示素子の差異エージングを解消する有効な方法として考えられる。
【００１０】
かかる既知の技術は、アモルファスシリコントランジスタにおける閾値電圧シフトの補償とともに、及び発光材料の劣化に対する鈍化とともに、所望の表示素子光出力へのプログラム電圧の正確且つ再現可能な変換を可能にする。
【特許文献１】ＥＰ−Ａ−０７１７４４６
【特許文献２】ＷＯ０１／２０５９１
【特許文献３】ＥＰ１，０９６，４６６
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、依然として、上記必要条件を満足し、簡単な駆動エレクトロニクスを有し、且つ、複雑でない画素設計を有する回路が必要とされる。
【課題を解決するための手段】
【００１２】
本発明に従って、共通基板上に設けられた表示画素の配列を有するアクティブマトリクスディスプレイ装置であって、夫々の画素は：
電圧プログラム式電流源回路；
駆動トランジスタ；
前記駆動トランジスタによって駆動される電流駆動型発光表示素子；及び
前記表示素子の光出力を検知する第１の感光素子；
を有し、
前記第１の感光素子は、前記表示素子の出力に依存して電流を供給し、前記第１の感光素子及び前記電流源回路は、前記駆動トランジスタのゲートへ供給される電圧を制御するフィードバック制御ループを定めるところのアクティブマトリクスディスプレイ装置が提供される。
【００１３】
かかる画素回路は、ゲート電圧を駆動トランジスタへ供給するために電流源回路を使用する。これは、電流源回路が、低電流レベルで、従って、低電圧ストレスの下で、動作することを可能にする。従って、前記電流源回路における駆動トランジスタは、小さな閾値電圧ドリフトを有しており、長期間にわたって正確な電流源として使用され得る。前記電流源回路によって供給されるべき電流のレベルは、感光素子（例えば、フォトダイオード。）の電流出力に比例する。
【００１４】
望ましくは、前記電流源の出力と、前記フォトダイオードの電流との間には、差分信号がフィードバック信号として使用され、この差分信号が安定状態において零になるように、減算が存在する。
【００１５】
画素の伝達特性は前記電流源回路によって決定され、一段式トランジスタが使用されるならば、これは２のガンマに対応する（これは、出力電流がゲート−ソース間電圧の二乗に比例するためである。）。これは、良好な低グレースケールの再現をもたらす。
【００１６】
望ましくは、前記電流源回路は電流源トランジスタを有し、更に、該電流源トランジスタのゲート電圧を保持するデータ蓄積コンデンサを有する。これは、トランジスタの電流源動作を提供する。望ましくは、前記データ蓄積コンデンサは、前記電流源トランジスタのゲート−ソース間に設けられる。
【００１７】
前記フィードバック制御ループは、前記第１の感光素子の電流と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御するよう配置され得る。このようにして、前記フィードバックループは、光出力が対応する感光素子出力になるまで、前記駆動トランジスタを制御する。このようにして、このフィードバックは、該フィードバックが前記光出力に基づくので、前記駆動トランジスタの如何なる閾値電圧ドリフト及び前記表示素子の出力劣化も解消する。
【００１８】
代わりに、夫々の画素は第２の感光素子を更に有しても良く、その場合に、前記フィードバック制御ループは、前記第１及び第２の感光素子の電流の間の差と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御するよう配置される。この第２の感光素子は、その場合に、周辺光レベルの補償を提供する。望ましくは、前記第１及び第２の感光素子は、夫々、実質的に同一のフォトダイオードを有し、前記第２の感光素子は周辺光にさらされるが、前記表示素子の光出力からは遮蔽される。
【００１９】
他の配置で、前記電流源回路は第２の蓄積コンデンサを更に有し、前記データ蓄積コンデンサ及び前記第２の蓄積コンデンサは、前記電流源トランジスタのゲート−ソース間で直列である。その場合に、この第２の蓄積コンデンサは、周辺光の状態に関して前記第１の感光素子の出力から得られる電圧を蓄積するために使用され得る。
【００２０】
本発明は、また、共通基板上に設けられた表示画素の配列を有するアクティブマトリクスディスプレイ装置を駆動する方法であって、夫々の画素に関して：
データ蓄積コンデンサの一方の端子を基準電圧へと駆動するステップ；
前記データ蓄積コンデンサの他方の端子をデータ電圧へと駆動するステップ；
前記データ蓄積コンデンサの両端の電圧により電流源回路を駆動するステップ；
駆動トランジスタのゲート電圧を変更して、発光表示素子をオンするために、前記電流源回路を使用するステップ；
前記表示素子の出力に依存して電流を供給する第１の感光素子により前記表示素子の光出力を検知するステップ；及び
前記駆動トランジスタのゲートへ供給される電圧を制御するよう、前記第１の感光素子の電流及び前記電流源回路の電流を結合するステップ；
を有する方法を提供する。
【発明を実施するための最良の形態】
【００２１】
ここで、本発明の実施例について、添付の図面を参照して詳細に記載する。
【００２２】
全ての図面を通して、同じ参照番号は同一の又は類似する部品を表すために使用される。
【００２３】
図１は、既知のアクティブマトリクス電界発光ディスプレイ装置を示す。ディスプレイ装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。画素は、ブロック１によって表わされ、結合される切り替え手段と共に電界発光表示素子２を有し、行（選択）及び列（データ）のアドレス導電体４及び６の交差する組の間の共通部分に置かれている。簡単のため、数個の画素しか図１には示されていない。実際には、画素の数百の行及び列が存在しうる。画素１は、行走査ドライバ回路８及び列データドライバ回路９を含む周辺の駆動回路によって、行及び列のアドレス導電体の組を介してアドレス指定される。これらのドライバ回路は、導電体の夫々の組の終端に接続されている。
【００２４】
電界発光表示素子２は、ここではダイオード素子（ＬＥＤ）として表わされ、有機電界発光物質の１又はそれ以上のアクティブ層がその間に挟まれた一対の電極を有する有機発光ダイオードを有する。配列の表示素子は、結合されるアクティブマトリクス回路と共に絶縁支持材の一方の側に載せられている。表示素子の陰極又は陽極のいずれか一方は、透明な導電物質で形成されている。支持材は、例えばガラスのような透明な物質から作られ、基板に最も近い表示素子２の電極は、例えばＩＴＯのような透明な導電物質から成っても良い。従って、電界発光層より発せられる光は、支持材の他の側において観測者に対して可視的であるように、これらの電極及び支持材を介して伝達される。
【００２５】
図２は、電圧アドレス式動作を提供する最も基本的な画素及び駆動回路配置を簡単な回路図形式で示す。夫々の画素１は、ＥＬ表示素子２と、結合されるドライバ回路とを有する。ドライバ回路は、行導電体４の行アドレスパルスによりオンされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンされると、列導電体６の電圧は、残りの画素へ伝わることができる。具体的には、アドレストランジスタ１６は、列導電体電圧を電流源２０へ供給する。電流源２０は、駆動トランジスタ２２と、蓄積コンデンサ２４とを有する。列電圧は、駆動トランジスタ２２のゲートへ供給され、ゲートは、行アドレスパルスが終了した後でさえ、蓄積コンデンサ２４によってこの電圧に保たれる。
【００２６】
この回路内の駆動トランジスタ２２はｐ形ＴＦＴとして実施されているので、蓄積コンデンサ２４はゲート−ソース間電圧を一定に保つ。これにより、トランジスタ２２を流れる一定のソース−ドレイン間電流が得られる。従って、トランジスタ２２は、画素の所望の電流源動作を提供する。
【００２７】
上記基本的な画素回路では、ポリシリコンに基づく回路に関して、トランジスタのチャネルにおけるポリシリコン粒子の統計的分布に起因して、トランジスタの閾値電圧にばらつきが存在する。しかし、ポリシリコントランジスタは、電流及び電圧ストレスの下で極めて安定しているので、閾値電圧は実質的に一定のままである。
【００２８】
閾値電圧のばらつきは、少なくとも基板上の短距離に亘って、アモルファスシリコントランジスタでは小さいが、閾値電圧は電圧ストレスに対して極めて敏感である。駆動トランジスタに必要とされる閾値を超える高電圧の印加は、閾値電圧において大きな変化を引き起こす。この変化は、表示される画像の情報コンテンツに依存する。従って、常にオンであるアモルファスシリコントランジスタの閾値電圧では、そうではないトランジスタに比べて大きな差異が存在しうる。この差異エージングは、アモルファスシリコントランジスタにより駆動されるＬＥＤディスプレイでは深刻な問題である。
【００２９】
トランジスタ特性のばらつきに加えて、ＬＥＤ自体の差異エージングも存在する。これは、電流ストレス後に発光物質の効率が下がることに起因する。ほとんどの場合において、ＬＥＤを流れる電流及び電荷が多くなればなるほど、効率はますます低くなる。
【００３０】
図３及び４は、エージング補償を提供するよう光フィードバックを備えた画素レイアウトの例を示す。
【００３１】
図３の画素回路で、フォトダイオード２７は、コンデンサ２４（Ｃｄａｔａ）に蓄積されたゲート電圧を放電し、輝度を低減させる。表示素子２は、駆動トランジスタ２２（Ｔｄｒｉｖｅ）のゲート電圧が閾値電圧に達すると、もはや発光しない。次いで、蓄積コンデンサ２４は放電をやめる。電荷がフォトダイオード２７から放出される割合は表示素子出力の関数であるから、フォトダイオード２７は光受フィードバックデバイスとして機能する。駆動トランジスタ２２がオフに切り替えられると、表示素子の陽極電圧は下がり、放電トランジスタ２９（Ｔｄｉｓｃｈａｒｇｅ）はオンする。従って、蓄積コンデンサ２４の残りの電荷は急速に失われ、発光はオフされる。
【００３２】
駆動トランジスタ２２のゲート−ソース間電圧を保持するコンデンサが放電されるので、表示素子２に対する駆動電流は徐々に下がる。従って、輝度は次第に小さくなる。このことは、より低い平均光度をもたらす。
【００３３】
図４は、本願出願人によって提案された回路を示す。かかる回路は一定の光出力を有し、光出力に依存して１度に電源を切る。
【００３４】
駆動トランジスタ２２のゲート−ソース間電圧は、先と同じく、蓄積コンデンサ２４（Ｃｓｔｏｒｅ）に保持される。しかし、この回路では、このコンデンサ２４は、充電トランジスタ３４を用いて、充電ライン３２から一定電圧へと充電される。従って、駆動トランジスタ２２は、表示素子２が光るべき場合に、画素へ入力されるデータとは無関係な一定レベルへと駆動される。輝度は、デューティーサイクルを変えることによって、具体的に、駆動トランジスタ２２がオフされる時間を変えることによって、制御される。
【００３５】
駆動トランジスタ２２は、蓄積コンデンサ２４を放電する放電トランジスタ３６（Ｔｄｉｓｃｈａｒｇｅ）を用いてオフされる。放電トランジスタ３６がオンされると、コンデンサ２４は急速に放電され、駆動トランジスタ２２はオフされる。
【００３６】
放電トランジスタ３６は、そのゲート電圧が十分な電圧に達する場合にオンされる。フォトダイオード２７は表示素子２によって照射され、先と同じく、表示素子２の光出力に依存して光電流を発生させる。この光電流は放電コンデンサ４０（Ｃｄａｔａ）を充電し、ある時点で、コンデンサ４０の両端の電圧は、放電トランジスタ３６の閾値電圧に達して、放電トランジスタ３６をオンに切り替える。この時間は、コンデンサ４０にもともと蓄積されている電荷と、光電流とに依存する。言い換えると、これは、表示素子２の光出力に依存する。最初に、放電コンデンサ４０はデータ電圧を蓄える。従って、初期データ及び光フィードバックは、両方とも、回路のデューティーサイクルに影響を及ぼす。
【００３７】
光フィードバックを備えた画素回路について多数の代替の実施形態が存在する。図３及び図４はｐ形トランジスタによる実施を示すが、例えばアモルファスシリコントランジスタに関して、ｎ形トランジスタによる実施も存在する。
【００３８】
図５は、ｎ形トランジスタを用いて実施される、本発明の画素回路の第１の例を示す。従って、当該回路は、アモルファスシリコントランジスタを用いる実施に適する。
【００３９】
図２乃至４の回路と同様に、駆動トランジスタ２２及び電流駆動型発光表示素子２は、電力ライン２６、５０の間に直列に置かれる。アドレストランジスタ１６は、画素のデータ入力６と、画素回路の入力との間に設けられている。
【００４０】
回路は、電圧プログラム式電流源回路５２を有するが、駆動トランジスタではない電流源回路トランジスタ５４を用いる。従って、このトランジスタ５４は表示素子の負荷を駆動しない。
【００４１】
フォトダイオード２７は、先と同じく、表示素子の光出力を検知し、表示素子の出力に依存して電流を供給する。電流源回路５２及びフォトダイオード２７の電流は共通ノードＶｐへと流れる。回路は、駆動トランジスタ２２のゲートへ供給される電圧を制御するフィードバック制御ループを実装するよう設計される。具体的に、ノードＶｐは、駆動トランジスタ２２のゲートへ接続されている。ノードへの２つの電流が等しい場合、ノードＶｐでの電圧は安定しており、フィードバックループはその平衡に達している。この平衡は、駆動トランジスタ２２の動作点を定める。
【００４２】
このことは、電流源回路５２が低電流レベルで、従って、低電圧ストレスの下で、動作することを可能にする。従って、電流源トランジスタ５４は小さな閾値電圧ドリフトを有し、長期間にわたって正確な電流源として使用され得る。
【００４３】
データ蓄積コンデンサＣｄａｔａは、電流源トランジスタ５４のゲート−ソース間に設けられている。
【００４４】
リセットトランジスタ５６は、基準電圧源Ｖｒｅｆと、（電流源トランジスタ５４のソースへ接続された）駆動トランジスタ２２のゲートとの間に設けられている。このことは、データ蓄積コンデンサＣｄａｔａの一方の側における電圧が一定となることを可能にする。従って、正確に知られたデータ電圧が、画素プログラム段階でコンデンサの両端に蓄積され得る。
【００４５】
画素の伝達特性（即ち、データ入力と輝度出力との間の関係。）は、電流源回路、具体的にはトランジスタ５４の電圧−電流特性によって決定される。これは、出力電流が（閾値を上回る）ゲート−ソース間電圧の二乗に比例するので、２のガンマに対応する。
【００４６】
フィードバック制御は、選択された電流がフォトダイオードを流れるまで輝度を変更する。従って、このフィードバックは、フィードバックが光出力に基づくので、駆動トランジスタ２２における如何なる閾値電圧ドリフト及び表示素子出力の劣化も解消する。
【００４７】
ここで、図５の回路の動作について、より詳細に説明する。
【００４８】
アドレス指定（プログラミング）段階は、所望のフォトダイオード電流に対応する電流源回路出力を与えうるコンデンサＣｄａｔａの電圧を正確に蓄積する。
【００４９】
これを達成するために、リセットトランジスタ５６はオンされ、このことはノードＶｐを基準電圧Ｖｒｅｆへと駆動する。この基準電圧は、駆動トランジスタ２２がオフされることを確実にする。従って、光は発生しない。次いで、ノードＶｐは、データコンデンサＣｄａｔａの充電を可能にするよう安定した基準電圧に保たれる。
【００５０】
次いで、グレーレベル画素データはデータライン６へ適用され、このデータ電圧は基準電圧Ｖｒｅｆを基準とする。アドレストランジスタ１６は、データコンデンサＣｄａｔａに所望の電圧を蓄積するようオンされる。
【００５１】
次いで、アドレストランジスタ１６は、データコンデンサＣｄａｔａの電圧が一定となるようにオフされる。
【００５２】
その場合に、電流源トランジスタ５４のゲート−ソース間電圧は安定している。電流源トランジスタ５４が動作しうる動作範囲で、この電圧は、式：
【数１】
によって定義されるドレイン−ソース電流（Ｉｄｓ）を生じさせる。
【００５３】
この電流は、上述されたように、ゲート−ソース間電圧の二乗に比例し、２のガンマ特性をもたらす。
【００５４】
画素アドレス／プログラミング段階の間、電流は電流源トランジスタ５４を流れ、これは基準電圧ラインまで至る。
【００５５】
アドレス／プログラミング段階は、リセットトランジスタ５６をオフして、ノードＶｐから基準電圧Ｖｒｅｆを切り離すことによって完了する。
【００５６】
アドレス指定相の後、光が発生する。この相の開始時に、ノードＶｐの電圧は依然として基準電圧Ｖｒｅｆであり、最初は、光は発生していない。なお、基準電圧Ｖｒｅｆは、駆動トランジスタ２２が導通しないように選択されている。しかし、電流源トランジスタ５４は導通し、電流はノードＶｐに流れ込む。ノードＶｐでの電圧は極めて急激に増大し、最終的に、駆動トランジスタ２２は導通し始める。
【００５７】
表示素子２に電流が流れることで、光が発生する。光の一部はフォトダイオード２７に当たる。フォトダイオード２７は、受けた光に比例する電流を発生させる。これは電流源回路の電流に反対に作用し、それによって、ノードＶｐでの電圧の増大を緩める。
【００５８】
しばらくの後、安定した状態に達する。この状態で、（依然としてプログラミング電圧によって決まる電流である）電流源回路５２によって供給される電流と、（受けた光によって決まる）フォトダイオード２７を流れる電流とは等しく、ノードＶｐでの電圧は安定する。
【００５９】
このようにして、当該回路は、フィードバック制御のために、（Ａ１及びＡ２とラベルを付された）たった２つのアドレスラインと、単一の付加的なトランジスタとを備えた光フィードバック制御回路を提供する。２つのアドレスラインは、アドレス指定、画素オン及び画素オフの３つのアドレス相を実施するために必要とされる最低限である。画素回路の特性は、正確に設計され得る電流源トランジスタによって決定され、回路は低いゲート−ソース間電圧レベルで動作する。従って、回路は、高い電圧ストレスを受けない。特に、かかる特性は、電流源トランジスタの移動度及び閾値電圧によって決定される。
【００６０】
画素回路には、たった４つのｎ形ＴＦＴと、１つのコンデンサと、１つのフォトダイオードしか存在しない。ＴＦＴのうちの１つのみが、大きな電流を搬送することができれば良く、比較的大きい必要がある。他のトランジスタは全て極めて小さくて良い。
【００６１】
回路は、また、電流ライン電圧の変動が光出力にほとんど影響を与えないので、このような変動を許容することもできる。唯一の決定的な電圧は、プログラミング相の間、基準電圧Ｖｒｅｆである。
【００６２】
当該回路に対する多数の変形は、機能又は性能に影響を与えることなくなされ得る。
【００６３】
感光ＴＦＴが、示されるフォトダイオードの代わりに使用され得る。
【００６４】
図５の例で、電流源回路５２はそれ自体の電力ライン５８を有するように示されているが、これは主電力ライン２６へ接続されても良く、あるいは、それは別個の電力供給ラインであっても良い。電力消費に関して、示されるように別々の電力ライン２６、５８を設けることは有利である。実際には、別々の電流源電力ライン５８が夫々の色に関して使用されても良い。表示素子の両端の電圧は著しく異なり、駆動トランジスタ２２のドレイン−ソース間電圧は、損失を低減するよう最小にされるべきである。理想的には、電力ライン５８の電圧は、電流源トランジスタが（ドレイン−ソース間電圧よりも小さいか、又は等しいＶＧＳ−Ｖｔを有する）その飽和領域で動作することができるように、電力ライン２６の電圧よりもいくらか高くあるべきであり、その場合に、ドレイン電流は、ドレイン−ソース間電圧とは実質的に無関係であり、ゲート−ソース間電圧によってのみ決定される。
【００６５】
基準電圧Ｖｒｅｆは、また、陰極ライン５０へ接続されても良く、あるいは、独立した基準ラインであっても良い。
【００６６】
画素回路は、デューティーサイクル制御が導入されることを可能にする（これは、動画描画（ｍｏｔｉｏｎ ｒｅｎｄｉｔｉｏｎ）を改善するための既知の手段である。）。リセットトランジスタ５６は、この目的のために使用され得る。フィールド期間の終了前にリセットトランジスタ５６をオンに切り替えることによって、ノードＶｐでの電圧は基準電圧Ｖｒｅｆへと急速に下がり、従って、画素はオフされる。次いで、電流源出力電流は、リセットトランジスタ５６を介して基準電圧ラインへと流れる。
【００６７】
重要な設計パラメータは、表示素子電流とフォトダイオード（又はフォトトランジスタ）電流との間の比である。エネルギー効率のために、フォトダイオード電流は可能な限り低く保たれなければならない。しかし、このフォトダイオード電流の低下は、ノードＶｐでの電圧を安定させるためのより長い期間をもたらす。
【００６８】
当該回路の様々な要素の寸法決定（ｄｉｍｅｎｓｉｏｎｉｎｇ）における最も重大な側面はフォトダイオードである。典型的なフォトダイオードは、非常に低い光−電流変換比を有し、極めて低い電流しか発生しない。電流源トランジスタは同じ大きさの電流を伝送し、従って、フォトダイオードは、適切な範囲でトランジスタ５４を動作させるよう設計される必要がある。具体的に、トランジスタ５４は、十分に低い電流を供給し且つドリフトを回避するよう、閾値下の電圧範囲で動作すべきである。大きなドリフトは、閾値を上回る動作に関して生ずる。
【００６９】
上記回路設計は、電流源トランジスタの閾値電圧ドリフトを回避するために、電流源トランジスタの低電圧ストレスに依存する。また、光フィードバックが正確に機能すると仮定する。当該回路に対する改良について、これらの問題に対処するべく以下に記載される。
【００７０】
図６は、回路の第２の例を示す。同じ参照番号が使用されており、回路は同じ段階を有して動作する。
【００７１】
付加的なフォトダイオード６０が電流源トランジスタ５４に並列に設けられ、これは周辺光を補償するよう配置される。フォトダイオード６０はフォトダイオード２７と同一であって、同じ特性を有する。フォトダイオード６０は、発光領域の外に置かれている。フォトダイオード２７、６０は両方とも、周辺光の変化に従って同じように動作する。このことは、フォトダイオード２７の総体的な光電流はもはや平衡状態ではなく、その一部のみが表示素子出力から発生することを意味する。このことは、フィードバックのメカニズムを改善する。
【００７２】
図６の回路は、周辺光の実時間補正を与え、周辺光の速い変化を許容することができる。依然として電流源トランジスタの閾値変動の補正は存在せず、１つの更なる起こり得る問題は、第２のフォトダイオードが画素アパーチャ（ａｐｅｒｔｕｒｅ）を用いることである。これは、第２のフォトダイオードが周辺光にのみさらされなければならないためである。
【００７３】
図７は、回路の第３の例を示す。先と同じく、同じ参照番号が使用されており、回路は同じ基本原理を有して動作する。
【００７４】
この回路は、周辺光のみならず、電流源トランジスタ５４の閾値変動を補償する。
【００７５】
回路は第２の蓄積コンデンサ７０を有し、データコンデンサＣｄａｔａ及び第２の蓄積コンデンサ７０は、電流源トランジスタ５４のゲート−ソース間に直列に接続されている。リセットトランジスタ５６は、データコンデンサＣｄａｔａと第２の蓄積コンデンサ７０との間の接続部へ接続されている。従って、画素へのデータのプログラミングはデータコンデンサＣｄａｔａに対してのみである。第２の蓄積コンデンサ７０は、周辺光の状態に関して感光素子の出力から得られる電圧を蓄積するために使用される。
【００７６】
回路の変形された方法動作は、当該回路が周辺光の状態はもちろん、閾値電圧の変動をも補償することを可能にする。
【００７７】
画素プログラミング段階の間、アドレストランジスタ１６及びリセットトランジスタ５６はオンされており、基準電圧ＶｒｅｆはデータコンデンサＣｄａｔａの一方の端部へ印加され、ブラック出力に対応するデータ電圧（Ｖｄａｔａ＝Ｖｂｌａｃｋ）が印加される。上記のように、データ電圧は、駆動トランジスタ２２が表示素子２に電流を供給しないことを確実にするほど十分に低い。この必要条件は、Ｖｄａｔａ−Ｖｔ（５４）が駆動トランジスタ２２のオンセットを下回る場合に満たされる。なお、Ｖｔ（５４）は、電流源トランジスタ５４の閾値電圧である。
【００７８】
トランジスタ５４を流れる電流が光電流よりも高いならば、第２の蓄積コンデンサ７０は充電し、それにより、トランジスタ５４のソースでの電圧は高まる。同様に、トランジスタ５４を流れる電流が光電流を下回るならば、第２の蓄積コンデンサ７０は放電し、それにより、トランジスタ５４のソースでの電圧は下がる。
【００７９】
トランジスタ５４のゲートは一定電圧にあるので、これにより、ゲート−ソース間電圧は減少又は増大し、それにより、電流源の出力電流は変化する。このプロセスは、電流源出力電流がブラック駆動レベルに対応する光電流に等しくなるまで続くフィードバック制御ループを実施する。結果として、オフセットを含む、暗状態での光電流に対応するオフセット電圧は、直列コンデンサ配置に蓄えられる。データコンデンサＣｄａｔａはブラック状態の画素駆動レベルを蓄積し、第２のコンデンサは、電流源トランジスタの閾値電圧を考慮しながら周辺光を補償するオフセットを蓄積する。
【００８０】
次いで、データ電圧はΔＶだけ変化し、これにより、電流源トランジスタ５４のゲート−ソース間電圧は、閾値及び暗電流において予め決定されたオフセットをΔＶ上回って正確に設定される。
【００８１】
回路は、電流源トランジスタの電流及び光電流の平衡を保ち続ける。これはアドレス後に行われ、リセットトランジスタは、データライン６で所望の電圧ステップ変化ΔＶを適用した直後に、オフされる。
【００８２】
電流源トランジスタのゲート−ソース間電圧は、浮遊コンデンサ配置によって一定に保たれ、従って、電流は、（光電流よりも高い電流で）一定である。前の回路と同様に、ノードＶｐでの電圧は増大し、表示素子は発光し始め、光電流は増大する。先と同じく、回路は、光電流が電流源回路の出力まで増大する場合に安定する。
【００８３】
図７の回路は、（特に、上部放射構造に関して）如何なるアパーチャ損失ももたらさない。付加的なアドレス指定段階は、暗状態オフセットを測定するために必要とされ、駆動信号のタイミングはより重要である。電流源トランジスタ５４の作用点は光の状態とともに変化し、これは駆動特性にわずかに影響を及ぼしうる。
【００８４】
本発明の例は、ｎ形トランジスタしか用いないが、同じ回路動作が、ｐ形トランジスタ又はｐ形及びｎ形トランジスタの組合せを用いて達成され得る。
【００８５】
表示素子の詳細設計は詳細には記載されておらず、あるいは、制御回路は画素の制御を実施するために必要とされる。これらは標準的な実施方式を用いて達成され得、本発明は上述された画素設計及び制御に属する。
【００８６】
本開示を読むことで、他の変形例が所謂当業者には明らかであろう。
【図面の簡単な説明】
【００８７】
【図１】アクティブマトリクスＥＬディスプレイ装置の実施形態の簡単化された概要図である。
【図２】画素回路の既知の形態を表す。
【図３】第１の既知の光フィードバック画素設計を示す。
【図４】第２の既知の光フィードバック画素設計を示す。
【図５】本発明の画素回路の第１の例を示す。
【図６】本発明の画素回路の第２の例を示す。
【図７】本発明の画素回路の第３の例を示す。
【特許請求の範囲】
【請求項１】
共通基板上に設けられた表示画素の配列を有するアクティブマトリクスディスプレイ装置であって、
夫々の画素は：
電圧プログラム式電流源回路；
駆動トランジスタ；
前記駆動トランジスタによって駆動される電流駆動型発光表示素子；及び
前記表示素子の光出力を検知する第１の感光素子；
を有し、
前記第１の感光素子は、前記表示素子の出力に依存して電流を供給し、
前記第１の感光素子及び前記電流源回路は、前記駆動トランジスタのゲートへ供給される電圧を制御するフィードバック制御ループを定める、アクティブマトリクスディスプレイ装置。
【請求項２】
前記第１の感光素子はフォトダイオードを有する、請求項１記載のアクティブマトリクスディスプレイ装置。
【請求項３】
前記駆動トランジスタ及び前記表示素子は電力ライン間で直列である、請求項１又は２記載のアクティブマトリクスディスプレイ装置。
【請求項４】
前記電流源は電流源トランジスタを有し、更に、該電流源トランジスタのゲート電圧を保持するデータ蓄積コンデンサを有する、請求項１乃至３のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項５】
夫々の画素は、該画素へのデータ入力部と、前記電流源トランジスタのゲートとの間にアドレストランジスタを更に有する、請求項４記載のアクティブマトリクスディスプレイ装置。
【請求項６】
前記電流源トランジスタのソース及び前記第１の感光素子の出力部は、前記駆動トランジスタのゲートへ接続される、請求項４又は５記載のアクティブマトリクスディスプレイ装置。
【請求項７】
夫々の画素は、基準電圧源と、前記駆動トランジスタのゲートとの間にリセットトランジスタを有する、請求項４乃至６のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項８】
前記データ蓄積コンデンサは、前記電流源トランジスタのゲート−ソース間に設けられる、請求項４乃至７のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項９】
前記フィードバック制御ループは、前記第１の感光素子の電流と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御するよう配置される、請求項１乃至８のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項１０】
夫々の画素は第２の感光素子を更に有し、
前記フィードバック制御ループは、前記第１及び第２の感光素子の電流の間の差と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御するよう配置される、請求項１乃至８のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項１１】
前記第１及び第２の感光素子は、夫々、実質的に同一のフォトダイオードを有する、請求項１０記載のアクティブマトリクスディスプレイ装置。
【請求項１２】
前記第２の感光素子は周辺光にさらされるが、前記表示素子の光出力からは遮蔽される、請求項１０又は１１記載のアクティブマトリクスディスプレイ装置。
【請求項１３】
前記電流源回路は電流源トランジスタを有し、
前記第２の感光素子は、前記電流源トランジスタに電気的に並列に設けられる、請求項１０乃至１２のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項１４】
前記電流源回路は第２の蓄積コンデンサを更に有し、
前記データ蓄積コンデンサ及び前記第２の蓄積コンデンサは、前記電流源トランジスタのゲート−ソース間で直列である、請求項４乃至６のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項１５】
夫々の画素は、前記データ蓄積コンデンサと前記第２の蓄積コンデンサとの間の接続部と、基準電圧源との間にリセットトランジスタを有する、請求項１４記載のアクティブマトリクスディスプレイ装置。
【請求項１６】
前記第２の蓄積コンデンサは、周辺光の状態に関して前記第１の感光素子の出力から得られる電圧を蓄積することを目的とする、請求項１４又は１５記載のアクティブマトリクスディスプレイ装置。
【請求項１７】
共通基板上に設けられた表示画素の配列を有するアクティブマトリクスディスプレイ装置を駆動する方法であって、
夫々の画素に関して：
データ蓄積コンデンサの一方の端子を基準電圧へと駆動するステップ；
前記データ蓄積コンデンサの他方の端子をデータ電圧へと駆動するステップ；
前記データ蓄積コンデンサの両端の電圧により電流源回路を駆動するステップ；
駆動トランジスタのゲート電圧を変更して、発光表示素子をオンするために、前記電流源回路を使用するステップ；
前記表示素子の出力に依存して電流を供給する第１の感光素子により前記表示素子の光出力を検知するステップ；及び
前記駆動トランジスタのゲートへ供給される電圧を制御するよう前記第１の感光素子の電流及び前記電流源回路の電流を結合するステップ；
を有する方法。
【請求項１８】
前記第１の感光素子の電流及び前記電流源回路の電流は、前記駆動トランジスタのゲート及び前記データ蓄積コンデンサの前記他方の端子へ接続される共通ノードへと流れる、請求項１７記載の方法。
【請求項１９】
前記第１の感光素子の電流及び前記電流源回路の電流を結合するステップは、前記第１の感光素子の電流と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御する、請求項１７又は１８記載の方法。
【請求項２０】
周辺光を検出するために第２の感光素子を使用するステップを更に有し、
前記駆動トランジスタのゲートへ供給される電圧を制御するよう前記第１の感光素子の電流及び前記電流源回路の電流を結合するステップは、前記第２の感光素子の電流の結合を更に有する、請求項１７記載の方法。
【請求項２１】
前記第１の感光素子及び前記第２の感光素子の電流並びに前記電流源回路の電流を結合するステップは、前記第１及び第２の感光素子の電流の間の差と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御する、請求項２０記載の方法。
【請求項２２】
第２の蓄積コンデンサに周辺光の状態に関して前記第１の感光素子の出力から得られる電圧を蓄積するステップを更に有する、請求項１７記載の方法。
【請求項１】
共通基板上に設けられた表示画素の配列を有するアクティブマトリクスディスプレイ装置であって、
夫々の画素は：
電圧プログラム式電流源回路；
駆動トランジスタ；
前記駆動トランジスタによって駆動される電流駆動型発光表示素子；及び
前記表示素子の光出力を検知する第１の感光素子；
を有し、
前記第１の感光素子は、前記表示素子の出力に依存して電流を供給し、
前記第１の感光素子及び前記電流源回路は、前記駆動トランジスタのゲートへ供給される電圧を制御するフィードバック制御ループを定める、アクティブマトリクスディスプレイ装置。
【請求項２】
前記第１の感光素子はフォトダイオードを有する、請求項１記載のアクティブマトリクスディスプレイ装置。
【請求項３】
前記駆動トランジスタ及び前記表示素子は電力ライン間で直列である、請求項１又は２記載のアクティブマトリクスディスプレイ装置。
【請求項４】
前記電流源は電流源トランジスタを有し、更に、該電流源トランジスタのゲート電圧を保持するデータ蓄積コンデンサを有する、請求項１乃至３のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項５】
夫々の画素は、該画素へのデータ入力部と、前記電流源トランジスタのゲートとの間にアドレストランジスタを更に有する、請求項４記載のアクティブマトリクスディスプレイ装置。
【請求項６】
前記電流源トランジスタのソース及び前記第１の感光素子の出力部は、前記駆動トランジスタのゲートへ接続される、請求項４又は５記載のアクティブマトリクスディスプレイ装置。
【請求項７】
夫々の画素は、基準電圧源と、前記駆動トランジスタのゲートとの間にリセットトランジスタを有する、請求項４乃至６のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項８】
前記データ蓄積コンデンサは、前記電流源トランジスタのゲート−ソース間に設けられる、請求項４乃至７のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項９】
前記フィードバック制御ループは、前記第１の感光素子の電流と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御するよう配置される、請求項１乃至８のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項１０】
夫々の画素は第２の感光素子を更に有し、
前記フィードバック制御ループは、前記第１及び第２の感光素子の電流の間の差と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御するよう配置される、請求項１乃至８のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項１１】
前記第１及び第２の感光素子は、夫々、実質的に同一のフォトダイオードを有する、請求項１０記載のアクティブマトリクスディスプレイ装置。
【請求項１２】
前記第２の感光素子は周辺光にさらされるが、前記表示素子の光出力からは遮蔽される、請求項１０又は１１記載のアクティブマトリクスディスプレイ装置。
【請求項１３】
前記電流源回路は電流源トランジスタを有し、
前記第２の感光素子は、前記電流源トランジスタに電気的に並列に設けられる、請求項１０乃至１２のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項１４】
前記電流源回路は第２の蓄積コンデンサを更に有し、
前記データ蓄積コンデンサ及び前記第２の蓄積コンデンサは、前記電流源トランジスタのゲート−ソース間で直列である、請求項４乃至６のうちいずれか一項記載のアクティブマトリクスディスプレイ装置。
【請求項１５】
夫々の画素は、前記データ蓄積コンデンサと前記第２の蓄積コンデンサとの間の接続部と、基準電圧源との間にリセットトランジスタを有する、請求項１４記載のアクティブマトリクスディスプレイ装置。
【請求項１６】
前記第２の蓄積コンデンサは、周辺光の状態に関して前記第１の感光素子の出力から得られる電圧を蓄積することを目的とする、請求項１４又は１５記載のアクティブマトリクスディスプレイ装置。
【請求項１７】
共通基板上に設けられた表示画素の配列を有するアクティブマトリクスディスプレイ装置を駆動する方法であって、
夫々の画素に関して：
データ蓄積コンデンサの一方の端子を基準電圧へと駆動するステップ；
前記データ蓄積コンデンサの他方の端子をデータ電圧へと駆動するステップ；
前記データ蓄積コンデンサの両端の電圧により電流源回路を駆動するステップ；
駆動トランジスタのゲート電圧を変更して、発光表示素子をオンするために、前記電流源回路を使用するステップ；
前記表示素子の出力に依存して電流を供給する第１の感光素子により前記表示素子の光出力を検知するステップ；及び
前記駆動トランジスタのゲートへ供給される電圧を制御するよう前記第１の感光素子の電流及び前記電流源回路の電流を結合するステップ；
を有する方法。
【請求項１８】
前記第１の感光素子の電流及び前記電流源回路の電流は、前記駆動トランジスタのゲート及び前記データ蓄積コンデンサの前記他方の端子へ接続される共通ノードへと流れる、請求項１７記載の方法。
【請求項１９】
前記第１の感光素子の電流及び前記電流源回路の電流を結合するステップは、前記第１の感光素子の電流と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御する、請求項１７又は１８記載の方法。
【請求項２０】
周辺光を検出するために第２の感光素子を使用するステップを更に有し、
前記駆動トランジスタのゲートへ供給される電圧を制御するよう前記第１の感光素子の電流及び前記電流源回路の電流を結合するステップは、前記第２の感光素子の電流の結合を更に有する、請求項１７記載の方法。
【請求項２１】
前記第１の感光素子及び前記第２の感光素子の電流並びに前記電流源回路の電流を結合するステップは、前記第１及び第２の感光素子の電流の間の差と、前記電流源回路の出力電流とが等しくなるように、前記駆動トランジスタのゲート電圧を制御する、請求項２０記載の方法。
【請求項２２】
第２の蓄積コンデンサに周辺光の状態に関して前記第１の感光素子の出力から得られる電圧を蓄積するステップを更に有する、請求項１７記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公表番号】特表２００８−５４１１８５（Ｐ２００８−５４１１８５Ａ）
【公表日】平成２０年１１月２０日（２００８．１１．２０）
【国際特許分類】
【出願番号】特願２００８−５１１８４３（Ｐ２００８−５１１８４３）
【出願日】平成１８年５月１６日（２００６．５．１６）
【国際出願番号】ＰＣＴ／ＩＢ２００６／０５１５４２
【国際公開番号】ＷＯ２００６／１２３２９３
【国際公開日】平成１８年１１月２３日（２００６．１１．２３）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成２０年１１月２０日（２００８．１１．２０）
【国際特許分類】
【出願日】平成１８年５月１６日（２００６．５．１６）
【国際出願番号】ＰＣＴ／ＩＢ２００６／０５１５４２
【国際公開番号】ＷＯ２００６／１２３２９３
【国際公開日】平成１８年１１月２３日（２００６．１１．２３）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]