電子装置及びその製造方法
【課題】バンプ電極の潰れ具合を均一化できるようにした電子装置及びその製造方法を提供する。
【解決手段】封止板４０と、封止板４０の表面に形成されたバンプ電極４３と、封止板４０に形成された凸部４１ｂと、を備え、凸部４１ｂは、バンプ電極４３が配線３５に接合される際に基板１表面に接触してバンプ電極４３の潰れ具合を決定する。このような構成であれば、凸部４１ｂで囲まれた領域において、複数個のバンプ電極の潰れ具合を均一化することができ、バンプ電極と配線との接触面積のばらつきを少なくすることができる。バンプ電極と配線との間に生じる接触抵抗、及び、バンプ電極と配線との間に働く接着力をそれぞれ均一化することができるので、当該間の電気的接続をより確かなものとすることができる。
【解決手段】封止板４０と、封止板４０の表面に形成されたバンプ電極４３と、封止板４０に形成された凸部４１ｂと、を備え、凸部４１ｂは、バンプ電極４３が配線３５に接合される際に基板１表面に接触してバンプ電極４３の潰れ具合を決定する。このような構成であれば、凸部４１ｂで囲まれた領域において、複数個のバンプ電極の潰れ具合を均一化することができ、バンプ電極と配線との接触面積のばらつきを少なくすることができる。バンプ電極と配線との間に生じる接触抵抗、及び、バンプ電極と配線との間に働く接着力をそれぞれ均一化することができるので、当該間の電気的接続をより確かなものとすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置及びその製造方法に関し、特に、バンプ電極の潰れ具合を均一化できるようにした技術に関する。
【背景技術】
【０００２】
従来から、インクジェット式記録ヘッドにおいて、圧電素子を駆動するための回路（以下、ドライバ回路という。）はＩＣ素子として別基板に製造されたものが記録ヘッドに装着され、各圧電素子とＩＣ素子との接続はワイヤーボンディングで行われている。しかしながら、インク液を吐出するノズル開口部は高密度化が進んでおり、ワイヤーボンディングによる上記の接続は限界に近づきつつある。
このような問題に対し、ドライバ回路を別基板に形成するのではなく、例えば特許文献１に開示されているように、記録ヘッドを構成する流路形成基板に直接形成することを行えば、ワイヤーボンディングに依らずにドライバ回路と圧電素子とを電気的に接続することが可能となるので、ノズル開口部の高密度化に対応することが可能となる。
【０００３】
また、ドライバ回路と圧電素子を電気的に接続する端子の形成方法として、例えば特許文献２に開示されているような方法がある。このような方法によれば、バンプ電極を介して、ドライバ回路と圧電素子とを電気的に接続することができる。ワイヤーボンディングよりも狭ピッチに、且つ、厚さを抑えて上記の接続を実現することができるので、ノズル開口部を高密度化することができ、さらに、インクジェット式記録ヘッドの小型化を進展させることができる。
【特許文献１】特開２００１−２０５８１５号公報
【特許文献２】特開２００５−１０１５２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、例えば特許文献２等に開示された方法では、バンプ電極を配線等に接合する際に、接合圧力によってバンプ電極の潰れ具合が変化する。このため、接合圧力のばらつきが大きいと、基板面内やバッチ間でバンプ電極の潰れ具合が不均一となり、インクジェット式記録ヘッドの歩留まりと、電気的接続の信頼性が低下する可能性があった。
そこで、本発明はこのような事情に鑑みてなされたものであって、バンプ電極の潰れ具合を均一化できるようにした電子装置及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００５】
〔発明１〜５〕 発明１の電子装置は、第１基板、を含み、前記第１基板は、前記第１基板の一方の面に形成されたバンプ電極と、前記第１基板に形成された当接部と、を備え、前記当接部は、前記バンプ電極が他の基板の所定領域に接合される際に当該他の基板に接触して前記バンプ電極の潰れ具合を決定することを特徴とするものである。
発明２の電子装置は、発明１の電子装置において、前記バンプ電極を複数個備え、前記当接部は、前記第１基板の一方の面内で前記複数個のバンプ電極を囲むように配置されていることを特徴とするものである。
【０００６】
発明３の電子装置は、発明１又は発明２の電子装置において、前記第１基板の一方の面に形成された集積回路、をさらに備え、前記バンプ電極は前記集積回路に接続していることを特徴とするものである。ここで、集積回路は、例えば、インクジェット式記録ヘッドを駆動するためのドライバ回路である。
発明４の電子装置は、発明１から発明３の何れか一の電子装置において、前記他の基板として第２基板、を含み、前記第２基板は、前記第２基板の一方の面に形成された配線、を備え、前記第１基板の一方の面が前記第２基板の一方の面に対向し、前記当接部が前記第２基板に接触した状態で、前記配線に前記バンプ電極が接合されていることを特徴とするものである。
【０００７】
発明５の電子装置は、第２基板、を含み、前記第２基板は、前記第２基板の一方の面に形成された配線と、前記第２基板に形成された当接部、とを備え、前記当接部は、他の基板の一方の面に形成されたバンプ電極が前記配線に接合される際に当該他の基板に接触して前記バンプ電極の潰れ具合を決定することを特徴とするものである。
発明１〜５の電子装置によれば、例えば、第１基板の一方の面に形成された複数個のバンプ電極を、第２基板の一方の面に形成された配線にそれぞれ接合する際に、これらバンプ電極の潰れ具合を均一化することができ、バンプ電極と配線との接触面積のばらつきを少なくすることができる。これにより、バンプ電極と配線との間に生じる接触抵抗、及び、バンプ電極と配線との間に働く接着力をそれぞれ均一化することができるので、当該間の電気的接続をより確かなものとすることができる。よって、電子装置の歩留まりと信頼性の向上に寄与することができる。
【０００８】
〔発明６〜１０〕 発明６の電子装置は、発明４又は発明５の電子装置において、前記第２基板に形成された圧力発生室と、前記圧力発生室を覆うように前記第２基板の一方の面上に形成された振動膜と、前記振動膜上に形成された圧電素子と、をさらに備えることを特徴とするものである。
発明７の電子装置は、発明６の電子装置において、前記第２基板の一方の面と対向する他方の面に接合された第３基板、をさらに備え、前記第３基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とするものである。
【０００９】
発明８の電子装置は、発明６又は発明７の電子装置において、前記第１基板の一方の面に形成された凹部の底面に前記バンプ電極が形成されており、前記凹部を囲む凸部が前記当接部であることを特徴とするものである。
発明９の電子装置は、発明８の電子装置において、前記凹部内に前記圧電素子が封止されることを特徴とするものである。
発明１０の電子装置は、発明６から発明９の何れか一の電子装置において、前記圧力発生室に連通すると共に、外部からインク液の供給を受けるリザーバ、をさらに備え、前記リザーバは前記第１基板に形成されていることを特徴とするものである。
発明６〜１０の電子装置によれば、歩留まりと信頼性の高いインクジェット式記録ヘッドと、当該記録ヘッドを具備したインクジェット式記録装置を提供することができる。
【００１０】
〔発明１１〕 発明１１の電子装置の製造方法は、第１基板の一方の面に形成されたバンプ電極を第２基板の所定領域に接合する際に前記第１基板又は第２基板の一方に接触して前記バンプ電極の潰れ具合を決定する当接部を、前記第１基板又は前記第２基板の他方に予め設けておくことを特徴とするものである。
このような方法によれば、例えば、バンプ電極の潰れ具合を均一化することができ、バンプ電極と配線との接触面積のばらつきを少なくすることができる。これにより、バンプ電極と配線との間に生じる接触抵抗、及び、バンプ電極と配線との間に働く接着力をそれぞれ均一化することができるので、当該間の電気的接続をより確かなものとすることができる。よって、電子装置の歩留まりと信頼性の向上に寄与することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
図１は、本発明の第１実施形態に係るインクジェット式記録ヘッド１００の構成例を示す断面図である。図１に示すように、このインクジェット式記録ヘッド１００は、例えば基板１と、振動膜２０と、圧電素子（即ち、ピエゾ素子）３０と、圧電素子３０と対向する領域に凹部４１ａを有する封止板４０と、ノズルプレート６０と、を備える。
【００１２】
これらの中で、基板１は、例えば面方位（１００）のバルクシリコン基板である。この基板１は、例えば、５０μｍ〜５００μｍの厚さを有し、個々に区画された複数のインク流路が形成されている。ここで、インク流路とは、インク液が流れる経路のことであり、圧力発生室１０が含まれる。
また、この基板１の裏面には、図示しない接着剤等を介してノズルプレート６０が接合されている。このノズルプレート６０は、例えば面方位（１００）のバルクシリコン基板からなり、その表面から裏面にかけて貫通孔が設けられている。この貫通孔がノズル開口部６２である。ノズル開口部６２は圧力発生室１０に連通している。なお、インク液に圧力を与える圧力発生室１０の容積と、ノズル開口部６２の大きさは、インク液の吐出量とその吐出スピード、吐出周波数などに応じて最適化されている。
【００１３】
振動膜２０は弾性膜であり、基板１の表面上に形成されて圧力発生室１０を覆っている。また、圧電素子３０は、振動膜２０を介して圧力発生室１０の真上に形成されている。この圧電素子３０は、下部電極３１と、下部電極３１上に形成された圧電体３２と、圧電体３２上に形成された上部電極３３とを有する。ここで、下部電極３１は、例えば複数の圧電素子３０にわたる共通の電極である。また、圧電体３２は、電圧を加えると伸長、収縮する、又は、歪みが生じるような誘電体であり、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）である。さらに、上部電極３３は、下部電極３１とは異なり共通の電極ではなく、個々の圧電体と１：１で対応した個別の電極である。このような構成の圧電素子３０は、個々の圧力発生室１０の真上にそれぞれ設けられている。また、圧電素子３０に繋がる配線３４、３５が基板１の表面上に形成されている。配線３４は下部電極３１を引き出すための配線であり、配線３５は上部電極３３を引き出すための配線である。
【００１４】
一方、封止板４０は例えばバルクシリコン基板からなる。この封止板４０の表面であって圧電素子３０と対向する領域には、圧電素子３０を封止するための凹部４１ａと、凹部４１ａを囲む凸部４１ｂとが設けられている。図１に示すように、封止板４０の凸部４１ｂは基板１表面に図示しない接着剤等を介して接合されており、圧電素子３０は、その運動を阻害しない程度の空間が確保された状態で凹部４１ａ内に封止（即ち、密封）されている。
また、この凹部４１ａの底面には、圧電素子３０を駆動するためのドライバ回路４２が一体に形成されている。ドライバ回路４２の能動面（即ち、回路形成面）には複数個のバンプ電極４３が形成されており、これらのバンプ電極４３が配線３４、３５にそれぞれ電気的に接続されている。
【００１５】
図２は、バンプ電極４３の構成例を示す断面図である。図２に示すように、ドライバ回路４２の能動面には、アルミニウム（Ａｌ）などで構成されたパッド電極８１が形成され、その周りにはシリコン酸化（ＳｉＯ2）膜 などの絶縁材料で構成されるパッシベーション膜８３が形成されている。すなわち、パッシベーション膜８３は、パッド電極を露出させた状態で能動面を覆っている
上記のパッシベーション膜８３上におけるパッド電極８１から離れた位置には弾性を有する内部樹脂（バンプコア）４３ａが突出するように形成されている。この内部樹脂４３ａは、例えばパッシベーション膜８３の表面に弾性樹脂膜をコーティングし、その後エッチングなどのパターニング処理を行うことにより形成されている。また、内部樹脂４３ａの表面には導電膜４３ｂが形成されており、この導電膜４３ｂはパッド電極８１に電気的に接続されている。この導電膜４３ｂは、Ａｕ、Ｃｕ、Ｎｉ等の導電膜を蒸着やスパッタリングなどによって成膜し、パターニング処理を行うことにより形成されている。また、銅（Ｃｕ）、ニッケル（Ｎｉ）、Ａｌなどで構成された下地の導電膜の表面をさらにＡｕメッキ等で覆うことにより、導電膜４３ｂの導電接触性が高められていても良い。このような内部樹脂４３ａと導電膜４３ｂとによって、バンプ電極４３が構成されている。
【００１６】
なお、バンプ電極４３の構成は上記に限定されるものではない。例えば、図１、２に示す半球状のバンプ電極４３全体が、Ａｕ、Ｃｕ、Ｎｉ等の導電膜だけで構成されていても良い。
また、図１に示す封止板４０には、その表面から裏面にかけて形成された貫通穴が形成されている。この貫通穴が、外部からインク液の供給を受けるリザーバ４５である。リザーバ４５は、前述の全ての圧力発生室１０の容積よりも十分に大きい容積を持つように、大きく形成されている。
【００１７】
このような構成のインクジェット式記録ヘッド１００は、図示しない外部インク供給手段からリザーバ４５にインク液を取り込み、図中の矢印で示すように、リザーバ４５からノズル開口部６２に至るまでの間をインク液で満たしておく。そして、ドライバ回路４２からの記録信号に従い、圧電素子３０の上部電極３３と下部電極３１との間に電圧を印加して圧電体３２を伸長、収縮させ、又は、歪みを生じさせる。これにより、振動膜２０が変形して圧力発生室１０内の圧力が高まり、ノズル開口部６２からインク液が吐出される。
【００１８】
ところで、このインクジェット式記録ヘッド１００では、封止板４０の表面に設けられた凸部４１ｂが基板１表面に接触して、封止板４０の表面と基板１表面との間に一定の離間距離が確保され、これにより、バンプ電極４３の潰れ具合が自動的に決定されている。即ち、凹部４１ａの底面から見て、凸部４１ｂの高さが大きい場合は、バンプ電極４３の潰れ具合は小さく、バンプ電極４３と配線３５との接触面積は小さい。また、凸部４１ｂの高さが小さい場合は、バンプ電極４３の潰れ具合が大きく、バンプ電極４３と配線３５との接触面積は大きい。このように、凸部４１ｂの高さとバンプ電極４３の潰れ具合との間には相関がある。このため、インクジェット式記録ヘッド１００を設計する際は、実験又はシミュレーションにより上記相関を求めておき、バンプ電極４３の潰れ具合が所望の形状となるように凸部４１ｂの高さを所定の値に設定しておくことが好ましい。
【００１９】
次に、上記のインクジェット式記録ヘッド１００の製造方法について説明する。図３〜図６は、本発明の第１実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す断面図である。
図３（ａ）に示すように、まず始めに、例えばバルクシリコンからなる基板１を用意する。次に、フォトリソグラフィー及びエッチング技術により、基板１の表面側を部分的にエッチングして、インク流路となる領域に溝部５１を形成する。次に、図３（ｂ）に示すように、基板１の表面全体に犠牲膜５３を形成して溝部５１を埋め込む。犠牲膜５３の厚さは、例えば、基板１の表面からの溝部５１の底面までの深さと略同一の厚さ、又はそれ以上の厚さとする。次に、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）により、犠牲膜５３に平坦化処理を施して、溝部５１以外の領域から犠牲膜５３を除去する。これにより、図３（ｃ）に示すように、溝部５１内にのみ犠牲膜５３を残すことができる。
【００２０】
なお、犠牲膜５３は、後の工程で除去される。このため、犠牲膜５３には、基板１に対してエッチングの選択性が高い膜（即ち、所定のエッチング条件において基板１よりもエッチングされ易い膜）を用いることが好ましい。例えば、基板１がＳｉからなる場合は、犠牲膜５３にＳｉＯ2膜又はＳｉＧｅ膜を用いることができる。犠牲膜５３としてのＳｉＯ2膜は、エッチングレートが比較的速いＰＳＧ膜でも良い。
【００２１】
また、溝部５１内への犠牲膜５３の形成方法は上記の方法（即ち、ＣＶＤによる成膜工程と、ＣＭＰによる平坦化工程の組み合わせ）に限定されない。例えば、１μｍ以下の超微粒子をヘリウム（Ｈｅ）等のガスの圧力によって高速で基板１に衝突させることにより成膜するいわゆるガスデポジション法或いはジェットモールディング法と呼ばれる方法を用いて、犠牲膜５３を形成しても良い。このような方法によれば、ＣＭＰによる平坦化工程を経なくても、溝部５１内に犠牲膜５３を埋め込むように形成する（即ち、充填する）ことができる。
【００２２】
次に、図４（ａ）に示すように、基板１表面及び犠牲膜５３上に振動膜２０を形成する。振動膜２０は上述したように弾性膜であり、例えばＳｉＯ2膜又は酸化ジルコニウム（ＺｒＯ2）、若しくはこれらを積層した膜からなり、その厚さは例えば１〜２μｍである。振動膜２０にＺｒＯ2を用いる場合は、例えば、Ｏ2を含んだプラズマでジルコニウム（Ｚｒ）をスパッタ成膜（反応性スパッタ成膜）することにより、ＺｒＯ2を形成する。あるいは、基板１表面及び犠牲膜５３上にＺｒを形成し、その後、Ｚｒを５００〜１２００℃の拡散炉で熱酸化することにより、ＺｒＯ2を形成すれば良い。なお、振動膜２０の材料は上記の種類に限定されないが、犠牲膜５３を除去する工程でエッチングされない若しくはエッチングされにくい材料を用いることが好ましい。
【００２３】
次に、図４（ｂ）に示すように、個々の圧力発生室１０に対応して振動膜２０上に圧電素子３０を形成する。ここでは、例えば、スパッタリング法により振動膜２０上に下部電極膜を形成する。この下部電極膜の材料としては、白金（Ｐｔ）、イリジウム（Ｉｒ）等が好適である。その理由は、スパッタリング法やゾル−ゲル法で成膜する後述の圧電体膜は、成膜後に大気雰囲気下又は酸素雰囲気下で６００〜１０００℃程度の温度で焼成して結晶化させる必要があるからである。下部電極膜の材料には、このような高温、酸化雰囲気下で導電性を保持することができるような材料を選択して用いる必要がある。特に、圧電体膜としてチタン酸ジルコン酸鉛（ＰＺＴ）を用いる場合には、酸化鉛の拡散による導電性の変化が少ないような材料を選択して用いることが望ましい。このような条件を満たす材料として、Ｐｔ、Ｉｒ等が好適である。次に、フォトリソグラフィー及びエッチング技術により、下部電極膜を部分的にエッチングして、共通電極としての形状を有した下部電極３１を形成する。
【００２４】
そして、圧電体膜を成膜する。ここでは、例えば、金属有機物を触媒に溶解・分散したいわゆるゾルを塗布し乾燥してゲル化し、さらに高温で焼結すること（即ち、ゾルーゲル法）で圧電体膜を形成する。圧電体膜の材料としては、ＰＺＴ系の材料が好適であり、その場合の焼結温度は例えば７００℃程度である。なお、この圧電体膜の成膜方法は、ゾルーゲル法に限定されず、例えば、スパッタリング法、又は、ＭＯＤ法（有機金属熱塗布分解法）などのスピンコート法により成膜しても良い。或いは、ゾルーゲル法又はスパッタリング法若しくはＭＯＤ法等によりＰＺＴの前駆体膜を形成後、アルカリ水溶液中での高圧処理法にて低温で結晶成長させる方法により成膜しても良い。このような方法により形成される圧電体膜の厚さは、例えば０．２〜５μｍである。
【００２５】
次に、上部電極膜を成膜する。上部電極膜は、導電性の高い材料であれば良く、Ａｌ、金（Ａｕ）、ニッケル（Ｎｉ）、Ｐｔ等の金属膜や、導電性酸化物等を使用することができる。次に、フォトリソグラフィー及びエッチング技術により、上部電極膜及び圧電体膜を順次、部分的にエッチングして、所定形状の上部電極３３と圧電体３２とを形成する。これにより、振動膜２０上に、下部電極３１と圧電体３２と上部電極３３とからなる圧電素子３０が完成する。
なお、本実施形態では、下部電極３１を圧電素子３０の共通電極とし、上部電極３３を圧電素子３０の個別電極としているが、ドライバ回路４２や配線の都合でこれを逆にしても良い。つまり、下部電極３１を個別電極とし、上部電極３３を共通電極としても良い。
【００２６】
次に、基板１の表面全体に導電膜を形成する。この導電膜には、例えば、Ａｌ、Ａｕ、Ｎｉ、Ｐｔ等の金属膜を使用することができる。
そして、フォトリソグラフィー及びエッチング技術により、導電膜を部分的にエッチングする。これにより、図４（ｃ）に示すように、共通の電極である下部電極３１を基板表面１に引き出す配線３４と、個々の圧電素子３０の上部電極３３を基板表面１に引き出す配線３５とを形成する。
【００２７】
なお、本実施形態では、図示しないが、配線３４、３５を形成する前に、圧電素子３０を覆うように保護膜を形成しても良い。保護膜は例えばアルミナ（Ａｌ2Ｏ3）であり、その形成は例えばスパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、又は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）で行うことができる。このように、圧電素子３０を覆う保護膜を形成する場合は、フォトリソグラフィー及びエッチング技術により、保護膜を部分的にエッチングして下部電極３１上及び上部電極３３上にそれぞれコンタクトホールを形成し、このコンタクトホールを埋め込むように配線３４、３５を形成すれば良い。
【００２８】
次に、図５（ａ）に示すように、封止板４０として、例えばバルクシリコンからなる封止板４０を用意する。次に、フォトリソグラフィー及びエッチング技術により、封止板４０の表面を部分的にエッチングして、圧電素子を封止するための凹部４１ａを形成する。ここでは、例えば、凹部４１ａの平面視による形状が圧電素子と相似形で且つその面積が大きく、しかも、凹部４１ａの深さが圧電素子の厚さよりも大きくなるように、凹部４１ａを形成する。これにより、圧電素子の運動を阻害しない程度の空間を確保した状態で、圧電素子を封止可能な凹部４１ａを形成することができる。
【００２９】
また、本発明では、圧電素子を個別に封止するのではなく、複数個の圧電素子を１つの凹部４１ａ内に配置し、これにより、複数個の圧電素子を１つの凹部４１ａでまとめて封止するようにしても良い。この場合は、複数個の圧電素子をまとめて封止できるように、凹部４１ａを広く形成すれば良い。
なお、凹部４１ａの形成と同時に、凹部の外周には凸部４１ｂが形成されることとなる。上述したように、凹部４１ａ底面から見た凸部４１ｂの高さと、バンプ電極４３の潰れ具合との間には相関があるので、後の工程でバンプ電極４３の潰れ具合が所望の形状となるように、ここでは凹部４１ａを所定の深さに形成しておく。
【００３０】
次に、図５（ｂ）に示すように、凹部４１ａの底面に、圧電素子３０を駆動するためのドライバ回路４２を形成する。このドライバ回路４２の形成は半導体プロセス（即ち、成膜工程、フォトリソグラフィー工程及びエッチング工程など）で行う。そして、図５（ｃ）に示すように、このドライバ回路４２の能動面にバンプ電極４３を形成する。バンプ電極４３は例えば内部樹脂４３ａと導電膜４３ｂとにより構成され、その形成方法は上述した通りである。
次に、図５（ｃ）に示すように、フォトリソグラフィー及びエッチング技術により、封止板４０を部分的にエッチングして貫通させ、貫通穴からなるリザーバ４５を形成する。ここでは、例えば、水酸化カリウム（ＫＯＨ）水溶液を用いたウェットエッチング、又は、ドライエッチングにより、リザーバ４５を形成する。
【００３１】
次に、図６に示すように、リザーバ４５が形成された封止板４０を接着剤等を介して基板１表面に接合する。ここでは、凹部４１ａが圧電素子３０と正しく重なり、且つ、複数個のバンプ電極４３が配線３４、３５とそれぞれ正しく重なるように、封止板４０と基板１とを位置合わせする。そして、このように位置合わせした状態で、封止板４０の表面を基板１表面に接合する。これにより、圧電素子３０は凹部４１ａ内に配置されて封止される共に、バンプ電極４３と配線３４、３５とがそれぞれ電気的に接続される。また、リザーバ４５がインク流路と対向して配置される。
【００３２】
なお、図６に示す接合工程では、バンプ電極４３が配線３４、３５の表面に接触した後で、凸部４１ｂが基板１の表面に接触する。そして、凸部４１ｂが基板１表面に接触することにより、封止板４０と基板１との間に一定の離間距離が確保され、凹部４１ａの底面に形成された複数個のバンプ電極４３の潰れ具合が自動的に決定される。従って、凹部４１ａの底面において、バンプ電極４３の潰れ具合を均一化することができ、バンプ電極４３と配線３４、３５との接触面積のばらつきを少なくすることができる。
【００３３】
次に、基板１の裏面を研削して溝部５１の底面を開口させる。この研削により、基板１の裏面から犠牲膜５３（例えば、図４参照。）が露出することとなる。また、この研削と前後して、封止板４０をマスクに振動膜２０をエッチングして除去し、犠牲膜５３の一部を露出する開口部４６を形成する。そして、リザーバ４５及び開口部４６と、基板１裏面に開口した溝部５１の底面とを介して、犠牲膜５３をエッチングする。これにより、犠牲膜５３が完全に取り除かれ、圧力発生室１０が形成される。犠牲膜５３のエッチングはドライエッチング又はウェットエッチングのどちらで行っても良いが、ここでは、基板１のエッチング速度よりも犠牲膜５３のエッチング速度の方が大きいエッチングガス、又はエッチング液を用いて犠牲膜５３をエッチングする。例えば、基板１と封止板４０がＳｉで、犠牲膜５３がＳｉＯ2膜の場合には、上記の条件を満たすエッチングガスの一例として四フッ化炭素（ＣＦ4）を使用することができ、又、同条件を満たすエッチング液の一例としてフッ化水素溶液（ＨＦ）を使用することができる。
【００３４】
その後、図６に示すように、ノズル開口部６２が形成されたノズルプレート６０を、接着剤等を介して基板１の裏面に接合する。以上のような工程を経て、図１に示したインクジェット式記録ヘッド１００が完成する。
このように、本発明の第１実施形態によれば、封止板４０の表面に形成された複数個のバンプ電極４３を基板１表面に形成された配線３４、３５にそれぞれ接合する際に、凸部４１ｂで囲まれた領域（即ち、凹部４１ａの底面）において、これらバンプ電極４３の潰れ具合を均一化することができ、バンプ電極４３と配線３４、３５との接触面積のばらつきを少なくすることができる。これにより、バンプ電極４３と配線３４、３５との間に生じる接触抵抗、及び、バンプ電極４３と配線３４、３５との間に働く接着力をそれぞれ均一化することができるので、当該間の電気的接続をより確かなものとすることができる。よって、電子装置の歩留まりと信頼性の向上に寄与することができる。
【００３５】
この第１実施形態では、封止板４０が本発明の「第１基板」に対応し、封止板４０の表面が本発明の「第１基板の一方の面」に対応している。また、凸部４１ｂが本発明の「当接部」に対応し、ドライバ回路４２が本発明の「集積回路」に対応している。さらに、基板１が本発明の「第２基板」に対応し、基板１の表面が本発明の「第２基板の一方の面」に対応し、基板１の裏面が本発明の「第２基板の他方の面」に対応している。また、ノズルプレート６０が本発明の「第３基板」に対応している。そして、インクジェット式記録ヘッド１００と、当該ヘッド１００を具備したインクジェット式記録装置が本発明の「電子装置」に対応している。
【００３６】
（２）第２実施形態
上述の第１実施形態では、基板１に圧力発生室１０を形成する際に、基板１に凹部５１を形成し、そこに犠牲膜５３を埋め込む場合について説明した（図３参照。）。しかしながら、本発明では、犠牲膜５３を用いなくても圧力発生室１０を形成することが可能である。この第２実施形態では、犠牲膜を必要としない、圧力発生室１０の形成方法について説明する。
【００３７】
図８及び図９は、本発明の第２実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す断面図である。
図８（ａ）に示すように、まず始めに、基板１を用意する。基板１には、面方位が（１１０）のバルクシリコン基板を用いることが好ましい。次に、基板１の表面上に振動膜２０を形成する。上述したように、振動膜２０は弾性膜であり、例えばＳｉＯ2膜又はＺｒＯ2、若しくはこれらを積層した膜からなり、その厚さは例えば１〜２μｍである。
【００３８】
次に、図８（ｂ）に示すように、振動膜２０上に、下部電極３１と圧電体３２と上部電極３３とからなる圧電素子３０を形成する。圧電体３０の形成方法は第１実施形態と同じである。即ち、振動膜２０上に下部電極膜をまず成膜し、成膜された下部電極膜をパターニングして下部電極３１を形成する。次に、下部電極３１を覆うように圧電体膜をゾルーゲル法などで成膜し、さらに、圧電体膜上に上部電極膜を成膜する。そして、上部電極膜と圧電体膜をパターニングして、上部電極３３と圧電体３２を形成する。これにより、圧電素子３０が完成する。
【００３９】
次に、図８（ｂ）において、圧電素子３０を覆うように保護膜（図示せず）を形成する。保護膜は例えばＡｌ2Ｏ3である。そして、この保護膜を部分的にエッチングして、上部電極３３に至る開口部（図示せず）と、下部電極３１に至る開口部（図示せず）をそれぞれ形成する。次に、これら開口部を埋め込むように基板１の表面全体に導電膜を形成する。そして、この導電膜を部分的にエッチングする。これにより、図８（ｃ）に示すように、下部電極３１を基板表面１に引き出す配線３４と、個々の圧電素子３０の上部電極３３を基板表面１に引き出す配線３５とを形成する。
【００４０】
次に、図９（ａ）に示すように、リザーバ４５が形成された封止板４０を接着剤等を介して基板１表面に接合する。封止板４０の形成方法は、例えば図５（ａ）〜（ｄ）を参照しながら説明したとおりである。第１実施形態と同様、この接合工程では、凹部４１ａが圧電素子３０と正しく重なり、且つ、複数個のバンプ電極４３が配線３４、３５とそれぞれ正しく重なるように、封止板４０と基板１とを位置合わせして、封止板４０の表面を基板１表面に接合する。これにより、圧電素子３０は凹部４１ａ内に配置されて封止される共に、バンプ電極４３と配線３４、３５とがそれぞれ電気的に接続される。また、リザーバ４５がインク流路と対向して配置される。
【００４１】
次に、図９（ｂ）に示すように、基板１の裏面を所望の厚さまで研削する。例えば、厚さが６５０μｍ程度の基板１を、その厚さが５０μｍ程度となるまで研削する。なお、このような研削を、封止板４０を接合する前に行うと、基板１があたかも紙のように薄くて破れやすくなり、ハンドリングが極めて困難となる。従って、この研削は、封止板４０を接合した後で行うことが好ましい。これにより、封止板４０は基板１を支持する支持基板としても機能し、基板１を安定的にハンドリングすることができる。
【００４２】
次に、図９（ｃ）に示すように、例えばフォトリソグラフィー及びエッチング技術により、基板１の裏面を部分的にエッチングして、圧力発生室１０を形成する。このエッチング処理は、ウェットエッチング、ドライエッチングのどちらで行うことも可能であるが、基板１が面方位（１１０）のバルクシリコン基板の場合は、ＫＯＨ水溶液で異方的にエッチングすることができ、圧力発生室１０の内壁を基板１の表裏面に対して垂直に形成することができる。
【００４３】
これ以降の工程は、上記の第１実施形態と同じである。即ち、図６に示したように、ノズル開口部６２が形成されたノズルプレート６０を、接着剤等を介して基板１の裏面に接合する。これにより、図１に示したインクジェット式記録ヘッド１００が完成する。
このように、本発明の第３実施形態によれば、圧力発生室１０を形成する際に、犠牲膜５３の形成を必要としないので、第１実施形態と比べて、工程数を減らすことができ、製造コストの削減に寄与することができる。
【００４４】
（３）第３実施形態
上述の第１実施形態では、本発明の「当接部」が凸部４１ｂであり、この凸部４１ｂを封止板４０の表面に設ける場合について説明した。このような構成であれば、図７（ａ）及び（ｂ）に示すように、凸部４１ｂが基板１表面に接触することにより、封止板４０の表面と基板１表面との間に一定の離間距離ｄが確保され、バンプ電極４３の潰れ具合が自動的に決定される。しかしながら、本発明の「当接部」の形成位置は封止板４０に限定されることはなく、例えば、基板１であっても良い。
【００４５】
具体的には、図１０（ａ）及び（ｂ）に示すように、本発明の「当接部」として基板１表面に凸部１ｂを設けても良い。この場合は、凸部１ｂに囲まれた凹部１ａの底面に圧電素子や、圧電素子に繋がる配線３５等が形成される。そして、封止板４０に形成された複数個のバンプ電極４３を配線３５等に接合する際は、凸部１ｂが封止板４０の表面に接触することにより、封止板４０の表面と基板１表面との間に一定の離間距離ｄが確保され、バンプ電極４３の潰れ具合が自動的に決定される。従って、凸部１ｂで囲まれた領域において、複数個のバンプ電極４３の潰れ具合を均一化することができ、第１、第２実施形態と同様の効果を得ることができる。
この第３実施形態では、凸部１ｂが本発明の「当接部」に対応している。その他の対応関係は第１実施形態と同じである。
【００４６】
（４）第４実施形態
上述の第１実施形態では、本発明の「当接部」が凸部４１ｂであり、この凸部４１ｂを封止板４０の表面に設ける場合について説明した。また、第３実施形態では、本発明の「当接部」が凸部１ｂであり、この凸部１ｂを基板１表面に設ける場合について説明した。しかしながら、本発明の「当接部」は封止板４０又は基板１のどちらか一方ではなく、これらの両方にそれぞれ設けても良い。
【００４７】
具体的には、図１１（ａ）及び（ｂ）に示すように、封止板４０の表面に凸部４１ｂを設けると共に、凸部４１ｂと対向する領域の基板１表面に凸部１ｂを設けても良い。この場合は、複数個のバンプ電極４３を配線３５等に接合する際に、凸部４１ｂと凸部１ｂとが接触して、封止板４０の表面と基板１表面との間に一定の離間距離ｄが確保され、バンプ電極４３の潰れ具合が自動的に決定される。従って、凸部１ｂ、４１ｂに囲まれた領域において、複数個のバンプ電極４３の潰れ具合を均一化することができ、第１〜第３実施形態と同様の効果を得ることができる。
この第４実施形態では、凸部４１ｂと凸部１ｂの両方が本発明の「当接部」に対応している。その他の対応関係は第１実施形態と同じである。
【００４８】
（５）第５実施形態
上述の第４実施形態では、封止板４０に設けられた凸部４１ｂと、基板１に設けられた凸１ｂの両方が本発明の「当接部」である場合について説明した。しかしながら、本発明の「当接部」は凸部に限定されず、例えば凹部であっても良い。
具体的には、図１２（ａ）及び（ｂ）に示すように、封止板４０の表面に凸部４１ｂを設けると共に、凸部４１ｂと対向する領域の基板１表面に凹部１ｂ´を設け、凸部４１ｂと凹部１ｂ´との組み合わせにより本発明の「当接部」を構成しても良い。或いは、図１３（ａ）及び（ｂ）に示すように、封止板４０の表面に凹部４１ｂ´を設けると共に、凹部４１ｂ´と対向する領域の基板１表面に凸部１ｂを設け、凹部４１ｂ´と凸部１ｂとの組み合わせにより本発明の「当接部」を構成しても良い。どちらの場合も、凸部が凹部の底面に接触して封止板４０の表面と基板１表面との間に一定の離間距離ｄが確保され、バンプ電極４３の潰れ具合が自動的に決定される。従って、上記の凹凸部で囲まれた領域において、複数個のバンプ電極４３の潰れ具合を均一化することができ、第１〜第４実施形態と同様の効果を得ることができる。
この第５実施形態では、凸部４１ｂと凹部１ｂ´の組み合わせ、又は、凹部４１ｂ´と凸部１ｂの組み合わせが本発明の「当接部」に対応している。その他の対応関係は第１実施形態と同じである。
【００４９】
（６）第６実施形態
上述の第１〜第５実施形態では、本発明の「当接部」を封止板４０や基板１に設ける場合について説明した。しかしながら、本発明の「当接部」は封止板４０や基板１だけでなく、ＩＣ素子に形成しても良い。
例えば、図１４（ａ）及び（ｂ）に示すように、バルクシリコンからなる基板７１の表面の外周部に凸部７１ｂを形成し、この凸部７１ｂで囲まれた凹部７１ａの底面にドライバ回路４２と複数個のバンプ電極４３とを形成して、ＩＣ素子７０を構成しても良い。このような構成であれば、基板７１に形成された複数個のバンプ電極４３を、図示しない他の基板の所定領域（例えば、配線）に接合する際に、凸部７１ｂが他の基板に接触することにより、基板７１と他の基板との間に一定の離間距離が確保され、バンプ電極４３の潰れ具合が自動的に決定される。他の基板とは、例えばインターポーザなどの配線基板である。従って、基板７１の表面において、複数個のバンプ電極４３の潰れ具合を均一化することができ、第１〜第５実施形態と同様の効果を得ることができる。
【００５０】
なお、この第６実施形態では、図１５（ａ）及び（ｂ）に示すように、各バンプ電極４３の両側に隣接するように凸部７１ｂを配置しても良い。このような構成であれば、接合の際に、個々のバンプ電極４３の両側で基板７１を支えることができるので、各バンプ電極４３の潰れ具合をさらに精度良く決定することができ、その潰れ具合について、よりいっそうの均一化が可能となる。
この第６実施形態では、基板７１が本発明の「第１基板」に対応し、凸部７１ｂが本発明の「当接部」に対応し、ＩＣ素子７０が本発明の電子装置に対応している。その他の対応関係は第１実施形態と同じである。
【００５１】
（７）第７実施形態
上述の第１〜第６実施形態では、バンプ電極４３の接合対象である配線３４、３５を、例えば、Ａｌ、Ａｕ、Ｎｉ、Ｐｔ等の金属膜で構成する場合について説明した。しかしながら、配線３４、３５の構成はこれに限られることはない。例えば図１６（ａ）及び（ｂ）に示すように、バンプ電極４３と同様、配線３５は内部樹脂３５ａと、内部樹脂３５ａを覆う導電膜３５ｂとにより構成され、導電膜３５ｂが図示しない圧電素子の上部電極と電気的に接続していても良い。図示しないが、下部電極と電気的に接続する配線３４についても同じである。
【００５２】
このような構成であっても、例えば、封止板４０に設けられた凸部４１ｂが基板１表面に接触することにより、封止板４０の表面と基板１表面との間に一定の離隔距離ｄが確保され、バンプ電極４３の潰れ具合と、配線３４、３５の潰れ具合がそれぞれ自動的に決定される。従って、複数個のバンプ電極４３の潰れ具合と、複数本の配線３４、３５の潰れ具合をそれぞれ均一化することができ、第１〜第６実施形態と同様の効果を得ることができる。
【図面の簡単な説明】
【００５３】
【図１】第１実施形態に係るインクジェット式記録ヘッド１００の構成例を示す図。
【図２】バンプ電極４３の構成例を示す図。
【図３】インクジェット式記録ヘッド１００の製造方法を示す図（その１）。
【図４】インクジェット式記録ヘッド１００の製造方法を示す図（その２）。
【図５】インクジェット式記録ヘッド１００の製造方法を示す図（その３）。
【図６】インクジェット式記録ヘッド１００の製造方法を示す図（その４）。
【図７】本発明の「当接部」の一例を示す図（第１実施形態）。
【図８】第２実施形態に係る製造方法を示す図（その１）。
【図９】第２実施形態に係る製造方法を示す図（その２）。
【図１０】本発明の「当接部」の一例を示す図（第３実施形態）。
【図１１】本発明の「当接部」の一例を示す図（第４実施形態）。
【図１２】本発明の「当接部」の一例を示す図（第５実施形態）。
【図１３】本発明の「当接部」の一例を示す図（第５実施形態）。
【図１４】第６実施形態に係るＩＣ素子７０の構成例を示す断面図と、底面図。
【図１５】第６実施形態に係るＩＣ素子７０の他の構成例を示す断面図と、底面図。
【図１６】第７実施形態に係る配線３５の構成例を示す図。
【符号の説明】
【００５４】
１ 基板、１ａ、４１ａ、７１ａ、１ｂ´、４１ｂ´ 凹部、１ｂ、４１ｂ、７１ｂ 凸部、１０ 圧力発生室、２０ 振動膜、３０ 圧電素子、３１ 下部電極、３２ 圧電体、３３ 上部電極、３４、３５ 配線、３５ａ、４３ａ 内部樹脂、３５ｂ、４３ｂ 導電膜、４０ 封止板、４２ ドライバ回路、４３ バンプ電極、４５ リザーバ、５１ 溝部、５３ 犠牲膜、６０ ノズルプレート、６２ ノズル開口部、７０ ＩＣ素子、１００ インクジェット式記録ヘッド
【技術分野】
【０００１】
本発明は、電子装置及びその製造方法に関し、特に、バンプ電極の潰れ具合を均一化できるようにした技術に関する。
【背景技術】
【０００２】
従来から、インクジェット式記録ヘッドにおいて、圧電素子を駆動するための回路（以下、ドライバ回路という。）はＩＣ素子として別基板に製造されたものが記録ヘッドに装着され、各圧電素子とＩＣ素子との接続はワイヤーボンディングで行われている。しかしながら、インク液を吐出するノズル開口部は高密度化が進んでおり、ワイヤーボンディングによる上記の接続は限界に近づきつつある。
このような問題に対し、ドライバ回路を別基板に形成するのではなく、例えば特許文献１に開示されているように、記録ヘッドを構成する流路形成基板に直接形成することを行えば、ワイヤーボンディングに依らずにドライバ回路と圧電素子とを電気的に接続することが可能となるので、ノズル開口部の高密度化に対応することが可能となる。
【０００３】
また、ドライバ回路と圧電素子を電気的に接続する端子の形成方法として、例えば特許文献２に開示されているような方法がある。このような方法によれば、バンプ電極を介して、ドライバ回路と圧電素子とを電気的に接続することができる。ワイヤーボンディングよりも狭ピッチに、且つ、厚さを抑えて上記の接続を実現することができるので、ノズル開口部を高密度化することができ、さらに、インクジェット式記録ヘッドの小型化を進展させることができる。
【特許文献１】特開２００１−２０５８１５号公報
【特許文献２】特開２００５−１０１５２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、例えば特許文献２等に開示された方法では、バンプ電極を配線等に接合する際に、接合圧力によってバンプ電極の潰れ具合が変化する。このため、接合圧力のばらつきが大きいと、基板面内やバッチ間でバンプ電極の潰れ具合が不均一となり、インクジェット式記録ヘッドの歩留まりと、電気的接続の信頼性が低下する可能性があった。
そこで、本発明はこのような事情に鑑みてなされたものであって、バンプ電極の潰れ具合を均一化できるようにした電子装置及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００５】
〔発明１〜５〕 発明１の電子装置は、第１基板、を含み、前記第１基板は、前記第１基板の一方の面に形成されたバンプ電極と、前記第１基板に形成された当接部と、を備え、前記当接部は、前記バンプ電極が他の基板の所定領域に接合される際に当該他の基板に接触して前記バンプ電極の潰れ具合を決定することを特徴とするものである。
発明２の電子装置は、発明１の電子装置において、前記バンプ電極を複数個備え、前記当接部は、前記第１基板の一方の面内で前記複数個のバンプ電極を囲むように配置されていることを特徴とするものである。
【０００６】
発明３の電子装置は、発明１又は発明２の電子装置において、前記第１基板の一方の面に形成された集積回路、をさらに備え、前記バンプ電極は前記集積回路に接続していることを特徴とするものである。ここで、集積回路は、例えば、インクジェット式記録ヘッドを駆動するためのドライバ回路である。
発明４の電子装置は、発明１から発明３の何れか一の電子装置において、前記他の基板として第２基板、を含み、前記第２基板は、前記第２基板の一方の面に形成された配線、を備え、前記第１基板の一方の面が前記第２基板の一方の面に対向し、前記当接部が前記第２基板に接触した状態で、前記配線に前記バンプ電極が接合されていることを特徴とするものである。
【０００７】
発明５の電子装置は、第２基板、を含み、前記第２基板は、前記第２基板の一方の面に形成された配線と、前記第２基板に形成された当接部、とを備え、前記当接部は、他の基板の一方の面に形成されたバンプ電極が前記配線に接合される際に当該他の基板に接触して前記バンプ電極の潰れ具合を決定することを特徴とするものである。
発明１〜５の電子装置によれば、例えば、第１基板の一方の面に形成された複数個のバンプ電極を、第２基板の一方の面に形成された配線にそれぞれ接合する際に、これらバンプ電極の潰れ具合を均一化することができ、バンプ電極と配線との接触面積のばらつきを少なくすることができる。これにより、バンプ電極と配線との間に生じる接触抵抗、及び、バンプ電極と配線との間に働く接着力をそれぞれ均一化することができるので、当該間の電気的接続をより確かなものとすることができる。よって、電子装置の歩留まりと信頼性の向上に寄与することができる。
【０００８】
〔発明６〜１０〕 発明６の電子装置は、発明４又は発明５の電子装置において、前記第２基板に形成された圧力発生室と、前記圧力発生室を覆うように前記第２基板の一方の面上に形成された振動膜と、前記振動膜上に形成された圧電素子と、をさらに備えることを特徴とするものである。
発明７の電子装置は、発明６の電子装置において、前記第２基板の一方の面と対向する他方の面に接合された第３基板、をさらに備え、前記第３基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とするものである。
【０００９】
発明８の電子装置は、発明６又は発明７の電子装置において、前記第１基板の一方の面に形成された凹部の底面に前記バンプ電極が形成されており、前記凹部を囲む凸部が前記当接部であることを特徴とするものである。
発明９の電子装置は、発明８の電子装置において、前記凹部内に前記圧電素子が封止されることを特徴とするものである。
発明１０の電子装置は、発明６から発明９の何れか一の電子装置において、前記圧力発生室に連通すると共に、外部からインク液の供給を受けるリザーバ、をさらに備え、前記リザーバは前記第１基板に形成されていることを特徴とするものである。
発明６〜１０の電子装置によれば、歩留まりと信頼性の高いインクジェット式記録ヘッドと、当該記録ヘッドを具備したインクジェット式記録装置を提供することができる。
【００１０】
〔発明１１〕 発明１１の電子装置の製造方法は、第１基板の一方の面に形成されたバンプ電極を第２基板の所定領域に接合する際に前記第１基板又は第２基板の一方に接触して前記バンプ電極の潰れ具合を決定する当接部を、前記第１基板又は前記第２基板の他方に予め設けておくことを特徴とするものである。
このような方法によれば、例えば、バンプ電極の潰れ具合を均一化することができ、バンプ電極と配線との接触面積のばらつきを少なくすることができる。これにより、バンプ電極と配線との間に生じる接触抵抗、及び、バンプ電極と配線との間に働く接着力をそれぞれ均一化することができるので、当該間の電気的接続をより確かなものとすることができる。よって、電子装置の歩留まりと信頼性の向上に寄与することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
図１は、本発明の第１実施形態に係るインクジェット式記録ヘッド１００の構成例を示す断面図である。図１に示すように、このインクジェット式記録ヘッド１００は、例えば基板１と、振動膜２０と、圧電素子（即ち、ピエゾ素子）３０と、圧電素子３０と対向する領域に凹部４１ａを有する封止板４０と、ノズルプレート６０と、を備える。
【００１２】
これらの中で、基板１は、例えば面方位（１００）のバルクシリコン基板である。この基板１は、例えば、５０μｍ〜５００μｍの厚さを有し、個々に区画された複数のインク流路が形成されている。ここで、インク流路とは、インク液が流れる経路のことであり、圧力発生室１０が含まれる。
また、この基板１の裏面には、図示しない接着剤等を介してノズルプレート６０が接合されている。このノズルプレート６０は、例えば面方位（１００）のバルクシリコン基板からなり、その表面から裏面にかけて貫通孔が設けられている。この貫通孔がノズル開口部６２である。ノズル開口部６２は圧力発生室１０に連通している。なお、インク液に圧力を与える圧力発生室１０の容積と、ノズル開口部６２の大きさは、インク液の吐出量とその吐出スピード、吐出周波数などに応じて最適化されている。
【００１３】
振動膜２０は弾性膜であり、基板１の表面上に形成されて圧力発生室１０を覆っている。また、圧電素子３０は、振動膜２０を介して圧力発生室１０の真上に形成されている。この圧電素子３０は、下部電極３１と、下部電極３１上に形成された圧電体３２と、圧電体３２上に形成された上部電極３３とを有する。ここで、下部電極３１は、例えば複数の圧電素子３０にわたる共通の電極である。また、圧電体３２は、電圧を加えると伸長、収縮する、又は、歪みが生じるような誘電体であり、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）である。さらに、上部電極３３は、下部電極３１とは異なり共通の電極ではなく、個々の圧電体と１：１で対応した個別の電極である。このような構成の圧電素子３０は、個々の圧力発生室１０の真上にそれぞれ設けられている。また、圧電素子３０に繋がる配線３４、３５が基板１の表面上に形成されている。配線３４は下部電極３１を引き出すための配線であり、配線３５は上部電極３３を引き出すための配線である。
【００１４】
一方、封止板４０は例えばバルクシリコン基板からなる。この封止板４０の表面であって圧電素子３０と対向する領域には、圧電素子３０を封止するための凹部４１ａと、凹部４１ａを囲む凸部４１ｂとが設けられている。図１に示すように、封止板４０の凸部４１ｂは基板１表面に図示しない接着剤等を介して接合されており、圧電素子３０は、その運動を阻害しない程度の空間が確保された状態で凹部４１ａ内に封止（即ち、密封）されている。
また、この凹部４１ａの底面には、圧電素子３０を駆動するためのドライバ回路４２が一体に形成されている。ドライバ回路４２の能動面（即ち、回路形成面）には複数個のバンプ電極４３が形成されており、これらのバンプ電極４３が配線３４、３５にそれぞれ電気的に接続されている。
【００１５】
図２は、バンプ電極４３の構成例を示す断面図である。図２に示すように、ドライバ回路４２の能動面には、アルミニウム（Ａｌ）などで構成されたパッド電極８１が形成され、その周りにはシリコン酸化（ＳｉＯ2）膜 などの絶縁材料で構成されるパッシベーション膜８３が形成されている。すなわち、パッシベーション膜８３は、パッド電極を露出させた状態で能動面を覆っている
上記のパッシベーション膜８３上におけるパッド電極８１から離れた位置には弾性を有する内部樹脂（バンプコア）４３ａが突出するように形成されている。この内部樹脂４３ａは、例えばパッシベーション膜８３の表面に弾性樹脂膜をコーティングし、その後エッチングなどのパターニング処理を行うことにより形成されている。また、内部樹脂４３ａの表面には導電膜４３ｂが形成されており、この導電膜４３ｂはパッド電極８１に電気的に接続されている。この導電膜４３ｂは、Ａｕ、Ｃｕ、Ｎｉ等の導電膜を蒸着やスパッタリングなどによって成膜し、パターニング処理を行うことにより形成されている。また、銅（Ｃｕ）、ニッケル（Ｎｉ）、Ａｌなどで構成された下地の導電膜の表面をさらにＡｕメッキ等で覆うことにより、導電膜４３ｂの導電接触性が高められていても良い。このような内部樹脂４３ａと導電膜４３ｂとによって、バンプ電極４３が構成されている。
【００１６】
なお、バンプ電極４３の構成は上記に限定されるものではない。例えば、図１、２に示す半球状のバンプ電極４３全体が、Ａｕ、Ｃｕ、Ｎｉ等の導電膜だけで構成されていても良い。
また、図１に示す封止板４０には、その表面から裏面にかけて形成された貫通穴が形成されている。この貫通穴が、外部からインク液の供給を受けるリザーバ４５である。リザーバ４５は、前述の全ての圧力発生室１０の容積よりも十分に大きい容積を持つように、大きく形成されている。
【００１７】
このような構成のインクジェット式記録ヘッド１００は、図示しない外部インク供給手段からリザーバ４５にインク液を取り込み、図中の矢印で示すように、リザーバ４５からノズル開口部６２に至るまでの間をインク液で満たしておく。そして、ドライバ回路４２からの記録信号に従い、圧電素子３０の上部電極３３と下部電極３１との間に電圧を印加して圧電体３２を伸長、収縮させ、又は、歪みを生じさせる。これにより、振動膜２０が変形して圧力発生室１０内の圧力が高まり、ノズル開口部６２からインク液が吐出される。
【００１８】
ところで、このインクジェット式記録ヘッド１００では、封止板４０の表面に設けられた凸部４１ｂが基板１表面に接触して、封止板４０の表面と基板１表面との間に一定の離間距離が確保され、これにより、バンプ電極４３の潰れ具合が自動的に決定されている。即ち、凹部４１ａの底面から見て、凸部４１ｂの高さが大きい場合は、バンプ電極４３の潰れ具合は小さく、バンプ電極４３と配線３５との接触面積は小さい。また、凸部４１ｂの高さが小さい場合は、バンプ電極４３の潰れ具合が大きく、バンプ電極４３と配線３５との接触面積は大きい。このように、凸部４１ｂの高さとバンプ電極４３の潰れ具合との間には相関がある。このため、インクジェット式記録ヘッド１００を設計する際は、実験又はシミュレーションにより上記相関を求めておき、バンプ電極４３の潰れ具合が所望の形状となるように凸部４１ｂの高さを所定の値に設定しておくことが好ましい。
【００１９】
次に、上記のインクジェット式記録ヘッド１００の製造方法について説明する。図３〜図６は、本発明の第１実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す断面図である。
図３（ａ）に示すように、まず始めに、例えばバルクシリコンからなる基板１を用意する。次に、フォトリソグラフィー及びエッチング技術により、基板１の表面側を部分的にエッチングして、インク流路となる領域に溝部５１を形成する。次に、図３（ｂ）に示すように、基板１の表面全体に犠牲膜５３を形成して溝部５１を埋め込む。犠牲膜５３の厚さは、例えば、基板１の表面からの溝部５１の底面までの深さと略同一の厚さ、又はそれ以上の厚さとする。次に、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）により、犠牲膜５３に平坦化処理を施して、溝部５１以外の領域から犠牲膜５３を除去する。これにより、図３（ｃ）に示すように、溝部５１内にのみ犠牲膜５３を残すことができる。
【００２０】
なお、犠牲膜５３は、後の工程で除去される。このため、犠牲膜５３には、基板１に対してエッチングの選択性が高い膜（即ち、所定のエッチング条件において基板１よりもエッチングされ易い膜）を用いることが好ましい。例えば、基板１がＳｉからなる場合は、犠牲膜５３にＳｉＯ2膜又はＳｉＧｅ膜を用いることができる。犠牲膜５３としてのＳｉＯ2膜は、エッチングレートが比較的速いＰＳＧ膜でも良い。
【００２１】
また、溝部５１内への犠牲膜５３の形成方法は上記の方法（即ち、ＣＶＤによる成膜工程と、ＣＭＰによる平坦化工程の組み合わせ）に限定されない。例えば、１μｍ以下の超微粒子をヘリウム（Ｈｅ）等のガスの圧力によって高速で基板１に衝突させることにより成膜するいわゆるガスデポジション法或いはジェットモールディング法と呼ばれる方法を用いて、犠牲膜５３を形成しても良い。このような方法によれば、ＣＭＰによる平坦化工程を経なくても、溝部５１内に犠牲膜５３を埋め込むように形成する（即ち、充填する）ことができる。
【００２２】
次に、図４（ａ）に示すように、基板１表面及び犠牲膜５３上に振動膜２０を形成する。振動膜２０は上述したように弾性膜であり、例えばＳｉＯ2膜又は酸化ジルコニウム（ＺｒＯ2）、若しくはこれらを積層した膜からなり、その厚さは例えば１〜２μｍである。振動膜２０にＺｒＯ2を用いる場合は、例えば、Ｏ2を含んだプラズマでジルコニウム（Ｚｒ）をスパッタ成膜（反応性スパッタ成膜）することにより、ＺｒＯ2を形成する。あるいは、基板１表面及び犠牲膜５３上にＺｒを形成し、その後、Ｚｒを５００〜１２００℃の拡散炉で熱酸化することにより、ＺｒＯ2を形成すれば良い。なお、振動膜２０の材料は上記の種類に限定されないが、犠牲膜５３を除去する工程でエッチングされない若しくはエッチングされにくい材料を用いることが好ましい。
【００２３】
次に、図４（ｂ）に示すように、個々の圧力発生室１０に対応して振動膜２０上に圧電素子３０を形成する。ここでは、例えば、スパッタリング法により振動膜２０上に下部電極膜を形成する。この下部電極膜の材料としては、白金（Ｐｔ）、イリジウム（Ｉｒ）等が好適である。その理由は、スパッタリング法やゾル−ゲル法で成膜する後述の圧電体膜は、成膜後に大気雰囲気下又は酸素雰囲気下で６００〜１０００℃程度の温度で焼成して結晶化させる必要があるからである。下部電極膜の材料には、このような高温、酸化雰囲気下で導電性を保持することができるような材料を選択して用いる必要がある。特に、圧電体膜としてチタン酸ジルコン酸鉛（ＰＺＴ）を用いる場合には、酸化鉛の拡散による導電性の変化が少ないような材料を選択して用いることが望ましい。このような条件を満たす材料として、Ｐｔ、Ｉｒ等が好適である。次に、フォトリソグラフィー及びエッチング技術により、下部電極膜を部分的にエッチングして、共通電極としての形状を有した下部電極３１を形成する。
【００２４】
そして、圧電体膜を成膜する。ここでは、例えば、金属有機物を触媒に溶解・分散したいわゆるゾルを塗布し乾燥してゲル化し、さらに高温で焼結すること（即ち、ゾルーゲル法）で圧電体膜を形成する。圧電体膜の材料としては、ＰＺＴ系の材料が好適であり、その場合の焼結温度は例えば７００℃程度である。なお、この圧電体膜の成膜方法は、ゾルーゲル法に限定されず、例えば、スパッタリング法、又は、ＭＯＤ法（有機金属熱塗布分解法）などのスピンコート法により成膜しても良い。或いは、ゾルーゲル法又はスパッタリング法若しくはＭＯＤ法等によりＰＺＴの前駆体膜を形成後、アルカリ水溶液中での高圧処理法にて低温で結晶成長させる方法により成膜しても良い。このような方法により形成される圧電体膜の厚さは、例えば０．２〜５μｍである。
【００２５】
次に、上部電極膜を成膜する。上部電極膜は、導電性の高い材料であれば良く、Ａｌ、金（Ａｕ）、ニッケル（Ｎｉ）、Ｐｔ等の金属膜や、導電性酸化物等を使用することができる。次に、フォトリソグラフィー及びエッチング技術により、上部電極膜及び圧電体膜を順次、部分的にエッチングして、所定形状の上部電極３３と圧電体３２とを形成する。これにより、振動膜２０上に、下部電極３１と圧電体３２と上部電極３３とからなる圧電素子３０が完成する。
なお、本実施形態では、下部電極３１を圧電素子３０の共通電極とし、上部電極３３を圧電素子３０の個別電極としているが、ドライバ回路４２や配線の都合でこれを逆にしても良い。つまり、下部電極３１を個別電極とし、上部電極３３を共通電極としても良い。
【００２６】
次に、基板１の表面全体に導電膜を形成する。この導電膜には、例えば、Ａｌ、Ａｕ、Ｎｉ、Ｐｔ等の金属膜を使用することができる。
そして、フォトリソグラフィー及びエッチング技術により、導電膜を部分的にエッチングする。これにより、図４（ｃ）に示すように、共通の電極である下部電極３１を基板表面１に引き出す配線３４と、個々の圧電素子３０の上部電極３３を基板表面１に引き出す配線３５とを形成する。
【００２７】
なお、本実施形態では、図示しないが、配線３４、３５を形成する前に、圧電素子３０を覆うように保護膜を形成しても良い。保護膜は例えばアルミナ（Ａｌ2Ｏ3）であり、その形成は例えばスパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、又は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）で行うことができる。このように、圧電素子３０を覆う保護膜を形成する場合は、フォトリソグラフィー及びエッチング技術により、保護膜を部分的にエッチングして下部電極３１上及び上部電極３３上にそれぞれコンタクトホールを形成し、このコンタクトホールを埋め込むように配線３４、３５を形成すれば良い。
【００２８】
次に、図５（ａ）に示すように、封止板４０として、例えばバルクシリコンからなる封止板４０を用意する。次に、フォトリソグラフィー及びエッチング技術により、封止板４０の表面を部分的にエッチングして、圧電素子を封止するための凹部４１ａを形成する。ここでは、例えば、凹部４１ａの平面視による形状が圧電素子と相似形で且つその面積が大きく、しかも、凹部４１ａの深さが圧電素子の厚さよりも大きくなるように、凹部４１ａを形成する。これにより、圧電素子の運動を阻害しない程度の空間を確保した状態で、圧電素子を封止可能な凹部４１ａを形成することができる。
【００２９】
また、本発明では、圧電素子を個別に封止するのではなく、複数個の圧電素子を１つの凹部４１ａ内に配置し、これにより、複数個の圧電素子を１つの凹部４１ａでまとめて封止するようにしても良い。この場合は、複数個の圧電素子をまとめて封止できるように、凹部４１ａを広く形成すれば良い。
なお、凹部４１ａの形成と同時に、凹部の外周には凸部４１ｂが形成されることとなる。上述したように、凹部４１ａ底面から見た凸部４１ｂの高さと、バンプ電極４３の潰れ具合との間には相関があるので、後の工程でバンプ電極４３の潰れ具合が所望の形状となるように、ここでは凹部４１ａを所定の深さに形成しておく。
【００３０】
次に、図５（ｂ）に示すように、凹部４１ａの底面に、圧電素子３０を駆動するためのドライバ回路４２を形成する。このドライバ回路４２の形成は半導体プロセス（即ち、成膜工程、フォトリソグラフィー工程及びエッチング工程など）で行う。そして、図５（ｃ）に示すように、このドライバ回路４２の能動面にバンプ電極４３を形成する。バンプ電極４３は例えば内部樹脂４３ａと導電膜４３ｂとにより構成され、その形成方法は上述した通りである。
次に、図５（ｃ）に示すように、フォトリソグラフィー及びエッチング技術により、封止板４０を部分的にエッチングして貫通させ、貫通穴からなるリザーバ４５を形成する。ここでは、例えば、水酸化カリウム（ＫＯＨ）水溶液を用いたウェットエッチング、又は、ドライエッチングにより、リザーバ４５を形成する。
【００３１】
次に、図６に示すように、リザーバ４５が形成された封止板４０を接着剤等を介して基板１表面に接合する。ここでは、凹部４１ａが圧電素子３０と正しく重なり、且つ、複数個のバンプ電極４３が配線３４、３５とそれぞれ正しく重なるように、封止板４０と基板１とを位置合わせする。そして、このように位置合わせした状態で、封止板４０の表面を基板１表面に接合する。これにより、圧電素子３０は凹部４１ａ内に配置されて封止される共に、バンプ電極４３と配線３４、３５とがそれぞれ電気的に接続される。また、リザーバ４５がインク流路と対向して配置される。
【００３２】
なお、図６に示す接合工程では、バンプ電極４３が配線３４、３５の表面に接触した後で、凸部４１ｂが基板１の表面に接触する。そして、凸部４１ｂが基板１表面に接触することにより、封止板４０と基板１との間に一定の離間距離が確保され、凹部４１ａの底面に形成された複数個のバンプ電極４３の潰れ具合が自動的に決定される。従って、凹部４１ａの底面において、バンプ電極４３の潰れ具合を均一化することができ、バンプ電極４３と配線３４、３５との接触面積のばらつきを少なくすることができる。
【００３３】
次に、基板１の裏面を研削して溝部５１の底面を開口させる。この研削により、基板１の裏面から犠牲膜５３（例えば、図４参照。）が露出することとなる。また、この研削と前後して、封止板４０をマスクに振動膜２０をエッチングして除去し、犠牲膜５３の一部を露出する開口部４６を形成する。そして、リザーバ４５及び開口部４６と、基板１裏面に開口した溝部５１の底面とを介して、犠牲膜５３をエッチングする。これにより、犠牲膜５３が完全に取り除かれ、圧力発生室１０が形成される。犠牲膜５３のエッチングはドライエッチング又はウェットエッチングのどちらで行っても良いが、ここでは、基板１のエッチング速度よりも犠牲膜５３のエッチング速度の方が大きいエッチングガス、又はエッチング液を用いて犠牲膜５３をエッチングする。例えば、基板１と封止板４０がＳｉで、犠牲膜５３がＳｉＯ2膜の場合には、上記の条件を満たすエッチングガスの一例として四フッ化炭素（ＣＦ4）を使用することができ、又、同条件を満たすエッチング液の一例としてフッ化水素溶液（ＨＦ）を使用することができる。
【００３４】
その後、図６に示すように、ノズル開口部６２が形成されたノズルプレート６０を、接着剤等を介して基板１の裏面に接合する。以上のような工程を経て、図１に示したインクジェット式記録ヘッド１００が完成する。
このように、本発明の第１実施形態によれば、封止板４０の表面に形成された複数個のバンプ電極４３を基板１表面に形成された配線３４、３５にそれぞれ接合する際に、凸部４１ｂで囲まれた領域（即ち、凹部４１ａの底面）において、これらバンプ電極４３の潰れ具合を均一化することができ、バンプ電極４３と配線３４、３５との接触面積のばらつきを少なくすることができる。これにより、バンプ電極４３と配線３４、３５との間に生じる接触抵抗、及び、バンプ電極４３と配線３４、３５との間に働く接着力をそれぞれ均一化することができるので、当該間の電気的接続をより確かなものとすることができる。よって、電子装置の歩留まりと信頼性の向上に寄与することができる。
【００３５】
この第１実施形態では、封止板４０が本発明の「第１基板」に対応し、封止板４０の表面が本発明の「第１基板の一方の面」に対応している。また、凸部４１ｂが本発明の「当接部」に対応し、ドライバ回路４２が本発明の「集積回路」に対応している。さらに、基板１が本発明の「第２基板」に対応し、基板１の表面が本発明の「第２基板の一方の面」に対応し、基板１の裏面が本発明の「第２基板の他方の面」に対応している。また、ノズルプレート６０が本発明の「第３基板」に対応している。そして、インクジェット式記録ヘッド１００と、当該ヘッド１００を具備したインクジェット式記録装置が本発明の「電子装置」に対応している。
【００３６】
（２）第２実施形態
上述の第１実施形態では、基板１に圧力発生室１０を形成する際に、基板１に凹部５１を形成し、そこに犠牲膜５３を埋め込む場合について説明した（図３参照。）。しかしながら、本発明では、犠牲膜５３を用いなくても圧力発生室１０を形成することが可能である。この第２実施形態では、犠牲膜を必要としない、圧力発生室１０の形成方法について説明する。
【００３７】
図８及び図９は、本発明の第２実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す断面図である。
図８（ａ）に示すように、まず始めに、基板１を用意する。基板１には、面方位が（１１０）のバルクシリコン基板を用いることが好ましい。次に、基板１の表面上に振動膜２０を形成する。上述したように、振動膜２０は弾性膜であり、例えばＳｉＯ2膜又はＺｒＯ2、若しくはこれらを積層した膜からなり、その厚さは例えば１〜２μｍである。
【００３８】
次に、図８（ｂ）に示すように、振動膜２０上に、下部電極３１と圧電体３２と上部電極３３とからなる圧電素子３０を形成する。圧電体３０の形成方法は第１実施形態と同じである。即ち、振動膜２０上に下部電極膜をまず成膜し、成膜された下部電極膜をパターニングして下部電極３１を形成する。次に、下部電極３１を覆うように圧電体膜をゾルーゲル法などで成膜し、さらに、圧電体膜上に上部電極膜を成膜する。そして、上部電極膜と圧電体膜をパターニングして、上部電極３３と圧電体３２を形成する。これにより、圧電素子３０が完成する。
【００３９】
次に、図８（ｂ）において、圧電素子３０を覆うように保護膜（図示せず）を形成する。保護膜は例えばＡｌ2Ｏ3である。そして、この保護膜を部分的にエッチングして、上部電極３３に至る開口部（図示せず）と、下部電極３１に至る開口部（図示せず）をそれぞれ形成する。次に、これら開口部を埋め込むように基板１の表面全体に導電膜を形成する。そして、この導電膜を部分的にエッチングする。これにより、図８（ｃ）に示すように、下部電極３１を基板表面１に引き出す配線３４と、個々の圧電素子３０の上部電極３３を基板表面１に引き出す配線３５とを形成する。
【００４０】
次に、図９（ａ）に示すように、リザーバ４５が形成された封止板４０を接着剤等を介して基板１表面に接合する。封止板４０の形成方法は、例えば図５（ａ）〜（ｄ）を参照しながら説明したとおりである。第１実施形態と同様、この接合工程では、凹部４１ａが圧電素子３０と正しく重なり、且つ、複数個のバンプ電極４３が配線３４、３５とそれぞれ正しく重なるように、封止板４０と基板１とを位置合わせして、封止板４０の表面を基板１表面に接合する。これにより、圧電素子３０は凹部４１ａ内に配置されて封止される共に、バンプ電極４３と配線３４、３５とがそれぞれ電気的に接続される。また、リザーバ４５がインク流路と対向して配置される。
【００４１】
次に、図９（ｂ）に示すように、基板１の裏面を所望の厚さまで研削する。例えば、厚さが６５０μｍ程度の基板１を、その厚さが５０μｍ程度となるまで研削する。なお、このような研削を、封止板４０を接合する前に行うと、基板１があたかも紙のように薄くて破れやすくなり、ハンドリングが極めて困難となる。従って、この研削は、封止板４０を接合した後で行うことが好ましい。これにより、封止板４０は基板１を支持する支持基板としても機能し、基板１を安定的にハンドリングすることができる。
【００４２】
次に、図９（ｃ）に示すように、例えばフォトリソグラフィー及びエッチング技術により、基板１の裏面を部分的にエッチングして、圧力発生室１０を形成する。このエッチング処理は、ウェットエッチング、ドライエッチングのどちらで行うことも可能であるが、基板１が面方位（１１０）のバルクシリコン基板の場合は、ＫＯＨ水溶液で異方的にエッチングすることができ、圧力発生室１０の内壁を基板１の表裏面に対して垂直に形成することができる。
【００４３】
これ以降の工程は、上記の第１実施形態と同じである。即ち、図６に示したように、ノズル開口部６２が形成されたノズルプレート６０を、接着剤等を介して基板１の裏面に接合する。これにより、図１に示したインクジェット式記録ヘッド１００が完成する。
このように、本発明の第３実施形態によれば、圧力発生室１０を形成する際に、犠牲膜５３の形成を必要としないので、第１実施形態と比べて、工程数を減らすことができ、製造コストの削減に寄与することができる。
【００４４】
（３）第３実施形態
上述の第１実施形態では、本発明の「当接部」が凸部４１ｂであり、この凸部４１ｂを封止板４０の表面に設ける場合について説明した。このような構成であれば、図７（ａ）及び（ｂ）に示すように、凸部４１ｂが基板１表面に接触することにより、封止板４０の表面と基板１表面との間に一定の離間距離ｄが確保され、バンプ電極４３の潰れ具合が自動的に決定される。しかしながら、本発明の「当接部」の形成位置は封止板４０に限定されることはなく、例えば、基板１であっても良い。
【００４５】
具体的には、図１０（ａ）及び（ｂ）に示すように、本発明の「当接部」として基板１表面に凸部１ｂを設けても良い。この場合は、凸部１ｂに囲まれた凹部１ａの底面に圧電素子や、圧電素子に繋がる配線３５等が形成される。そして、封止板４０に形成された複数個のバンプ電極４３を配線３５等に接合する際は、凸部１ｂが封止板４０の表面に接触することにより、封止板４０の表面と基板１表面との間に一定の離間距離ｄが確保され、バンプ電極４３の潰れ具合が自動的に決定される。従って、凸部１ｂで囲まれた領域において、複数個のバンプ電極４３の潰れ具合を均一化することができ、第１、第２実施形態と同様の効果を得ることができる。
この第３実施形態では、凸部１ｂが本発明の「当接部」に対応している。その他の対応関係は第１実施形態と同じである。
【００４６】
（４）第４実施形態
上述の第１実施形態では、本発明の「当接部」が凸部４１ｂであり、この凸部４１ｂを封止板４０の表面に設ける場合について説明した。また、第３実施形態では、本発明の「当接部」が凸部１ｂであり、この凸部１ｂを基板１表面に設ける場合について説明した。しかしながら、本発明の「当接部」は封止板４０又は基板１のどちらか一方ではなく、これらの両方にそれぞれ設けても良い。
【００４７】
具体的には、図１１（ａ）及び（ｂ）に示すように、封止板４０の表面に凸部４１ｂを設けると共に、凸部４１ｂと対向する領域の基板１表面に凸部１ｂを設けても良い。この場合は、複数個のバンプ電極４３を配線３５等に接合する際に、凸部４１ｂと凸部１ｂとが接触して、封止板４０の表面と基板１表面との間に一定の離間距離ｄが確保され、バンプ電極４３の潰れ具合が自動的に決定される。従って、凸部１ｂ、４１ｂに囲まれた領域において、複数個のバンプ電極４３の潰れ具合を均一化することができ、第１〜第３実施形態と同様の効果を得ることができる。
この第４実施形態では、凸部４１ｂと凸部１ｂの両方が本発明の「当接部」に対応している。その他の対応関係は第１実施形態と同じである。
【００４８】
（５）第５実施形態
上述の第４実施形態では、封止板４０に設けられた凸部４１ｂと、基板１に設けられた凸１ｂの両方が本発明の「当接部」である場合について説明した。しかしながら、本発明の「当接部」は凸部に限定されず、例えば凹部であっても良い。
具体的には、図１２（ａ）及び（ｂ）に示すように、封止板４０の表面に凸部４１ｂを設けると共に、凸部４１ｂと対向する領域の基板１表面に凹部１ｂ´を設け、凸部４１ｂと凹部１ｂ´との組み合わせにより本発明の「当接部」を構成しても良い。或いは、図１３（ａ）及び（ｂ）に示すように、封止板４０の表面に凹部４１ｂ´を設けると共に、凹部４１ｂ´と対向する領域の基板１表面に凸部１ｂを設け、凹部４１ｂ´と凸部１ｂとの組み合わせにより本発明の「当接部」を構成しても良い。どちらの場合も、凸部が凹部の底面に接触して封止板４０の表面と基板１表面との間に一定の離間距離ｄが確保され、バンプ電極４３の潰れ具合が自動的に決定される。従って、上記の凹凸部で囲まれた領域において、複数個のバンプ電極４３の潰れ具合を均一化することができ、第１〜第４実施形態と同様の効果を得ることができる。
この第５実施形態では、凸部４１ｂと凹部１ｂ´の組み合わせ、又は、凹部４１ｂ´と凸部１ｂの組み合わせが本発明の「当接部」に対応している。その他の対応関係は第１実施形態と同じである。
【００４９】
（６）第６実施形態
上述の第１〜第５実施形態では、本発明の「当接部」を封止板４０や基板１に設ける場合について説明した。しかしながら、本発明の「当接部」は封止板４０や基板１だけでなく、ＩＣ素子に形成しても良い。
例えば、図１４（ａ）及び（ｂ）に示すように、バルクシリコンからなる基板７１の表面の外周部に凸部７１ｂを形成し、この凸部７１ｂで囲まれた凹部７１ａの底面にドライバ回路４２と複数個のバンプ電極４３とを形成して、ＩＣ素子７０を構成しても良い。このような構成であれば、基板７１に形成された複数個のバンプ電極４３を、図示しない他の基板の所定領域（例えば、配線）に接合する際に、凸部７１ｂが他の基板に接触することにより、基板７１と他の基板との間に一定の離間距離が確保され、バンプ電極４３の潰れ具合が自動的に決定される。他の基板とは、例えばインターポーザなどの配線基板である。従って、基板７１の表面において、複数個のバンプ電極４３の潰れ具合を均一化することができ、第１〜第５実施形態と同様の効果を得ることができる。
【００５０】
なお、この第６実施形態では、図１５（ａ）及び（ｂ）に示すように、各バンプ電極４３の両側に隣接するように凸部７１ｂを配置しても良い。このような構成であれば、接合の際に、個々のバンプ電極４３の両側で基板７１を支えることができるので、各バンプ電極４３の潰れ具合をさらに精度良く決定することができ、その潰れ具合について、よりいっそうの均一化が可能となる。
この第６実施形態では、基板７１が本発明の「第１基板」に対応し、凸部７１ｂが本発明の「当接部」に対応し、ＩＣ素子７０が本発明の電子装置に対応している。その他の対応関係は第１実施形態と同じである。
【００５１】
（７）第７実施形態
上述の第１〜第６実施形態では、バンプ電極４３の接合対象である配線３４、３５を、例えば、Ａｌ、Ａｕ、Ｎｉ、Ｐｔ等の金属膜で構成する場合について説明した。しかしながら、配線３４、３５の構成はこれに限られることはない。例えば図１６（ａ）及び（ｂ）に示すように、バンプ電極４３と同様、配線３５は内部樹脂３５ａと、内部樹脂３５ａを覆う導電膜３５ｂとにより構成され、導電膜３５ｂが図示しない圧電素子の上部電極と電気的に接続していても良い。図示しないが、下部電極と電気的に接続する配線３４についても同じである。
【００５２】
このような構成であっても、例えば、封止板４０に設けられた凸部４１ｂが基板１表面に接触することにより、封止板４０の表面と基板１表面との間に一定の離隔距離ｄが確保され、バンプ電極４３の潰れ具合と、配線３４、３５の潰れ具合がそれぞれ自動的に決定される。従って、複数個のバンプ電極４３の潰れ具合と、複数本の配線３４、３５の潰れ具合をそれぞれ均一化することができ、第１〜第６実施形態と同様の効果を得ることができる。
【図面の簡単な説明】
【００５３】
【図１】第１実施形態に係るインクジェット式記録ヘッド１００の構成例を示す図。
【図２】バンプ電極４３の構成例を示す図。
【図３】インクジェット式記録ヘッド１００の製造方法を示す図（その１）。
【図４】インクジェット式記録ヘッド１００の製造方法を示す図（その２）。
【図５】インクジェット式記録ヘッド１００の製造方法を示す図（その３）。
【図６】インクジェット式記録ヘッド１００の製造方法を示す図（その４）。
【図７】本発明の「当接部」の一例を示す図（第１実施形態）。
【図８】第２実施形態に係る製造方法を示す図（その１）。
【図９】第２実施形態に係る製造方法を示す図（その２）。
【図１０】本発明の「当接部」の一例を示す図（第３実施形態）。
【図１１】本発明の「当接部」の一例を示す図（第４実施形態）。
【図１２】本発明の「当接部」の一例を示す図（第５実施形態）。
【図１３】本発明の「当接部」の一例を示す図（第５実施形態）。
【図１４】第６実施形態に係るＩＣ素子７０の構成例を示す断面図と、底面図。
【図１５】第６実施形態に係るＩＣ素子７０の他の構成例を示す断面図と、底面図。
【図１６】第７実施形態に係る配線３５の構成例を示す図。
【符号の説明】
【００５４】
１ 基板、１ａ、４１ａ、７１ａ、１ｂ´、４１ｂ´ 凹部、１ｂ、４１ｂ、７１ｂ 凸部、１０ 圧力発生室、２０ 振動膜、３０ 圧電素子、３１ 下部電極、３２ 圧電体、３３ 上部電極、３４、３５ 配線、３５ａ、４３ａ 内部樹脂、３５ｂ、４３ｂ 導電膜、４０ 封止板、４２ ドライバ回路、４３ バンプ電極、４５ リザーバ、５１ 溝部、５３ 犠牲膜、６０ ノズルプレート、６２ ノズル開口部、７０ ＩＣ素子、１００ インクジェット式記録ヘッド
【特許請求の範囲】
【請求項１】
第１基板、を含み、
前記第１基板は、
前記第１基板の一方の面に形成されたバンプ電極と、
前記第１基板に形成された当接部と、を備え、
前記当接部は、前記バンプ電極が他の基板の所定領域に接合される際に当該他の基板に接触して前記バンプ電極の潰れ具合を決定することを特徴とする電子装置。
【請求項２】
前記バンプ電極を複数個備え、
前記当接部は、前記第１基板の一方の面内で前記複数個のバンプ電極を囲むように配置されていることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記第１基板の一方の面に形成された集積回路、をさらに備え、
前記バンプ電極は前記集積回路に接続していることを特徴とする請求項１又は請求項２に記載の電子装置。
【請求項４】
前記他の基板として第２基板、を含み、
前記第２基板は、
前記第２基板の一方の面に形成された配線、を備え、
前記第１基板の一方の面が前記第２基板の一方の面に対向し、前記当接部が前記第２基板に接触した状態で、前記配線に前記バンプ電極が接合されていることを特徴とするに請求項１から請求項３の何れか一項に記載の電子装置。
【請求項５】
第２基板、を含み、
前記第２基板は、
前記第２基板の一方の面に形成された配線と、
前記第２基板に形成された当接部、とを備え、
前記当接部は、他の基板の一方の面に形成されたバンプ電極が前記配線に接合される際に当該他の基板に接触して前記バンプ電極の潰れ具合を決定することを特徴とする電子装置。
【請求項６】
前記第２基板に形成された圧力発生室と、
前記圧力発生室を覆うように前記第２基板の一方の面上に形成された振動膜と、
前記振動膜上に形成された圧電素子と、をさらに備えることを特徴とする請求項４又は請求項５に記載の電子装置。
【請求項７】
前記第２基板の一方の面と対向する他方の面に接合された第３基板、をさらに備え、
前記第３基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とする請求項６に記載の電子装置。
【請求項８】
前記第１基板の一方の面に形成された凹部の底面に前記バンプ電極が形成されており、
前記凹部を囲む凸部が前記当接部であることを特徴とする請求項６又は請求項７に記載の電子装置。
【請求項９】
前記凹部内に前記圧電素子が封止されることを特徴とする請求項８に記載の電子装置。
【請求項１０】
前記圧力発生室に連通すると共に、外部からインク液の供給を受けるリザーバ、をさらに備え、
前記リザーバは前記第１基板に形成されていることを特徴とする請求項６から請求項９の何れか一項に記載の電子装置。
【請求項１１】
第１基板の一方の面に形成されたバンプ電極を第２基板の所定領域に接合する際に前記第１基板又は第２基板の一方に接触して前記バンプ電極の潰れ具合を決定する当接部を、前記第１基板又は前記第２基板の他方に予め設けておくことを特徴とする電子装置の製造方法。
【請求項１】
第１基板、を含み、
前記第１基板は、
前記第１基板の一方の面に形成されたバンプ電極と、
前記第１基板に形成された当接部と、を備え、
前記当接部は、前記バンプ電極が他の基板の所定領域に接合される際に当該他の基板に接触して前記バンプ電極の潰れ具合を決定することを特徴とする電子装置。
【請求項２】
前記バンプ電極を複数個備え、
前記当接部は、前記第１基板の一方の面内で前記複数個のバンプ電極を囲むように配置されていることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記第１基板の一方の面に形成された集積回路、をさらに備え、
前記バンプ電極は前記集積回路に接続していることを特徴とする請求項１又は請求項２に記載の電子装置。
【請求項４】
前記他の基板として第２基板、を含み、
前記第２基板は、
前記第２基板の一方の面に形成された配線、を備え、
前記第１基板の一方の面が前記第２基板の一方の面に対向し、前記当接部が前記第２基板に接触した状態で、前記配線に前記バンプ電極が接合されていることを特徴とするに請求項１から請求項３の何れか一項に記載の電子装置。
【請求項５】
第２基板、を含み、
前記第２基板は、
前記第２基板の一方の面に形成された配線と、
前記第２基板に形成された当接部、とを備え、
前記当接部は、他の基板の一方の面に形成されたバンプ電極が前記配線に接合される際に当該他の基板に接触して前記バンプ電極の潰れ具合を決定することを特徴とする電子装置。
【請求項６】
前記第２基板に形成された圧力発生室と、
前記圧力発生室を覆うように前記第２基板の一方の面上に形成された振動膜と、
前記振動膜上に形成された圧電素子と、をさらに備えることを特徴とする請求項４又は請求項５に記載の電子装置。
【請求項７】
前記第２基板の一方の面と対向する他方の面に接合された第３基板、をさらに備え、
前記第３基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とする請求項６に記載の電子装置。
【請求項８】
前記第１基板の一方の面に形成された凹部の底面に前記バンプ電極が形成されており、
前記凹部を囲む凸部が前記当接部であることを特徴とする請求項６又は請求項７に記載の電子装置。
【請求項９】
前記凹部内に前記圧電素子が封止されることを特徴とする請求項８に記載の電子装置。
【請求項１０】
前記圧力発生室に連通すると共に、外部からインク液の供給を受けるリザーバ、をさらに備え、
前記リザーバは前記第１基板に形成されていることを特徴とする請求項６から請求項９の何れか一項に記載の電子装置。
【請求項１１】
第１基板の一方の面に形成されたバンプ電極を第２基板の所定領域に接合する際に前記第１基板又は第２基板の一方に接触して前記バンプ電極の潰れ具合を決定する当接部を、前記第１基板又は前記第２基板の他方に予め設けておくことを特徴とする電子装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００９−２５２８８２（Ｐ２００９−２５２８８２Ａ）
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願番号】特願２００８−９７０４４（Ｐ２００８−９７０４４）
【出願日】平成２０年４月３日（２００８．４．３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願日】平成２０年４月３日（２００８．４．３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]