電子装置

【課題】電気的な接続不良の発生が抑制された電子装置を提供する。
【解決手段】電子部品（１０）、及び、該電子部品（１０）が実装される実装基板（３０）を備える電子装置であって、実装基板（３０）に、電子部品（１０）の実装面（３０ａ）からその裏面（３０ｂ）までを貫通する貫通溝（３１）が少なくとも１つ形成され、貫通溝（３１）によって、電子部品（１０）の実装領域の少なくとも一部が囲まれており、貫通溝（３１）は、実装基板（３０）よりもヤング率が低い弾性部材（３２）によって埋められている。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品、及び、該電子部品が実装される実装基板を備える電子装置に関するものである。
【背景技術】
【０００２】
従来、例えば特許文献１に示されるように、電気部品がその表面に実装もしくは挿入実装される部品実装基板が提案されている。この部品実装基板には、表面とその裏面を貫く少なくとも一つのスリットが設けられている。したがって、熱膨張のために、部品実装基板にねじれが生じたとしても、スリットを挟んで対向する二つの領域が相対的に変動することとなり、電子部品が実装された実装領域に、スリットを挟んで実装領域と対向する領域のねじれが印加されることが抑制される。この結果、ねじれに起因する応力が、部品実装基板と電気部品との接続部位に印加されることが抑制され、部品実装基板と電気部品とで電気的な接続不良が生じることが抑制される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−１４８６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に記載の部品実装基板では、スリットによって表面とその裏面とが貫通されている。そのため、裏面側から水などの導電性を有する異物がスリットを介して表面側に流入する虞がある。異物が表面側に流入すると、その異物を介して、電子部品と部品実装基板との複数の接続部位が電気的に接続され、電気的な接続不良が生じる虞がある。
【０００５】
そこで、本発明は上記問題点に鑑み、電気的な接続不良の発生が抑制された電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記した目的を達成するために、請求項１に記載の発明は、電子部品（１０）、及び、該電子部品（１０）が実装される実装基板（３０）を備える電子装置であって、実装基板（３０）に、電子部品（１０）の実装面（３０ａ）からその裏面（３０ｂ）までを貫通する貫通溝（３１）が少なくとも１つ形成され、貫通溝（３１）によって、電子部品（１０）の実装領域の少なくとも一部が囲まれており、貫通溝（３１）は、実装基板（３０）よりもヤング率が低い弾性部材（３２）によって埋められていることを特徴とする。
【０００７】
このように本発明によれば、貫通溝（３１）が弾性部材（３２）によって埋められている。これにより、導電性を有する異物が、貫通溝（３１）を介して、裏面（３０ｂ）から実装面（３０ａ）に流動することが抑制される。この結果、電子部品（１０）と実装基板（３０）とで電気的な接続不良が生じることが抑制される。
【０００８】
また、貫通溝（３１）によって、実装領域の少なくとも一部が囲まれている。したがって、貫通溝（３１）を挟んで実装領域と対向する領域（以下、対向領域と示す）に熱によるねじれが生じたとしても、そのねじれが実装領域に印加されることが抑制される。この結果、電子部品（１０）と実装基板（３０）との接続部位に応力が印加されることが抑制され、電子部品（１０）と実装基板（３０）とで電気的な接続不良が生じることが抑制される。なお、もちろんではあるが、貫通溝（３１）は弾性部材（３２）によって埋められているので、対向領域のねじれは、弾性部材（３２）を介して実装領域に印加される。しかしながら、弾性部材（３２）は実装基板（３０）よりもヤング率が低いので、貫通溝（３１）が実装基板（３０）と同一材料によって埋められた構成、すなわち、貫通溝（３１）が実装基板（３０）に形成されていない構成と比べて、対向領域のねじれが実装領域に印加されることが抑制される。
【０００９】
請求項２に記載のように、弾性部材（３２）は、実装基板（３０）よりも線膨張係数が低い構成が好適である。これによれば、弾性部材（３２）と実装基板（３０）の線膨張係数が等しい構成と比べて、実装領域に印加される、熱膨張に起因する応力（以下、熱応力と示す）が弱くなる。このため、熱応力によって、実装領域に歪みが生じることが抑制され、電子部品（１０）と実装基板（３０）との接続部位に応力が印加されることが抑制される。この結果、電子部品（１０）と実装基板（３０）とで電気的な接続不良が生じることが抑制される。
【００１０】
請求項３に記載のように、実装面（３０ａ）に沿う第１方向において、実装領域を介して２つの貫通溝（３１）が並んだ構成が良い。これによれば、第１方向において、実装領域と対向する対向領域のねじれが、実装領域に印加されることが抑制される。
【００１１】
請求項４に記載のように、実装面（３０ａ）に沿い、第１方向に直交する第２方向において、実装領域を介して２つの貫通溝（３１）が並んだ構成が良い。これによれば、第２方向において、実装領域と対向する対向領域のねじれが、実装領域に印加されることが抑制される。
【００１２】
請求項５に記載のように、貫通溝（３１）の形状としては、平面環状、平面矩形状、平面Ｃ字状、平面Ｌ字状、若しくは、平面コの字状を採用することができる。
【００１３】
請求項６に記載のように、電子部品（１０）は、半田を介して、実装基板（３０）に実装された構成を採用することができる。
【００１４】
請求項７に記載のように、電子部品（１０）は、センサ部（１１）、及び、該センサ部（１１）を収納するパッケージ（１２）を有する構成を採用することができる。
【００１５】
請求項８に記載のように、センサ部（１１）は、センサチップ（１３）、及び、該センサチップ（１３）の信号を処理する回路チップ（１４）を有する構成を採用することができる。
【図面の簡単な説明】
【００１６】
【図１】第１実施形態に係る電子装置の概略構成を示す上面図である。
【図２】図１のＩＩ−ＩＩ線に沿う断面図である。
【図３】図１に示す電子部品の概略構成を示す図であり、（ａ）は上面図、（ｂ）は側面図である。
【図４】電子装置の変形例を示す上面図である。
【図５】電子装置の変形例を示す上面図である。
【図６】電子装置の変形例を示す上面図である。
【図７】電子装置の変形例を示す上面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、第１実施形態に係る電子装置の概略構成を示す上面図である。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。図３は、図１に示す電子部品の概略構成を示す図であり、（ａ）は上面図、（ｂ）は側面図である。なお、図２では、本来であれば蓋部１２ｂによって隠れるために図示されない外部端子１６を破線で示し、図３の（ａ）では、蓋部１２ｂを省略している。以下においては、実装基板３０の実装面３０ａに沿う一方向を第１方向、実装面３０ａに沿い、第１方向に直交する方向を第２方向と示す。
【００１８】
図１及び図２に示すように、電子装置１００は、電子部品１０、及び、実装基板３０を備える。電子部品１０が、実装基板３０の実装面３０ａに表面実装されており、半田（図示略）を介して、電子部品１０と実装基板３０とが機械的及び電気的に接続されている。
【００１９】
電子部品１０は、図３に示すように、センサ部１１、及び、該センサ部１１を収納するパッケージ１２を有する。センサ部１１は、センサチップ１３、及び、該センサチップ１３の信号を処理する回路チップ１４を有する。センサチップ１３は、バンプ（図示略）を介して、回路チップ１４と機械的及び電気的に接続され、回路チップ１４は、接着剤（図示略）を介してパッケージ１２に機械的に接続されている。そして、回路チップ１４は、配線１５を介してパッケージ１２と電気的に接続されている。本実施形態に係るセンサチップ１３は第１半導体層、絶縁層、第２半導体層が順次積層されて成るＳＯＩ基板であり、周知の露光技術を用いて、容量変化によって物理量を検出する微細構造（センシング部）を第１半導体層及び絶縁層に形成している。
【００２０】
パッケージ１２は、有底筒状の箱部１２ａと、箱部１２ａの開口端を閉塞する蓋部１２ｂと、を有する。箱部１２ａは、セラミックパッケージであり、箱部１２ａの内面に内部端子（図示略）が形成され、外面に外部端子１６が形成され、内部に内部端子と外部端子１６とを接続する内部配線（図示略）が形成されている。配線１５が内部端子に接続されており、センサ部１１と実装基板３０とが、配線１５、内部端子、内部配線、外部端子１６、及び、半田を介して電気的に接続されている。本実施形態では、図３に示すように、箱部１２ａの側壁に外部端子１６が形成されており、電子部品１０は、実装基板３０に対して横付けされる。
【００２１】
実装基板３０は、プリント基板であり、実装面３０ａからその裏面３０ｂまでを貫通する貫通溝３１を有する。本実施形態では、図１に示すように、平面矩形状の貫通溝３１が、電子部品１０の実装領域を介して、第１方向に２つ並んでいる。これにより、実装領域が、第１方向において貫通溝３１によって囲まれている。
【００２２】
図２に示すように、貫通溝３１は、弾性部材３２によって埋められている。弾性部材３２は、実装基板３０よりもヤング率及び線膨張係数が低い材料から成る。このような弾性部材３２は、以下の工程を経ることで形成される。
【００２３】
先ず、貫通溝３１が形成された実装基板３０を冶具に固定する。この際、貫通溝３１の裏面３０ｂ側の開口部を冶具によって閉塞する。こうすることで、貫通溝３１を構成する壁面を側壁、貫通溝３１の開口部を閉塞する冶具を底部とする凹部を構成する。その後、この凹部に液状の材料を流入し、固化する。上記工程を経ることで、弾性部材３２が形成される。
【００２４】
次に、本実施形態に係る電子装置１００の作用効果を説明する。上記したように、貫通溝３１が弾性部材３２によって埋められている。これにより、導電性を有する異物が、貫通溝３１を介して、裏面３０ｂから実装面３０ａに流動することが抑制される。この結果、電子部品１０と実装基板３０とで電気的な接続不良が生じることが抑制される。
【００２５】
また、貫通溝３１によって、実装領域３０が囲まれている。したがって、貫通溝３１を挟んで実装領域と対向する領域（以下、対向領域と示す）に熱によるねじれが生じたとしても、そのねじれが実装領域に印加されることが抑制される。この結果、電子部品１０と実装基板３０との接続部位（半田）に応力が印加されることが抑制され、電子部品１０と実装基板３０とで電気的な接続不良が生じることが抑制される。なお、もちろんではあるが、貫通溝３１は弾性部材３２によって埋められているので、対向領域のねじれは、弾性部材３２を介して実装領域に印加される。しかしながら、弾性部材３２は実装基板３０よりもヤング率が低いので、貫通溝３１が実装基板３０と同一材料によって埋められた構成、すなわち、貫通溝３１が実装基板３０に形成されていない構成と比べて、対向領域のねじれが実装領域に印加されることが抑制される。
【００２６】
弾性部材３２は、実装基板３０よりも線膨張係数が低い材料から成る。これによれば、弾性部材３２と実装基板３０の線膨張係数が等しい構成と比べて、実装領域に印加される、熱膨張に起因する応力（以下、熱応力と示す）が弱くなる。このため、熱応力によって、実装領域に歪みが生じることが抑制され、電子部品１０と実装基板３０との接続部位（半田）に応力が印加されることが抑制される。この結果、電子部品１０と実装基板３０とで電気的な接続不良が生じることが抑制される。
【００２７】
貫通溝３１が、電子部品１０の実装領域を介して、第１方向に２つ並んでいる。これにより、第１方向において、実装領域と対向する対向領域（以下、第１対向領域と示す）のねじれが、実装領域に印加されることが抑制される。
【００２８】
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００２９】
以下、図４〜図７に基づいて、電子装置１００の変形例を示す。図４〜図７は、電子装置の変形例を示す上面図である。
【００３０】
本実施形態では、貫通溝３１が、電子部品１０の実装領域を介して、第１方向に２つ並んだ例を示した。しかしながら、図４に示すように、貫通溝３１が、電子部品１０の実装領域を介して、第１方向だけではなく、第２方向に２つ並んだ構成を採用することもできる。これによれば、第２方向において、実装領域と対向する対向領域（以下、第２対向領域と示す）のねじれが、実装領域に印加されることが抑制される。
【００３１】
本実施形態では、貫通溝３１が平面矩形状である例を示した。しかしながら、図５〜図７に示すように、貫通溝３１の形状としては、平面Ｌ字状、平面環状、平面コの字状を採用することができる。また、図示しないが、貫通溝３１の形状としては、平面Ｃ字状、弧状等を採用することができ、上記例に限定されない。
【００３２】
特に、図６に示すように、貫通溝３１が平面環状の場合、実装領域が対向領域から切り離され、弾性部材３２によってのみ連結された構成と成る。そのため、対向領域のねじれの実装領域への印加が、本実施形態で示した構成及びその他の変形例と比べてより効果的に抑制される。なお、貫通溝３１が平面環状である場合、以下の工程を経ることで、実装基板３０が形成される。実装領域を構成する第１基板（実装基板）と、対向領域を構成する第２基板（対向基板）とを冶具に固定する。こうすることで、貫通溝３１を形作り、貫通溝３１を構成する壁面を側壁、貫通溝３１の一方の開口部を閉塞する冶具を底部とする凹部を構成する。その後、この凹部に液状の材料を流入し、固化する。この工程を経ることで、弾性部材３２が形成され、２つの基板が連結される。この結果、実装基板３０が形成される。
【００３３】
本実施形態では、電子部品１０と実装基板３０とが半田を介して機械的及び電気的に接続された例を示した。しかしながら、例えば、電子部品１０と実装基板３０とが接着剤を介して機械的に接続され、ワイヤを介して電気的に接続された構成を採用することもできる。なお、この場合、ワイヤの一端が電子部品１０に接続され、他端が対向領域に接続される構成が良い。これによれば、素子を形成することができない貫通溝３１をワイヤが跨ぐので、ワイヤの配置による、素子形成領域の減少が抑制される。この結果、電子装置１００の体格の増大が抑制される。
【符号の説明】
【００３４】
１０・・・電子部品
１６・・・外部端子
３０・・・実装基板
３０ａ・・・実装面
３０ｂ・・・裏面
３１・・・貫通溝
３２・・・弾性部材
１００・・・電子装置

【特許請求の範囲】
【請求項１】
電子部品（１０）、及び、該電子部品（１０）が実装される実装基板（３０）を備える電子装置であって、
前記実装基板（３０）に、前記電子部品（１０）の実装面（３０ａ）からその裏面（３０ｂ）までを貫通する貫通溝（３１）が少なくとも１つ形成され、
前記貫通溝（３１）によって、前記電子部品（１０）の実装領域の少なくとも一部が囲まれており、
前記貫通溝（３１）は、前記実装基板（３０）よりもヤング率が低い弾性部材（３２）によって埋められていることを特徴とする電子装置。
【請求項２】
前記弾性部材（３２）は、前記実装基板（３０）よりも線膨張係数が低いことを特徴とする請求項１に記載の電子装置。
【請求項３】
前記実装面（３０ａ）に沿う第１方向において、前記実装領域を介して２つの前記貫通溝（３１）が並んでいることを特徴とする請求項１又は請求項２に記載の電子装置。
【請求項４】
前記実装面（３０ａ）に沿い、前記第１方向に直交する第２方向において、前記実装領域を介して２つの前記貫通溝（３１）が並んでいることを特徴とする請求項３に記載の電子装置。
【請求項５】
前記貫通溝（３１）は、平面環状、平面矩形状、平面Ｃ字状、平面Ｌ字状、若しくは、平面コの字状であることを特徴とする請求項１〜４いずれか１項に記載の電子装置。
【請求項６】
前記電子部品（１０）は、半田を介して、前記実装基板（３０）に実装されていることを特徴とする請求項１〜５いずれか１項に記載の電子装置。
【請求項７】
前記電子部品（１０）は、センサ部（１１）、及び、該センサ部（１１）を収納するパッケージ（１２）を有することを特徴とする請求項１〜６いずれか１項に記載の電子装置。
【請求項８】
前記センサ部（１１）は、センサチップ（１３）、及び、該センサチップ（１３）の信号を処理する回路チップ（１４）を有することを特徴とする請求項７に記載の電子装置。

【図１】