電子部品の製造方法
【課題】 線幅精度の高い導電膜が形成された電子部品の製造方法を提供する。
【解決手段】 本発明の電子部品の製造方法は、基板１と、基板１に形成された電極５を備えた電子部品の製造方法であって、基板１上に、反射防止膜２を形成する工程と、反射防止膜２上に、レジスト膜３を形成する工程と、所定の形状からなるマスク４を介して、ＫｒＦレーザまたはｉ線を照射して、レジスト膜３を露光する工程と、レジスト膜３を現像し、レジストパターン３ａを形成する工程と、レジストパターン３ａを用いて、基板１上に電極膜５を形成する工程を備え、反射防止膜２の膜厚が、７０ｎｍ以上、２００ｎｍ以下であるようにした。
【解決手段】 本発明の電子部品の製造方法は、基板１と、基板１に形成された電極５を備えた電子部品の製造方法であって、基板１上に、反射防止膜２を形成する工程と、反射防止膜２上に、レジスト膜３を形成する工程と、所定の形状からなるマスク４を介して、ＫｒＦレーザまたはｉ線を照射して、レジスト膜３を露光する工程と、レジスト膜３を現像し、レジストパターン３ａを形成する工程と、レジストパターン３ａを用いて、基板１上に電極膜５を形成する工程を備え、反射防止膜２の膜厚が、７０ｎｍ以上、２００ｎｍ以下であるようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の製造方法に関し、さらに詳しくは、基板上に電極が形成された電子部品の製造方法に関する。
【背景技術】
【０００２】
ＳＡＷデバイス、半導体デバイスなど、基板上に所定の線幅の電極が形成された電子部品の製造方法として、たとえば、特許文献１（特開平５‐８０５３４号公報）に示されるような、フォトリソグラフィ技術が広く活用されている。
【０００３】
図９（Ａ）〜図１０（Ｅ）に、フォトリソグラフィ技術を用いた、典型的な、基板上への電極の形成方法を示す。
【０００４】
まず、図９（Ａ）に示すように、基板１０１上に、レジスト膜１０２を形成する。レジスト膜１０２は、ポジ型、ネガ型のいずれであっても良い。レジスト膜１０２の形成は、たとえば、コーターチャック（図示せず）により基板１０１を裏面側から真空吸着したうえで、基板１０１を回転させ、基板１０１の表面にレジスト材料を塗布し、塗布されたレジスト材料を遠心力によって均一に伸ばすことによりおこなうことができる。
【０００５】
次に、図９（Ｂ）に示すように、所望の形状からなるマスク１０３を介して、ＡｒＦレーザ、ＫｒＦレーザ、ｉ線などを照射して、レジスト膜１０２を露光する。
【０００６】
次に、図９（Ｃ）に示すように、基板１０１およびレジスト膜１０２を現像液（図示せず）に浸漬し、レジスト膜１０２の不要部分を除去し、レジストパターン１０２ａを形成する。なお、レジスト膜１０２がポジ型の場合は、感光した部分が除去される。また、レジスト膜１０２がネガ型の場合は、感光しなかった部分が除去される。図９（Ｃ）においては、レジスト膜１０２にポジ型を用いているため、感光した部分が除去されている。
【０００７】
次に、引続き図９（Ｃ）に示す状態で、加熱して、レジストパターン１０２ａを基板１０１に密着させる。
【０００８】
次に、図１０（Ｄ）に示すように、レジストパターン１０２ａを用いて、蒸着、スパッタリングなどにより、基板１０１上に、所定の線幅からなる導電膜１０４を形成する。なお、このとき、レジストパターン１０２ａ上には、不要な導電膜１０５が形成される。
【０００９】
次に、図１０（Ｅ）に示すように、全体をレジスト膜除去液に浸漬することにより、レジストパターン１０２ａおよび不要な導電膜１０５を除去する。この結果、基板１０１上に、所定の線幅からなる導電膜１０４が形成される。この導電膜がデバイスにおける電極となる。
【００１０】
上記方法によれば、基板１０１上に所望の線幅を有する導電膜１０４を形成することができる。しかしながら、上記方法には、次のような問題があった。
【００１１】
まず、基板１０１上にレジスト膜１０２を形成する工程（図９（Ａ）参照）において、基板１０１をコーターチャックに真空吸着する。この際、コーターチャックの熱が基板１０１に伝わり、さらにレジスト膜１０２に伝わり、レジスト材料の粘度が変化する。これにより、コーターチャックに真空吸着されている部分と、それ以外の部分で、形成されたレジスト膜１０２の膜厚がばらつく、という問題があった。レジスト膜１０２の膜厚は、形成されるレジストパターン１０２ａの開口の線幅に影響を与える。すなわち、同じ条件で処理しているにもかかわらず、コーターチャックに真空吸着されている部分と、それ以外の部分で、レジストパターン１０２ａの開口の線幅がばらつく、という問題があった。そして、レジストパターン１０２ａの開口の線幅にばらつきが発生すると、基板１０１の表面に形成される導電膜１０４の線幅にもばらつきが発生し、さらには、製造される電子部品の特性にもばらつきが発生するという問題があった。
【００１２】
また、別の問題として、レジスト膜１０２を露光する工程（図９（Ｂ）参照）において、照射されるＡｒＦレーザ、ＫｒＦレーザ、ｉ線などと、基板１０１によるそれらの反射波とが干渉し、レジストパターン１０２の露光されている部分において定在波が発生して、形成されたレジストパターン１０２ａの開口の線幅にばらつきが発生するという問題があった（いわゆる「定在波干渉効果」）。そして、上述したように、レジストパターン１０２ａの開口の線幅にばらつきが発生すると、基板１０１の表面に形成される導電膜１０４の線幅にもばらつきが発生し、さらには、製造される電子部品の特性にもばらつきが発生するという問題があった。
【００１３】
これらの問題への対策として、従来から、図１１（Ａ）に示すように、基板１０１とレジスト膜１０２の間に反射防止膜（ＢＡＲＣ）１０６を設け、図１１（Ｂ）に示すように、レジスト膜１０２への露光をおこなうことがおこなわれている。たとえば、特許文献２（特開２００９‐９４４８１号公報）には、反射防止膜を用いたフォトリソグラフィ技術が開示されている。
【００１４】
反射防止膜１０６は、基板１０１上にレジスト膜１０２を形成する工程において、基板１０１からレジスト膜１０２へ熱が伝わるのを防ぐ効果がある。したがって、コーターチャックに真空吸着されている部分と、それ以外の部分で、形成されるレジスト膜１０２の膜厚のばらつきを低減させることができるため、形成されるレジストパターン１０２ａの開口の線幅のばらつきを抑えることができる。
【００１５】
また、反射防止膜１０６は、レジスト膜１０２を露光する工程において、基板１０１からの反射波を低減させることができるため、定在波の発生を抑え、形成されたレジストパターン１０２ａの開口の線幅のばらつきを抑えることができる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平５‐８０５３４号公報
【特許文献２】特開２００９‐９４４８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、上述した、反射防止膜１０６を用いた、基板１０１上へのレジスト膜１０２の形成方法においても、未だ、次のような問題があった。
【００１８】
すなわち、反射防止膜１０６を設けても、その膜厚が十分に大きくないと、基板１０１上にレジスト膜１０２を形成する工程において、基板１０１からレジスト膜１０２へ熱が伝わるのを完全に防ぐことができなかった。従って、形成されるレジスト膜１０２の膜厚ばらつきが大きくなり、その結果、形成されるレジストパターン１０２ａの開口の線幅もばらつきが大きい、という問題があった。
【００１９】
また、反射防止膜１０６の膜厚が適切でないと、レジスト膜１０２を露光する工程において、基板１０１からの反射波を十分に低減させることができず、定在波の発生を十分に抑えることができない。その結果、形成されたレジストパターン１０２ａの開口の線幅のばらつきを十分に抑えることができない、という問題もあった。また、反射防止膜１０６の膜厚が適切でないと、却って、定在波干渉効果を大きくしてしまう恐れもあった。
【課題を解決するための手段】
【００２０】
本発明は、上述した従来の問題を解消するためになされたものであり、その手段として、本発明の電子部品の製造方法は、基板と、基板の表面に形成された電極を備えた電子部品の製造方法であって、基板上に、反射防止膜を形成する工程と、反射防止膜上に、レジスト膜を形成する工程と、所定の形状からなるマスクを介して、ＫｒＦレーザまたはｉ線を照射して、レジスト膜を露光する工程と、レジスト膜を現像し、レジストパターンを形成する工程と、レジストパターンを用いて、基板上に電極膜を形成する工程を備え、反射防止膜の膜厚が、７０ｎｍ以上、２００ｎｍ以下であるようにした。
【００２１】
なお、反射防止膜の膜厚は、８０ｎｍ以上、１０５ｎｍ以下、または、１６０ｎｍ以上、２００ｎｍ以下であることがより好ましい。
【００２２】
なお、レジスト膜を形成する工程は、基板をコーターチャックに保持しておこなうことができる。
【００２３】
また、基板の熱伝導率は、水晶の熱伝導率以上であることが好ましい。この場合には、形成されるレジストパターンの開口の線幅のばらつきの改善が、より顕著になるからである。
【発明の効果】
【００２４】
本発明によれば、基板上にレジスト膜を形成する工程において、基板からレジスト膜へ熱が伝わるのを効果的に防ぐことができる。また、レジスト膜を露光する工程において、基板からの反射波を十分に低減させることができる。これらの結果、本発明によれば、形成されるレジストパターンの開口の線幅のばらつきを抑えることができ、そのレジストパターンを用いて形成された電極の線幅のばらつきを抑えることができる。
【図面の簡単な説明】
【００２５】
【図１】図１（Ａ）〜（Ｃ）は、本発明の実施形態にかかる電子部品の製造方法おいて適用される工程を示す断面図である。
【図２】図２（Ｄ）、（Ｅ）は、図１（Ｃ）の続きである。
【図３】反射防止膜の膜厚とレジストパターンの開口の線幅のばらつきの関係を示すグラフである。
【図４】反射防止膜の膜厚と反射率の関係を示すグラフである。
【図５】本発明の実施例１（反射防止膜の膜厚が９０ｎｍ）における、レジストパターンの開口の線幅のばらつきを示すグラフである。
【図６】比較例１（反射防止膜の膜厚が３０ｎｍ）における、レジストパターンの開口の線幅のばらつきを示すグラフである。
【図７】水晶基板を用いた、本発明の実施例２（反射防止膜の膜厚が９０ｎｍ）と比較例２（反射防止膜の膜厚が３０ｎｍ）における、レジストパターンの開口の線幅のばらつきを示すグラフである。
【図８】Ｓｉ基板を用いた、本発明の実施例３（反射防止膜の膜厚が９０ｎｍ）と比較例３（反射防止膜の膜厚が３０ｎｍ）における、レジストパターンの開口の線幅のばらつきを示すグラフである。
【図９】図９（Ａ）〜（Ｃ）は、従来の電子部品の製造方法おいて適用される工程を示す断面図である。
【図１０】図１０（Ｄ）、（Ｅ）は、図９（Ｃ）の続きである。
【図１１】図１１（Ａ）、（Ｂ）は、図９（Ａ）〜図１０（Ｅ）に示した、従来の電子部品の製造方法おいて適用される工程の変形例を示す断面図である。
【発明を実施するための形態】
【００２６】
以下、図面とともに、本発明を実施するための形態について説明する。
【００２７】
図１（Ａ）〜図２（Ｅ）は、本発明の実施形態にかかる電子部品の製造方法において適用される工程を示す断面図である。
【００２８】
本実施形態においては、電子部品の一例として、基板上にＩＤＴ電極が形成されてなるＳＡＷデバイスを製造する。
【００２９】
まず、図１（Ａ）に示すように、基板１を準備し、基板１上に反射防止膜（ＢＡＲＣ）２を形成し、さらに反射防止膜２上にレジスト膜３を形成する。
【００３０】
基板１としては、たとえば、ＬＮ基板（ＬｉＮｂＯ3 基板）やＬＴ基板（ＬｉＴａＯ3 基板）を準備する。
【００３１】
反射防止膜２には、たとえば、ＡＺエレクトロニックマテリアルズ社製の商品名「AZ BARLi II Coatings」を用いることができる（「AZ」および「BARLi」
は登録商標である）。反射防止膜２の膜厚は、７０ｎｍ以上、２００ｎｍ以下とする。反射防止膜２の基板上への形成は、たとえば、スピンコータでおこなう。
【００３２】
レジスト膜としては、適宜の材料を用いることができる。レジスト膜３の膜厚は、任意である。レジスト膜３の反射防止膜２上への形成は、たとえば、コーターチャック（図示せず）により基板１を裏面側から真空吸着したうえで、反射防止膜２が形成された基板１を回転させ、反射防止膜２の表面にレジスト材料を塗布し、塗布されたレジスト材料を遠心力によって均一に伸ばすことによりおこなうことができる。
【００３３】
次に、図１（Ｂ）に示すように、マスク４を介して、ＫｒＦレーザまたはｉ線（図において矢印で示す）を照射して、レジスト膜３を露光する。ＫｒＦレーザ、ｉ線のいずれを照射しても良いが、本実施形態においてはＫｒＦレーザを照射した。マスク４は、たとえば、レジストパターンの開口の線幅が５００ｎｍとなるような形状に形成されている。
【００３４】
次に、図１（Ｃ）に示すように、基板１、反射防止膜２、レジスト膜３を現像液（図示せず）に浸漬し、レジスト膜３と反射防止膜２の不要部分を除去し、レジストパターン３ａを形成する。なお、レジスト膜３がポジ型の場合は、感光した部分が除去される。また、レジスト膜３がネガ型の場合は、感光しなかった部分が除去される。図１（Ｃ）においては、レジスト膜３にポジ型を用いているため、感光した部分が除去されている。
【００３５】
次に、引続き図１（Ｃ）に示す状態で、加熱して、反射防止膜２、レジストパターン３ａを基板１に密着させる。
【００３６】
次に、図２（Ｄ）に示すように、レジストパターン３ａを用いて、蒸着、スパッタリングなどにより、基板１上に、所定の線幅からなる導電膜５を形成する。なお、このとき、レジストパターン３ａ上には、不要な導電膜６が形成される。
【００３７】
次に、図２（Ｅ）に示すように、全体をレジスト膜除去液に浸漬することにより、レジストパターン３ａ、反射防止膜２および不要な導電膜６を除去する。この結果、基板１上に、所定の線幅からなる導電膜５が形成される。導電膜５は、製造されるＳＡＷデバイスのＩＤＴ電極や配線などを構成する。
【００３８】
このあと、表面に導電膜５が形成された基板１に対し、必要に応じて、配線、パッケージングなどを施し、本実施形態にかかるＳＡＷデバイスが完成する。
【００３９】
本発明においては、反射防止膜の膜厚を７０ｎｍ以上、２００ｎｍ以下とするが、その理由は以下のとおりである。
【００４０】
すなわち、反射防止膜は、レジスト膜を形成する工程において、基板からレジスト膜へ熱が伝わるのを防ぐ役割をはたすが、反射防止膜の厚みが７０ｎｍ以上であれば、その効果が十分だからである。
【００４１】
図３は、基板上に形成された厚さ３０ｎｍの反射防止膜上と、基板上に形成された７０ｎｍの反射防止膜上に、それぞれ、レジスト膜を形成し、そのレジスト膜に、上述した方法で基板の全領域にわたって各所に開口を設けたレジストパターンを形成し、その開口の線幅のばらつきを示したものである。なお、図中、「ＯＦ水平」は基板のオリフラに対して水平方向に測定個所を移動させたことを意味し、「ＯＦ垂直」は基板のオリフラに対して垂直方向に測定個所を移動させたことを意味する。
【００４２】
線幅のばらつきは、反射防止膜の厚さが３０ｎｍのときにσ＝８．０ｎｍであったものが、反射防止膜の厚さを７０ｎｍにすることによりσ＝５．０ｎｍに改善されている。
【００４３】
これは、反射防止膜の厚みが３０ｎｍから７０ｎｍになることにより、基板からレジスト膜へ熱が伝わるのを防ぐ反射防止膜の機能が十分になり、形成されるレジスト膜の厚みばらつきが小さくなり、レジスト膜に形成されるレジストパターンの開口の線幅のばらつきが小さくなったものと考えられる。これより、レジスト膜を形成する工程において、基板からレジスト膜へ熱が伝わるのを防ぐ役割においては、反射防止膜の厚みは、７０ｎｍ以上であれば十分であることがわかる。
【００４４】
また、レジスト膜を露光する工程において、定在波の発生を抑えるために、基板からの反射波を十分に低減させる必要がある。この観点からも、反射防止膜の厚みを７０ｎｍ以上とすることが必要になることがいえる。これを、公知のデータである図４および表１を用いて説明する。
【００４５】
図４には、反射防止膜の膜厚と反射防止膜の反射率の関係が示されている。反射率は小さいほど好ましい。そして、反射率は、反射防止膜の膜厚により変化する。
【００４６】
また、表１に、主要点の反射率を示す。
【００４７】
【表１】
【００４８】
図４および表１からわかるように、反射防止膜の膜厚が７０ｎｍ以上であれば、反射率は６．２％以下となるため好ましい。この反射率であれば、実使用上問題とはならない。
【００４９】
以上の理由により、本発明においては、反射防止膜の膜厚を７０ｎｍ以上とした。
【００５０】
一方、反射防止膜の膜厚を２００ｎｍ以下としたのは、反射防止膜が２００ｎｍより大きくても、基板からレジスト膜へ熱が伝わるのを防ぐ機能、および反射率は問題ないが、反射防止膜を形成する工程と削除する工程において、負荷が大きくなり好ましくないからである。
【００５１】
また、反射防止膜の膜厚は、８０ｎｍ以上、１０５ｎｍ以下、または、１６０ｎｍ以上、２００ｎｍ以下であることがより好ましい。この数値の範囲内であれば、反射率が約３．３％以下となるからである。
【００５２】
なお、本発明は、ＫｒＦレーザまたはｉ線によりレジスト膜を露光する場合を対象としており、本発明で規定する数値は、ＫｒＦレーザまたはｉ線により、ＫｒＦレーザ用またはｉ線用のレジストを露光する場合に適用しうる数値である。
【００５３】
以上、本発明の実施形態にかかる電子部品の製造方法について説明した。しかしながら、本発明が上述の内容に限定されることはなく、発明の趣旨に応じて、種々の変更をなすことができる。
【００５４】
たとえば、上記実施形態においては、電子部品の一例としてＳＡＷデバイスを製造したが、本発明により製造される電子部品はＳＡＷデバイスには限られず、弾性境界波デバイスや板波デバイスなど、他の電子部品であっても良い。
【００５５】
また、上記実施形態においては、反射防止膜２に、ＡＺエレクトロニックマテリアルズ社製の商品名「AZ BARLi II Coatings」を用いているが、他の反射防
止膜材料を用いても良い。また、レジスト膜３の露光は、ｉ線に代えて、ＫｒＦレーザを照射しておこなうようにしても良い。
【実験例】
【００５６】
本発明の有効性を確認するため、次の実施例１〜３、比較例１〜３について実験をおこなった。
【００５７】
（実施例１）
まず、直径１００ｍｍのＬＴ基板を用意した。ＬＴ基板の熱伝導率は、１０Ｗ／ｍＫである。
【００５８】
次に、基板上に、９０ｎｍの反射防止膜を形成した。反射防止膜には、ＡＺエレクトロニックマテリアルズ社製の商品名「AZ BARLi II Coatings」を用いた。
次に、反射防止膜上に、レジスト膜を形成した。レジスト膜の目標膜厚は、８００ｎｍとした。
【００５９】
次に、所望の形状からなるマスクを介してＫｒＦレーザを照射し、レジスト膜を露光した。
【００６０】
次に、基板、反射防止膜、レジスト膜を現像液に浸漬し、レジスト膜と反射防止膜の不要部分を除去し、レジストパターンを形成した。続いて、加熱して、反射防止膜とレジストパターンを基板に密着させた。レジストパターンは、基板の全領域にわたって、各所にそれぞれ、目標線幅５００ｎｍの開口を設けた形状からなる。
【００６１】
そして、基板上の２０個所について、レジストパターンの開口の線幅を測定した。図５のグラフに、各個所の線幅を示す。実施例１において、線幅のばらつきは、σ＝５．０ｎｍであった。
【００６２】
更に、実施例１の基板を使い、導電膜を形成し、約９０００個のＳＡＷデバイスを作製して、基本周波数周Ｆ０のばらつきを調べた。ばらつきは、σ＝４．３ＭＨｚであった。
【００６３】
（比較例１）
比較例１においても、基板に熱伝導率１０Ｗ／ｍＫのＬＴ基板を用いた。ただし、反射防止膜の膜厚は３０ｎｍとした。その他の点は、上述した実験例１と同じ方法、条件にしてレジストパターンを作成した。
【００６４】
比較例１についても、基板上の２０個所について、レジストパターンの開口の線幅を測定した。図６のグラフに、各個所の線幅を示す。比較例１において、線幅のばらつきは、σ＝１０．０ｎｍであった。
【００６５】
更に、比較例１の基板を使い、導電膜を形成し、約９０００個のＳＡＷデバイスを作製して、基本周波数周Ｆ０のばらつきを調べた。ばらつきは、σ＝８．３ＭＨｚであった。
【００６６】
（実施例１と比較例１の対比）
本発明を実施することにより、比較例１においてσ＝１０．０ｎｍであった線幅ばらつきが、実施例１においてσ＝５．０ｎｍに改善されている。
【００６７】
同様に、比較例１においてσ＝８．３ＭＨｚであったＳＡＷデバイスの基本周波数周Ｆ０のばらつきが、実施例１においてσ＝４．３ＭＨｚに改善されている。
【００６８】
以上より、本発明を実施すれば、基板上に線幅精度の高い導電膜を形成できることがわかる。
【００６９】
（実施例２）
実施例２においては、基板に熱伝導率８Ｗ／ｍＫの水晶基板を用いた。そして、反射防止膜の膜厚は９０ｎｍとした。また、露光にはｉ線を用いた。その他の点は、上述した第１実験例と同じ方法、条件にしてレジストパターンを作成した。
【００７０】
基板上の２０個所について、レジストパターンの開口の線幅を測定した。図７のグラフに、各個所の線幅を示す。実施例２において、線幅のばらつきは、σ＝８．２ｎｍであった。
【００７１】
（比較例２）
比較例２においても、基板に熱伝導率８Ｗ／ｍＫの水晶基板を用いた。ただし、反射防止膜の膜厚は３０ｎｍとした。その他の点は、上述した実験例１と同じ方法、条件にしてレジストパターンを作成した。
【００７２】
基板上の２０個所について、レジストパターンの開口の線幅を測定した。図７のグラフに、各個所の線幅を示す。比較例２において、線幅のばらつきは、σ＝８．６ｎｍであった。
【００７３】
（実施例２と比較例２の対比）
本発明を実施することにより、比較例２においてσ＝８．６ｎｍであった線幅ばらつきが、実施例２においてσ＝８．２ｎｍに改善されている。
【００７４】
以上より、本発明を実施すれば、基板上に線幅精度の高い導電膜を形成できることがわかる。
【００７５】
（実施例３）
実施例３においては、基板に熱伝導率１６８Ｗ／ｍＫのＳｉ基板を用いた。そして、反射防止膜の膜厚は９０ｎｍとした。その他の点は、上述した第１実験例と同じ方法、条件にしてレジストパターンを作成した。
【００７６】
基板上の２０個所について、レジストパターンの開口の線幅を測定した。図８のグラフに、各個所の線幅を示す。実施例３において、線幅のばらつきは、σ＝３．０ｎｍであった。
【００７７】
（比較例３）
比較例３においても、基板に熱伝導率１６８Ｗ／ｍＫのＳｉ基板を用いた。そして、反射防止膜の膜厚は３０ｎｍとした。その他の点は、上述した第１実験例と同じ方法、条件にしてレジストパターンを作成した。
【００７８】
基板上の２０個所について、レジストパターンの開口の線幅を測定した。図８のグラフに、各個所の線幅を示す。比較例３において、線幅のばらつきは、σ＝７．０ｎｍであった。
【００７９】
（実施例３と比較例３の対比）
本発明を実施することにより、比較例３においてσ＝７．０ｎｍであった線幅ばらつきが、実施例３においてσ＝３．０ｎｍに改善されている。
【００８０】
以上より、本発明を実施すれば、基板上に線幅精度の高い導電膜を形成できることがわかる。
【００８１】
（実施例１〜３の対比）
上述したとおり、本発明を実施した実施例１〜３はいずれも、比較例１〜３に対して、線幅ばらつきが改善されている。
【００８２】
各実施例において実用上十分な改善がなされているが、改善の度合いは、基板の熱伝導率により異なっている。すなわち、基板に熱伝導率８Ｗ／ｍＫの水晶基板を用いた、比較例２から実施例２への改善よりも、基板に熱伝導率１０Ｗ／ｍＫのＬＴ基板を用いた、比較例１から実施例１への改善の方が、より顕著である。また、基板に熱伝導率１０Ｗ／ｍＫのＬＴ基板を用いた、比較例１から実施例１への改善よりも、基板に熱伝導率１６８Ｗ／ｍＫのＳｉ基板を用いた、比較例３から実施例３への改善の方が、より顕著である。
【００８３】
基板の熱伝導率が高いほど、線幅ばらつきが改善されるのは、熱伝導率が低いと、基板に熱がこもり、反射防止膜の膜厚を大きくしても、レジスト膜への影響を完全になくすことができないからだと考えられる。
【００８４】
本発明を適用する基板の熱伝導率は、水晶の熱伝導率以上であることが望ましい。また、ＬＴ（ＬｉＴａＯ3）の熱伝導率以上であることがより望ましく、Ｓｉの熱伝導率以上であることがさらに望ましい。
【符号の説明】
【００８５】
１：基板
２：反射防止膜
３：レジスト膜
３ａ：レジストパターン
４：マスク
５：導電膜
【技術分野】
【０００１】
本発明は、電子部品の製造方法に関し、さらに詳しくは、基板上に電極が形成された電子部品の製造方法に関する。
【背景技術】
【０００２】
ＳＡＷデバイス、半導体デバイスなど、基板上に所定の線幅の電極が形成された電子部品の製造方法として、たとえば、特許文献１（特開平５‐８０５３４号公報）に示されるような、フォトリソグラフィ技術が広く活用されている。
【０００３】
図９（Ａ）〜図１０（Ｅ）に、フォトリソグラフィ技術を用いた、典型的な、基板上への電極の形成方法を示す。
【０００４】
まず、図９（Ａ）に示すように、基板１０１上に、レジスト膜１０２を形成する。レジスト膜１０２は、ポジ型、ネガ型のいずれであっても良い。レジスト膜１０２の形成は、たとえば、コーターチャック（図示せず）により基板１０１を裏面側から真空吸着したうえで、基板１０１を回転させ、基板１０１の表面にレジスト材料を塗布し、塗布されたレジスト材料を遠心力によって均一に伸ばすことによりおこなうことができる。
【０００５】
次に、図９（Ｂ）に示すように、所望の形状からなるマスク１０３を介して、ＡｒＦレーザ、ＫｒＦレーザ、ｉ線などを照射して、レジスト膜１０２を露光する。
【０００６】
次に、図９（Ｃ）に示すように、基板１０１およびレジスト膜１０２を現像液（図示せず）に浸漬し、レジスト膜１０２の不要部分を除去し、レジストパターン１０２ａを形成する。なお、レジスト膜１０２がポジ型の場合は、感光した部分が除去される。また、レジスト膜１０２がネガ型の場合は、感光しなかった部分が除去される。図９（Ｃ）においては、レジスト膜１０２にポジ型を用いているため、感光した部分が除去されている。
【０００７】
次に、引続き図９（Ｃ）に示す状態で、加熱して、レジストパターン１０２ａを基板１０１に密着させる。
【０００８】
次に、図１０（Ｄ）に示すように、レジストパターン１０２ａを用いて、蒸着、スパッタリングなどにより、基板１０１上に、所定の線幅からなる導電膜１０４を形成する。なお、このとき、レジストパターン１０２ａ上には、不要な導電膜１０５が形成される。
【０００９】
次に、図１０（Ｅ）に示すように、全体をレジスト膜除去液に浸漬することにより、レジストパターン１０２ａおよび不要な導電膜１０５を除去する。この結果、基板１０１上に、所定の線幅からなる導電膜１０４が形成される。この導電膜がデバイスにおける電極となる。
【００１０】
上記方法によれば、基板１０１上に所望の線幅を有する導電膜１０４を形成することができる。しかしながら、上記方法には、次のような問題があった。
【００１１】
まず、基板１０１上にレジスト膜１０２を形成する工程（図９（Ａ）参照）において、基板１０１をコーターチャックに真空吸着する。この際、コーターチャックの熱が基板１０１に伝わり、さらにレジスト膜１０２に伝わり、レジスト材料の粘度が変化する。これにより、コーターチャックに真空吸着されている部分と、それ以外の部分で、形成されたレジスト膜１０２の膜厚がばらつく、という問題があった。レジスト膜１０２の膜厚は、形成されるレジストパターン１０２ａの開口の線幅に影響を与える。すなわち、同じ条件で処理しているにもかかわらず、コーターチャックに真空吸着されている部分と、それ以外の部分で、レジストパターン１０２ａの開口の線幅がばらつく、という問題があった。そして、レジストパターン１０２ａの開口の線幅にばらつきが発生すると、基板１０１の表面に形成される導電膜１０４の線幅にもばらつきが発生し、さらには、製造される電子部品の特性にもばらつきが発生するという問題があった。
【００１２】
また、別の問題として、レジスト膜１０２を露光する工程（図９（Ｂ）参照）において、照射されるＡｒＦレーザ、ＫｒＦレーザ、ｉ線などと、基板１０１によるそれらの反射波とが干渉し、レジストパターン１０２の露光されている部分において定在波が発生して、形成されたレジストパターン１０２ａの開口の線幅にばらつきが発生するという問題があった（いわゆる「定在波干渉効果」）。そして、上述したように、レジストパターン１０２ａの開口の線幅にばらつきが発生すると、基板１０１の表面に形成される導電膜１０４の線幅にもばらつきが発生し、さらには、製造される電子部品の特性にもばらつきが発生するという問題があった。
【００１３】
これらの問題への対策として、従来から、図１１（Ａ）に示すように、基板１０１とレジスト膜１０２の間に反射防止膜（ＢＡＲＣ）１０６を設け、図１１（Ｂ）に示すように、レジスト膜１０２への露光をおこなうことがおこなわれている。たとえば、特許文献２（特開２００９‐９４４８１号公報）には、反射防止膜を用いたフォトリソグラフィ技術が開示されている。
【００１４】
反射防止膜１０６は、基板１０１上にレジスト膜１０２を形成する工程において、基板１０１からレジスト膜１０２へ熱が伝わるのを防ぐ効果がある。したがって、コーターチャックに真空吸着されている部分と、それ以外の部分で、形成されるレジスト膜１０２の膜厚のばらつきを低減させることができるため、形成されるレジストパターン１０２ａの開口の線幅のばらつきを抑えることができる。
【００１５】
また、反射防止膜１０６は、レジスト膜１０２を露光する工程において、基板１０１からの反射波を低減させることができるため、定在波の発生を抑え、形成されたレジストパターン１０２ａの開口の線幅のばらつきを抑えることができる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平５‐８０５３４号公報
【特許文献２】特開２００９‐９４４８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、上述した、反射防止膜１０６を用いた、基板１０１上へのレジスト膜１０２の形成方法においても、未だ、次のような問題があった。
【００１８】
すなわち、反射防止膜１０６を設けても、その膜厚が十分に大きくないと、基板１０１上にレジスト膜１０２を形成する工程において、基板１０１からレジスト膜１０２へ熱が伝わるのを完全に防ぐことができなかった。従って、形成されるレジスト膜１０２の膜厚ばらつきが大きくなり、その結果、形成されるレジストパターン１０２ａの開口の線幅もばらつきが大きい、という問題があった。
【００１９】
また、反射防止膜１０６の膜厚が適切でないと、レジスト膜１０２を露光する工程において、基板１０１からの反射波を十分に低減させることができず、定在波の発生を十分に抑えることができない。その結果、形成されたレジストパターン１０２ａの開口の線幅のばらつきを十分に抑えることができない、という問題もあった。また、反射防止膜１０６の膜厚が適切でないと、却って、定在波干渉効果を大きくしてしまう恐れもあった。
【課題を解決するための手段】
【００２０】
本発明は、上述した従来の問題を解消するためになされたものであり、その手段として、本発明の電子部品の製造方法は、基板と、基板の表面に形成された電極を備えた電子部品の製造方法であって、基板上に、反射防止膜を形成する工程と、反射防止膜上に、レジスト膜を形成する工程と、所定の形状からなるマスクを介して、ＫｒＦレーザまたはｉ線を照射して、レジスト膜を露光する工程と、レジスト膜を現像し、レジストパターンを形成する工程と、レジストパターンを用いて、基板上に電極膜を形成する工程を備え、反射防止膜の膜厚が、７０ｎｍ以上、２００ｎｍ以下であるようにした。
【００２１】
なお、反射防止膜の膜厚は、８０ｎｍ以上、１０５ｎｍ以下、または、１６０ｎｍ以上、２００ｎｍ以下であることがより好ましい。
【００２２】
なお、レジスト膜を形成する工程は、基板をコーターチャックに保持しておこなうことができる。
【００２３】
また、基板の熱伝導率は、水晶の熱伝導率以上であることが好ましい。この場合には、形成されるレジストパターンの開口の線幅のばらつきの改善が、より顕著になるからである。
【発明の効果】
【００２４】
本発明によれば、基板上にレジスト膜を形成する工程において、基板からレジスト膜へ熱が伝わるのを効果的に防ぐことができる。また、レジスト膜を露光する工程において、基板からの反射波を十分に低減させることができる。これらの結果、本発明によれば、形成されるレジストパターンの開口の線幅のばらつきを抑えることができ、そのレジストパターンを用いて形成された電極の線幅のばらつきを抑えることができる。
【図面の簡単な説明】
【００２５】
【図１】図１（Ａ）〜（Ｃ）は、本発明の実施形態にかかる電子部品の製造方法おいて適用される工程を示す断面図である。
【図２】図２（Ｄ）、（Ｅ）は、図１（Ｃ）の続きである。
【図３】反射防止膜の膜厚とレジストパターンの開口の線幅のばらつきの関係を示すグラフである。
【図４】反射防止膜の膜厚と反射率の関係を示すグラフである。
【図５】本発明の実施例１（反射防止膜の膜厚が９０ｎｍ）における、レジストパターンの開口の線幅のばらつきを示すグラフである。
【図６】比較例１（反射防止膜の膜厚が３０ｎｍ）における、レジストパターンの開口の線幅のばらつきを示すグラフである。
【図７】水晶基板を用いた、本発明の実施例２（反射防止膜の膜厚が９０ｎｍ）と比較例２（反射防止膜の膜厚が３０ｎｍ）における、レジストパターンの開口の線幅のばらつきを示すグラフである。
【図８】Ｓｉ基板を用いた、本発明の実施例３（反射防止膜の膜厚が９０ｎｍ）と比較例３（反射防止膜の膜厚が３０ｎｍ）における、レジストパターンの開口の線幅のばらつきを示すグラフである。
【図９】図９（Ａ）〜（Ｃ）は、従来の電子部品の製造方法おいて適用される工程を示す断面図である。
【図１０】図１０（Ｄ）、（Ｅ）は、図９（Ｃ）の続きである。
【図１１】図１１（Ａ）、（Ｂ）は、図９（Ａ）〜図１０（Ｅ）に示した、従来の電子部品の製造方法おいて適用される工程の変形例を示す断面図である。
【発明を実施するための形態】
【００２６】
以下、図面とともに、本発明を実施するための形態について説明する。
【００２７】
図１（Ａ）〜図２（Ｅ）は、本発明の実施形態にかかる電子部品の製造方法において適用される工程を示す断面図である。
【００２８】
本実施形態においては、電子部品の一例として、基板上にＩＤＴ電極が形成されてなるＳＡＷデバイスを製造する。
【００２９】
まず、図１（Ａ）に示すように、基板１を準備し、基板１上に反射防止膜（ＢＡＲＣ）２を形成し、さらに反射防止膜２上にレジスト膜３を形成する。
【００３０】
基板１としては、たとえば、ＬＮ基板（ＬｉＮｂＯ3 基板）やＬＴ基板（ＬｉＴａＯ3 基板）を準備する。
【００３１】
反射防止膜２には、たとえば、ＡＺエレクトロニックマテリアルズ社製の商品名「AZ BARLi II Coatings」を用いることができる（「AZ」および「BARLi」
は登録商標である）。反射防止膜２の膜厚は、７０ｎｍ以上、２００ｎｍ以下とする。反射防止膜２の基板上への形成は、たとえば、スピンコータでおこなう。
【００３２】
レジスト膜としては、適宜の材料を用いることができる。レジスト膜３の膜厚は、任意である。レジスト膜３の反射防止膜２上への形成は、たとえば、コーターチャック（図示せず）により基板１を裏面側から真空吸着したうえで、反射防止膜２が形成された基板１を回転させ、反射防止膜２の表面にレジスト材料を塗布し、塗布されたレジスト材料を遠心力によって均一に伸ばすことによりおこなうことができる。
【００３３】
次に、図１（Ｂ）に示すように、マスク４を介して、ＫｒＦレーザまたはｉ線（図において矢印で示す）を照射して、レジスト膜３を露光する。ＫｒＦレーザ、ｉ線のいずれを照射しても良いが、本実施形態においてはＫｒＦレーザを照射した。マスク４は、たとえば、レジストパターンの開口の線幅が５００ｎｍとなるような形状に形成されている。
【００３４】
次に、図１（Ｃ）に示すように、基板１、反射防止膜２、レジスト膜３を現像液（図示せず）に浸漬し、レジスト膜３と反射防止膜２の不要部分を除去し、レジストパターン３ａを形成する。なお、レジスト膜３がポジ型の場合は、感光した部分が除去される。また、レジスト膜３がネガ型の場合は、感光しなかった部分が除去される。図１（Ｃ）においては、レジスト膜３にポジ型を用いているため、感光した部分が除去されている。
【００３５】
次に、引続き図１（Ｃ）に示す状態で、加熱して、反射防止膜２、レジストパターン３ａを基板１に密着させる。
【００３６】
次に、図２（Ｄ）に示すように、レジストパターン３ａを用いて、蒸着、スパッタリングなどにより、基板１上に、所定の線幅からなる導電膜５を形成する。なお、このとき、レジストパターン３ａ上には、不要な導電膜６が形成される。
【００３７】
次に、図２（Ｅ）に示すように、全体をレジスト膜除去液に浸漬することにより、レジストパターン３ａ、反射防止膜２および不要な導電膜６を除去する。この結果、基板１上に、所定の線幅からなる導電膜５が形成される。導電膜５は、製造されるＳＡＷデバイスのＩＤＴ電極や配線などを構成する。
【００３８】
このあと、表面に導電膜５が形成された基板１に対し、必要に応じて、配線、パッケージングなどを施し、本実施形態にかかるＳＡＷデバイスが完成する。
【００３９】
本発明においては、反射防止膜の膜厚を７０ｎｍ以上、２００ｎｍ以下とするが、その理由は以下のとおりである。
【００４０】
すなわち、反射防止膜は、レジスト膜を形成する工程において、基板からレジスト膜へ熱が伝わるのを防ぐ役割をはたすが、反射防止膜の厚みが７０ｎｍ以上であれば、その効果が十分だからである。
【００４１】
図３は、基板上に形成された厚さ３０ｎｍの反射防止膜上と、基板上に形成された７０ｎｍの反射防止膜上に、それぞれ、レジスト膜を形成し、そのレジスト膜に、上述した方法で基板の全領域にわたって各所に開口を設けたレジストパターンを形成し、その開口の線幅のばらつきを示したものである。なお、図中、「ＯＦ水平」は基板のオリフラに対して水平方向に測定個所を移動させたことを意味し、「ＯＦ垂直」は基板のオリフラに対して垂直方向に測定個所を移動させたことを意味する。
【００４２】
線幅のばらつきは、反射防止膜の厚さが３０ｎｍのときにσ＝８．０ｎｍであったものが、反射防止膜の厚さを７０ｎｍにすることによりσ＝５．０ｎｍに改善されている。
【００４３】
これは、反射防止膜の厚みが３０ｎｍから７０ｎｍになることにより、基板からレジスト膜へ熱が伝わるのを防ぐ反射防止膜の機能が十分になり、形成されるレジスト膜の厚みばらつきが小さくなり、レジスト膜に形成されるレジストパターンの開口の線幅のばらつきが小さくなったものと考えられる。これより、レジスト膜を形成する工程において、基板からレジスト膜へ熱が伝わるのを防ぐ役割においては、反射防止膜の厚みは、７０ｎｍ以上であれば十分であることがわかる。
【００４４】
また、レジスト膜を露光する工程において、定在波の発生を抑えるために、基板からの反射波を十分に低減させる必要がある。この観点からも、反射防止膜の厚みを７０ｎｍ以上とすることが必要になることがいえる。これを、公知のデータである図４および表１を用いて説明する。
【００４５】
図４には、反射防止膜の膜厚と反射防止膜の反射率の関係が示されている。反射率は小さいほど好ましい。そして、反射率は、反射防止膜の膜厚により変化する。
【００４６】
また、表１に、主要点の反射率を示す。
【００４７】
【表１】
【００４８】
図４および表１からわかるように、反射防止膜の膜厚が７０ｎｍ以上であれば、反射率は６．２％以下となるため好ましい。この反射率であれば、実使用上問題とはならない。
【００４９】
以上の理由により、本発明においては、反射防止膜の膜厚を７０ｎｍ以上とした。
【００５０】
一方、反射防止膜の膜厚を２００ｎｍ以下としたのは、反射防止膜が２００ｎｍより大きくても、基板からレジスト膜へ熱が伝わるのを防ぐ機能、および反射率は問題ないが、反射防止膜を形成する工程と削除する工程において、負荷が大きくなり好ましくないからである。
【００５１】
また、反射防止膜の膜厚は、８０ｎｍ以上、１０５ｎｍ以下、または、１６０ｎｍ以上、２００ｎｍ以下であることがより好ましい。この数値の範囲内であれば、反射率が約３．３％以下となるからである。
【００５２】
なお、本発明は、ＫｒＦレーザまたはｉ線によりレジスト膜を露光する場合を対象としており、本発明で規定する数値は、ＫｒＦレーザまたはｉ線により、ＫｒＦレーザ用またはｉ線用のレジストを露光する場合に適用しうる数値である。
【００５３】
以上、本発明の実施形態にかかる電子部品の製造方法について説明した。しかしながら、本発明が上述の内容に限定されることはなく、発明の趣旨に応じて、種々の変更をなすことができる。
【００５４】
たとえば、上記実施形態においては、電子部品の一例としてＳＡＷデバイスを製造したが、本発明により製造される電子部品はＳＡＷデバイスには限られず、弾性境界波デバイスや板波デバイスなど、他の電子部品であっても良い。
【００５５】
また、上記実施形態においては、反射防止膜２に、ＡＺエレクトロニックマテリアルズ社製の商品名「AZ BARLi II Coatings」を用いているが、他の反射防
止膜材料を用いても良い。また、レジスト膜３の露光は、ｉ線に代えて、ＫｒＦレーザを照射しておこなうようにしても良い。
【実験例】
【００５６】
本発明の有効性を確認するため、次の実施例１〜３、比較例１〜３について実験をおこなった。
【００５７】
（実施例１）
まず、直径１００ｍｍのＬＴ基板を用意した。ＬＴ基板の熱伝導率は、１０Ｗ／ｍＫである。
【００５８】
次に、基板上に、９０ｎｍの反射防止膜を形成した。反射防止膜には、ＡＺエレクトロニックマテリアルズ社製の商品名「AZ BARLi II Coatings」を用いた。
次に、反射防止膜上に、レジスト膜を形成した。レジスト膜の目標膜厚は、８００ｎｍとした。
【００５９】
次に、所望の形状からなるマスクを介してＫｒＦレーザを照射し、レジスト膜を露光した。
【００６０】
次に、基板、反射防止膜、レジスト膜を現像液に浸漬し、レジスト膜と反射防止膜の不要部分を除去し、レジストパターンを形成した。続いて、加熱して、反射防止膜とレジストパターンを基板に密着させた。レジストパターンは、基板の全領域にわたって、各所にそれぞれ、目標線幅５００ｎｍの開口を設けた形状からなる。
【００６１】
そして、基板上の２０個所について、レジストパターンの開口の線幅を測定した。図５のグラフに、各個所の線幅を示す。実施例１において、線幅のばらつきは、σ＝５．０ｎｍであった。
【００６２】
更に、実施例１の基板を使い、導電膜を形成し、約９０００個のＳＡＷデバイスを作製して、基本周波数周Ｆ０のばらつきを調べた。ばらつきは、σ＝４．３ＭＨｚであった。
【００６３】
（比較例１）
比較例１においても、基板に熱伝導率１０Ｗ／ｍＫのＬＴ基板を用いた。ただし、反射防止膜の膜厚は３０ｎｍとした。その他の点は、上述した実験例１と同じ方法、条件にしてレジストパターンを作成した。
【００６４】
比較例１についても、基板上の２０個所について、レジストパターンの開口の線幅を測定した。図６のグラフに、各個所の線幅を示す。比較例１において、線幅のばらつきは、σ＝１０．０ｎｍであった。
【００６５】
更に、比較例１の基板を使い、導電膜を形成し、約９０００個のＳＡＷデバイスを作製して、基本周波数周Ｆ０のばらつきを調べた。ばらつきは、σ＝８．３ＭＨｚであった。
【００６６】
（実施例１と比較例１の対比）
本発明を実施することにより、比較例１においてσ＝１０．０ｎｍであった線幅ばらつきが、実施例１においてσ＝５．０ｎｍに改善されている。
【００６７】
同様に、比較例１においてσ＝８．３ＭＨｚであったＳＡＷデバイスの基本周波数周Ｆ０のばらつきが、実施例１においてσ＝４．３ＭＨｚに改善されている。
【００６８】
以上より、本発明を実施すれば、基板上に線幅精度の高い導電膜を形成できることがわかる。
【００６９】
（実施例２）
実施例２においては、基板に熱伝導率８Ｗ／ｍＫの水晶基板を用いた。そして、反射防止膜の膜厚は９０ｎｍとした。また、露光にはｉ線を用いた。その他の点は、上述した第１実験例と同じ方法、条件にしてレジストパターンを作成した。
【００７０】
基板上の２０個所について、レジストパターンの開口の線幅を測定した。図７のグラフに、各個所の線幅を示す。実施例２において、線幅のばらつきは、σ＝８．２ｎｍであった。
【００７１】
（比較例２）
比較例２においても、基板に熱伝導率８Ｗ／ｍＫの水晶基板を用いた。ただし、反射防止膜の膜厚は３０ｎｍとした。その他の点は、上述した実験例１と同じ方法、条件にしてレジストパターンを作成した。
【００７２】
基板上の２０個所について、レジストパターンの開口の線幅を測定した。図７のグラフに、各個所の線幅を示す。比較例２において、線幅のばらつきは、σ＝８．６ｎｍであった。
【００７３】
（実施例２と比較例２の対比）
本発明を実施することにより、比較例２においてσ＝８．６ｎｍであった線幅ばらつきが、実施例２においてσ＝８．２ｎｍに改善されている。
【００７４】
以上より、本発明を実施すれば、基板上に線幅精度の高い導電膜を形成できることがわかる。
【００７５】
（実施例３）
実施例３においては、基板に熱伝導率１６８Ｗ／ｍＫのＳｉ基板を用いた。そして、反射防止膜の膜厚は９０ｎｍとした。その他の点は、上述した第１実験例と同じ方法、条件にしてレジストパターンを作成した。
【００７６】
基板上の２０個所について、レジストパターンの開口の線幅を測定した。図８のグラフに、各個所の線幅を示す。実施例３において、線幅のばらつきは、σ＝３．０ｎｍであった。
【００７７】
（比較例３）
比較例３においても、基板に熱伝導率１６８Ｗ／ｍＫのＳｉ基板を用いた。そして、反射防止膜の膜厚は３０ｎｍとした。その他の点は、上述した第１実験例と同じ方法、条件にしてレジストパターンを作成した。
【００７８】
基板上の２０個所について、レジストパターンの開口の線幅を測定した。図８のグラフに、各個所の線幅を示す。比較例３において、線幅のばらつきは、σ＝７．０ｎｍであった。
【００７９】
（実施例３と比較例３の対比）
本発明を実施することにより、比較例３においてσ＝７．０ｎｍであった線幅ばらつきが、実施例３においてσ＝３．０ｎｍに改善されている。
【００８０】
以上より、本発明を実施すれば、基板上に線幅精度の高い導電膜を形成できることがわかる。
【００８１】
（実施例１〜３の対比）
上述したとおり、本発明を実施した実施例１〜３はいずれも、比較例１〜３に対して、線幅ばらつきが改善されている。
【００８２】
各実施例において実用上十分な改善がなされているが、改善の度合いは、基板の熱伝導率により異なっている。すなわち、基板に熱伝導率８Ｗ／ｍＫの水晶基板を用いた、比較例２から実施例２への改善よりも、基板に熱伝導率１０Ｗ／ｍＫのＬＴ基板を用いた、比較例１から実施例１への改善の方が、より顕著である。また、基板に熱伝導率１０Ｗ／ｍＫのＬＴ基板を用いた、比較例１から実施例１への改善よりも、基板に熱伝導率１６８Ｗ／ｍＫのＳｉ基板を用いた、比較例３から実施例３への改善の方が、より顕著である。
【００８３】
基板の熱伝導率が高いほど、線幅ばらつきが改善されるのは、熱伝導率が低いと、基板に熱がこもり、反射防止膜の膜厚を大きくしても、レジスト膜への影響を完全になくすことができないからだと考えられる。
【００８４】
本発明を適用する基板の熱伝導率は、水晶の熱伝導率以上であることが望ましい。また、ＬＴ（ＬｉＴａＯ3）の熱伝導率以上であることがより望ましく、Ｓｉの熱伝導率以上であることがさらに望ましい。
【符号の説明】
【００８５】
１：基板
２：反射防止膜
３：レジスト膜
３ａ：レジストパターン
４：マスク
５：導電膜
【特許請求の範囲】
【請求項１】
基板と、前記基板の表面に形成された電極を備えた電子部品の製造方法であって、
前記基板上に、反射防止膜を形成する工程と、
前記反射防止膜上に、レジスト膜を形成する工程と、
所定の形状からなるマスクを介して、ＫｒＦレーザまたはｉ線を照射して、前記レジスト膜を露光する工程と、
前記レジスト膜を現像し、レジストパターンを形成する工程と、
前記レジストパターンを用いて、前記基板上に前記電極膜を形成する工程を備え、
前記反射防止膜の膜厚が、７０ｎｍ以上、２００ｎｍ以下である電子部品の製造方法。
【請求項２】
前記反射防止膜の膜厚が、８０ｎｍ以上、１０５ｎｍ以下、または、１６０ｎｍ以上、２００ｎｍ以下である、請求項１に記載された電子部品の製造方法。
【請求項３】
前記レジスト膜を形成する工程が、前記基板をコーターチャックに保持しておこなわれる、請求項１または２に記載の電子部品の製造方法。
【請求項４】
前記基板の熱伝導率が、水晶の熱伝導率以上である、請求項１ないし３のいずれか１項に記載された電子部品の製造方法。
【請求項５】
前記基板の熱伝導率が、ＬｉＴａＯ3の熱伝導率以上である、請求項４に記載された電子部品の製造方法。
【請求項６】
前記基板の熱伝導率が、Ｓｉの熱伝導率以上である、請求項５に記載された電子部品の製造方法。
【請求項１】
基板と、前記基板の表面に形成された電極を備えた電子部品の製造方法であって、
前記基板上に、反射防止膜を形成する工程と、
前記反射防止膜上に、レジスト膜を形成する工程と、
所定の形状からなるマスクを介して、ＫｒＦレーザまたはｉ線を照射して、前記レジスト膜を露光する工程と、
前記レジスト膜を現像し、レジストパターンを形成する工程と、
前記レジストパターンを用いて、前記基板上に前記電極膜を形成する工程を備え、
前記反射防止膜の膜厚が、７０ｎｍ以上、２００ｎｍ以下である電子部品の製造方法。
【請求項２】
前記反射防止膜の膜厚が、８０ｎｍ以上、１０５ｎｍ以下、または、１６０ｎｍ以上、２００ｎｍ以下である、請求項１に記載された電子部品の製造方法。
【請求項３】
前記レジスト膜を形成する工程が、前記基板をコーターチャックに保持しておこなわれる、請求項１または２に記載の電子部品の製造方法。
【請求項４】
前記基板の熱伝導率が、水晶の熱伝導率以上である、請求項１ないし３のいずれか１項に記載された電子部品の製造方法。
【請求項５】
前記基板の熱伝導率が、ＬｉＴａＯ3の熱伝導率以上である、請求項４に記載された電子部品の製造方法。
【請求項６】
前記基板の熱伝導率が、Ｓｉの熱伝導率以上である、請求項５に記載された電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−４４８８７（Ｐ２０１３−４４８８７Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８１７５６（Ｐ２０１１−１８１７５６）
【出願日】平成２３年８月２３日（２０１１．８．２３）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２３日（２０１１．８．２３）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]