電気光学装置、電気光学装置の駆動方法および電子機器
【課題】駆動電流に応じた輝度で発光する電気光学素子を用いた電気光学装置において、表示品質の改善を図る。
【解決手段】画素のそれぞれは、駆動電流に応じた輝度で発光する有機ＥＬ素子OLEDと、データ線を介して供給されたデータに応じて、電荷を蓄積する第１のキャパシタＣ１と第２のキャパシタＣ２、第２のキャパシタＣ２に蓄積された電荷に応じて、駆動電流Ｉoledを設定し、設定された駆動電流Ｉoledを有機ＥＬ素子OLEDに供給する駆動トランジスタと、１垂直走査期間において、駆動電流Ｉoledの電流経路の導通と遮断を繰り返す制御トランジスタとを有する。
【解決手段】画素のそれぞれは、駆動電流に応じた輝度で発光する有機ＥＬ素子OLEDと、データ線を介して供給されたデータに応じて、電荷を蓄積する第１のキャパシタＣ１と第２のキャパシタＣ２、第２のキャパシタＣ２に蓄積された電荷に応じて、駆動電流Ｉoledを設定し、設定された駆動電流Ｉoledを有機ＥＬ素子OLEDに供給する駆動トランジスタと、１垂直走査期間において、駆動電流Ｉoledの電流経路の導通と遮断を繰り返す制御トランジスタとを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流によって発光輝度が制御される電気光学素子を用いた電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、駆動電流の電流経路を遮断する技術に関する。
【背景技術】
【０００２】
近年、有機ＥＬ（Electronic Luminescence）素子を用いたフラットパネルディスプレイ（ＦＰＤ）が注目されている。有機ＥＬ素子は、自己を流れる電流によって駆動する典型的な電流駆動型素子であり、その電流レベルに応じた輝度で自己発光する。有機ＥＬ素子を用いたアクティブマトリクス型ディスプレイの駆動方式は、電圧プログラム方式と電流プログラム方式とに大別される。
【０００３】
例えば、電圧プログラム方式に関する特許文献１には、有機ＥＬ素子に駆動電流を供給する電流経路中に、この経路を遮断するトランジスタ（同文献の図５に示すＴＦＴ3）を設けた画素回路が開示されている。このトランジスタは、１フレーム期間の前半においてオン状態に制御されるとともに、その後半においてオフ状態に制御される。したがって、トランジスタがオンして駆動電流が流れる前半期間では、その電流レベルに応じた輝度で有機ＥＬ素子が発光する。また、トランジスタがオフして駆動電流が遮断される後半期間では、有機ＥＬ素子が強制的に消灯するため、黒が表示される。このような手法はブリンキング（Blinking）と呼ばれており、この手法によって、人間の目が感じる残像を断ち切り、動画表示品質の改善を図ることができる。
【０００４】
また、例えば、特許文献２および特許文献３には、電流プログラム方式を用いた画素回路の構成が開示されている。特許文献２は、一対のトランジスタによって構成されたカレントミラー回路を用いた画素回路に関する。また、特許文献３は、有機ＥＬ素子に供給する駆動電流の設定源となる駆動トランジスタにおいて、その電流不均一性と閾値電圧変化との低減を図る画素回路に関する。
【０００５】
【特許文献１】特開２００１−６００７６号公報
【特許文献２】特開２００１−１４７６５９号公報
【特許文献３】特表２００２−５１４３２０号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、駆動電流に応じた輝度で発光する電気光学素子を用いた電気光学装置において、表示品質の改善を図ることである。
【課題を解決するための手段】
【０００７】
かかる課題を解決するために、本発明の第１の電気光学装置は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して配置された複数の画素と、走査線に走査信号を出力することにより、データの書込対象となる画素に対応する走査線を選択するとともに、走査信号と同期したパルス信号を出力する走査線駆動回路と、走査線駆動回路と協働し、書込対象となる画素に対応するデータ線にデータ電圧を出力するデータ線駆動回路とを有する電気光学装置を提供する。ここで、画素のそれぞれは、３つのトランジスタと、キャパシタと、電気光学素子とを有する。スイッチングトランジスタは、ソースまたはドレインの一方の端子がデータ線に接続され、走査信号によって制御される。キャパシタは、スイッチングトランジスタの他方の端子に接続され、データ電圧に応じた電荷を蓄積する。駆動トランジスタは、ゲートがスイッチングトランジスタの他方の端子とキャパシタとに共通接続され、キャパシタに蓄積された電荷に応じて、駆動電流を設定する。電気光学素子は、駆動電流に応じた輝度で発光する。制御トランジスタは、書込対象となる画素に対応する走査線が選択されてから、この走査線が次に選択されるまでの期間において、走査信号と同期したパルス信号に応じて、駆動電流の電流経路の導通と遮断を繰り返す。
【０００８】
上記の電気光学装置において、制御トランジスタは、書込対象となる画素に対応する走査線が選択されてから、この走査線が次に選択されるまでの期間のうち、前半の期間において、駆動電流の電流経路を遮断し続けるとともに、前半の期間に続く後半の期間において、駆動電流の電流経路の導通と遮断を繰り返すことが好ましい。
【０００９】
本発明の第２の電気光学装置は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して配置された複数の画素と、走査線に第１の走査信号を出力することにより、データの書込対象となる画素に対応する走査線を選択するとともに、第１の走査信号と同期した第２の走査信号と、第１の走査信号と同期したパルス信号とを出力する走査線駆動回路と、走査線駆動回路と協働し、書込対象となる画素に対応するデータ線にデータ電圧を出力するデータ線駆動回路とを有する電気光学装置を提供する。ここで、画素のそれぞれは、４つのトランジスタと、２つのキャパシタと、電気光学素子とを有する。第１のスイッチングトランジスタは、ソースまたはドレインの一方の端子がデータ線に接続され、第１の走査信号によって制御される。第１のキャパシタは、一方の電極が第１のスイッチングトランジスタの他方の端子に接続されており、第２のキャパシタは、一方の電極に電源電位が印加されている。第２のスイッチングトランジスタは、ソースまたはドレインの一方の端子が第１のキャパシタの他方の電極と第２のキャパシタの他方の電極とに共通接続され、第２の走査信号によって制御される。駆動トランジスタは、ゲートが第２のスイッチングトランジスタの一方の端子と第１のキャパシタの他方の端子と第２のキャパシタの他方の端子とに共通接続され、ソースに第２のキャパシタの一方の電極が接続され、ドレインに第２のスイッチングトランジスタの他方の端子が接続されている。この駆動トランジスタは、データ電圧に応じた電荷を第２のキャパシタに蓄積させるとともに、第２のキャパシタに蓄積された電荷に応じて、駆動電流を設定する。電気光学素子は、駆動電流に応じた輝度で発光する。制御トランジスタは、書込対象となる画素に対応する走査線が選択されてから、この走査線が次に選択されるまでの期間において、第１のキャパシタと第２のキャパシタの容量結合を利用して駆動トランジスタのゲート・ソース間電圧を調整した後に、第１の走査信号と同期したパルス信号に応じて、駆動電流の電流経路の導通と遮断を繰り返す。
【００１０】
上記の電気光学装置において、制御トランジスタは、走査線駆動回路より出力されるパルス信号によって導通制御されることが好ましい。この場合、走査線駆動回路は、書込対象となる画素に供給する走査信号と同期して、書込対象となる画素に供給するパルス信号を、高レベルと低レベルとが交互に繰り返されるパルス状にすることが好ましい。
【００１１】
また、上記の電気光学装置において、制御トランジスタは、書込対象となる画素に対応する走査線が選択されてから、この走査線が次に選択されるまでの期間のうち、駆動期間において、駆動電流の電流経路の導通と遮断を繰り返し、駆動期間を除く期間において、駆動電流の電流経路を遮断し続けることが好ましい。
【００１２】
本発明の電子機器は、上述した電気光学装置が実装されてなる。
【００１３】
本発明の電気光学装置の駆動方法は、走査線とデータ線との交差に対応して配置された複数の画素と、走査線に走査信号を出力することにより、表示階調を示すデータの書込対象となる画素に対応する走査線を選択する走査線駆動回路と、走査線駆動回路と協働し、書込対象となる画素に対応するデータ線に表示階調に相当する大きさのデータ電圧を出力するデータ線駆動回路とを有する電気光学装置の駆動方法を提供する。この駆動方法は、書込対象となる画素に対応するデータ線にデータ電圧を出力する第１のステップと、書込対象となる画素が有する第１のキャパシタと第２のキャパシタに、データ線に供給されたデータ電圧に応じてデータの書き込みを行う第２のステップと、書込対象となる画素が有する駆動トランジスタによって、第２のキャパシタに蓄積された電荷に応じた駆動電流を設定し、設定された駆動電流を、駆動電流に応じた輝度で発光する電気光学素子に供給する第３のステップと、書込対象となる画素に対応する走査線が選択されてから、この走査線が次に選択されるまでの期間において、走査信号に同期して駆動電流の電流経路の導通と遮断を繰り返す第４のステップとを有する。
【００１４】
上記の電気光学装置の駆動方法において、第２のステップが行われる前に、駆動トランジスタのゲート・ソース間電圧を調整する第５のステップをさらに有することが好ましい。
【発明を実施するための最良の形態】
【００１５】
（第１の実施形態）
本実施形態は、電流プログラム方式を用いた電気光学装置に係り、特に、それぞれの画素がカレントミラー回路を含んでいるアクティブマトリクス型ディスプレイの表示制御に関する。ここで、「電流プログラム方式」とは、データ線に対するデータの供給を電流ベースで行う方式をいう。
【００１６】
図１は、電気光学装置のブロック構成図である。表示部１には、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいるとともに、水平方向に延在している水平ライン群Ｙ1〜Ｙnと、垂直方向に延在しているデータ線群Ｘ1〜Ｘmとが配置されている。１つの水平ラインＹ（ＹはＹ1〜Ｙnの任意の１つを指す）は、２本の走査線と１本の信号線で構成されており、それぞれに対して、第１の走査信号ＳＥＬ1、第２の走査信号ＳＥＬ2、パルス信号ＰＬＳが出力される。これらの走査信号ＳＥＬ1，ＳＥＬ2は、基本的に、互いに排他的な論理レベルをとるが、一方の変化タイミングを若干ずらすこともある。それぞれの画素２は、水平ライン群Ｙ1〜Ｙnとデータ線群Ｘ1〜Ｘmとの各交差に対応して配置されている。パルス信号ＰＬＳは、ある画素２が選択されてから、この画素２が次に選択されるまでの期間（本実施形態では１垂直走査期間）において、その画素２を構成する電気光学素子をインパルス駆動させる制御信号である。なお、本実施形態では、１つの画素２を画像の最小表示単位としているが、１つの画素２を複数のサブ画素で構成してもよい。また、図１では、各画素２に所定の固定電位Ｖdd，Ｖssを供給する電源線等が省略されている。
【００１７】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖs、水平同期信号Ｈs、ドットクロック信号DCLKおよび階調データＤ等に基づいて、走査線駆動回路３とデータ線駆動回路４とを同期制御する。この同期制御の下、走査線駆動回路３およびデータ線駆動回路４は、互いに協働して、表示部１の表示制御を行う。
【００１８】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、走査線に走査信号ＳＥＬ1，ＳＥＬ2を出力することによって、走査線を順番に選択していく。このような線順次走査により、１垂直走査期間において、所定の走査方向に（一般的には最上から最下に向かって）、１水平ライン分の画素群に相当する画素行が順番に選択されていく。
【００１９】
一方、データ線駆動回路４は、シフトレジスタ、ラインラッチ回路、出力回路等を主体に構成されている。本実施形態において、データ線駆動回路４は、電流プログラム方式を用いる関係上、画素２の表示階調に相当するデータ（データ電圧Ｖdata）をデータ電流Ｉdataへと変換する可変電流源を含む。データ線駆動回路４は、１水平走査期間において、今回データを書き込む画素行に対するデータ電流Ｉdataの一斉出力と、次の水平走査期間で書き込みを行う画素行に関するデータの点順次的なラッチとを同時に行う。ある水平走査期間において、データ線Ｘの本数に相当するｍ個のデータが順次ラッチされる。そして、次の水平走査期間において、ラッチされたｍ個のデータは、データ電流Ｉdataに変換された上で、それぞれのデータ線Ｘ1〜Ｘmに対して一斉に出力される。なお、データ線駆動回路４に対してフレームメモリ等（図示せず）から直接データを線順次的に入力する構成でも本発明を適用できるが、その場合においても本発明の主眼とする部分の動作は同様であるので説明を省略する。この場合、データ線駆動回路４にシフトレジスタを含む必要がなくなる。
【００２０】
図２は、本実施形態に係る画素２の回路図である。１つの画素２は、有機ＥＬ素子OLED、能動素子である５つのトランジスタＴ1〜Ｔ5、および、データを保持するキャパシタＣによって構成されている。ダイオードとして表記された有機ＥＬ素子OLEDは、自己に供給された駆動電流Ｉoledによって発光輝度が制御される電流駆動型の素子である。なお、この画素回路では、ｎチャネル型のトランジスタＴ1，Ｔ5と、ｐチャネル型のトランジスタＴ2〜Ｔ4とが用いられているが、これは一例であって、本発明はこれに限定されるものではない。
【００２１】
第１のスイッチングトランジスタＴ1のゲートは、第１の走査信号ＳＥＬ1が供給される走査線に接続され、そのソースは、データ電流Ｉdataが供給されるデータ線Ｘ（ＸはＸ1〜Ｘmの任意の１本を指す）に接続されている。また、第１のスイッチングトランジスタＴ1のドレインは、第２のスイッチングトランジスタＴ2のドレインと、プログラミングトランジスタＴ3のドレインとに共通接続されている。第２の走査信号ＳＥＬ2がゲートに供給された第２のスイッチングトランジスタＴ2のソースは、カレントミラー回路を構成する一対のトランジスタＴ3，Ｔ4のゲートと、キャパシタＣの一方の電極とに共通接続されている。プログラミングトランジスタＴ3のソース、駆動素子の一形態である駆動トランジスタＴ4のソースおよびキャパシタＣの他方の電極には、電源電位Ｖddが印加されている。制御素子の一形態であって、パルス信号ＰＬＳがゲートに供給された制御トランジスタＴ5は、駆動電流Ｉoledの電流経路中、具体的には、駆動トランジスタＴ4のドレインと有機ＥＬ素子OLEDのアノード（陽極）との間に設けられている。この有機ＥＬ素子OLEDのカソード（陰極）には、電源電位Ｖddより低い電位Ｖssが印加されている。プログラミングトランジスタＴ3および駆動トランジスタＴ4は、両者のゲートが互いに接続されたカレントミラー回路を構成している。したがって、プログラミングトランジスタＴ3のチャネルを流れるデータ電流Ｉdataの電流レベルと、駆動トランジスタＴ4のチャネルを流れる駆動電流Ｉoledの電流レベルとは、比例関係になる。
【００２２】
図３は、本実施形態に係る画素２の駆動タイミングチャートである。走査線駆動回路３の線順次走査によって、ある画素２の選択が開始されるタイミングをｔ0とし、その画素２の選択が次に開始されるタイミングをｔ2とする。この１垂直走査期間ｔ0〜ｔ2は、前半のプログラミング期間ｔ0〜ｔ1と、後半の駆動期間ｔ1〜ｔ2とに分けられる。
【００２３】
まず、プログラミング期間t0〜ｔ1では、画素２の選択によって、キャパシタＣに対するデータの書き込みが行われる。タイミングｔ0において、第１の走査信号ＳＥＬ1が高レベル（以下、「Ｈレベル」という）に立ち上がり、第１のスイッチングトランジスタＴ1がオンする。これにより、データ線ＸとプログラミングトランジスタＴ3のドレインとが電気的に接続される。この第１の走査信号ＳＥＬ1の立ち上がりと同期して、第２の走査信号ＳＥＬ2が低レベル（以下、「Ｌレベル」という）に立ち下がって、第２のスイッチングトランジスタＴ2もオンする。これにより、プログラミングトランジスタＴ3は、自己のゲートが自己のドレインに接続されたダイオード接続となり、非線形な抵抗素子として機能する。したがって、プログラミングトランジスタＴ3は、データ線Ｘより供給されたデータ電流Ｉdataを自己のチャネルに流し、データ電流Ｉdataに応じたゲート電圧Ｖgを自己のゲートに発生させる。プログラミングトランジスタＴ3のゲートに接続されたキャパシタＣには、発生したゲート電圧Ｖgに応じた電荷が蓄積され、データが書き込まれる。
【００２４】
プログラミング期間ｔ0〜ｔ1では、パルス信号ＰＬＳがＬレベルに維持されているため、制御トランジスタＴ5はオフのままである。したがって、カレントミラー回路を構成する一対のトランジスタＴ3，Ｔ4の閾値の関係に拘わらず、有機ＥＬ素子OLEDに対する電流経路が遮断され続ける。そのため、この期間ｔ0〜ｔ1において、有機ＥＬ素子OLEDは発光しない。
【００２５】
つぎに、駆動期間ｔ1〜ｔ2では、キャパシタＣの蓄積電荷に応じた駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ、有機ＥＬ素子OLEDが発光する。まず、タイミングｔ1において、第１の走査信号ＳＥＬ1がＬレベルに立ち下がり、第１のスイッチングトランジスタＴ1がオフする。これにより、データ線ＸとプログラミングトランジスタＴ3のドレインとが電気的に分離され、プログラミングトランジスタＴ3に対するデータ電流Ｉdataの供給が停止する。この第１の走査信号ＳＥＬ1の立ち下がりと同期して、第２の走査信号ＳＥＬ2がＨレベルに立ち上がって、第２のスイッチングトランジスタＴ2もオフする。これにより、プログラミングトランジスタＴ3のゲートとドレインとの間が電気的に分離される。駆動トランジスタＴ4のゲートには、キャパシタＣに蓄積された電荷によって、ゲート電圧Ｖg相当が印加される。
【００２６】
タイミングｔ1における第１の走査信号ＳＥＬ1の立ち下がりと同期して、それ以前はＬレベルだったパルス信号ＰＬＳは、ＨレベルとＬレベルとが交互に繰り返されるパルス状の波形へと変化する。このパルス波形は、画素２の次の選択が開始されるタイミングｔ2に至るまで継続される。これにより、パルス信号ＰＬＳによって導通制御される制御トランジスタＴ5は、オンとオフとを交互に繰り返すことになる。制御トランジスタＴ5がオンの場合、電源電位Ｖddから電位Ｖssに向かって、駆動トランジスタＴ4と制御トランジスタＴ5と有機ＥＬ素子OLEDとを介した電流経路が形成される。有機ＥＬ素子OLEDを流れる駆動電流Ｉoledは、その電流値を設定する駆動トランジスタＴ4のチャネル電流に相当し、キャパシタＣの蓄積電荷に起因したゲート電圧Ｖgによって制御される。有機ＥＬ素子OLEDは、駆動電流Ｉoledに応じた輝度で発光する。上述したカレントミラー構成により、有機ＥＬ素子OLEDの発光輝度を規定する駆動電流Ｉoled（駆動トランジスタＴ4のチャネル電流）は、データ線Ｘより供給されたデータ電流Ｉdata（プログラミングトランジスタＴ3のチャネル電流）に比例する。一方、制御トランジスタＴ5がオフの場合、駆動電流Ｉoledの電流経路が制御トランジスタＴ5によって強制的に遮断される。したがって、制御トランジスタＴ5のオフ期間では、有機ＥＬ素子OLEDの発光が一時的に停止し、黒表示となる。このように、駆動期間ｔ1〜ｔ2では、駆動電流Ｉoledの電流経路中に設けられた制御トランジスタＴ5のオンとオフとが複数回行われるため、有機ＥＬ素子OLEDの発光と非発光とが複数回繰り返される。
【００２７】
このように、本実施形態では、制御トランジスタＴ5の導通制御により、画素２が選択されてから次に選択されるまでの期間ｔ0〜ｔ2において、駆動電流Ｉoledの電流経路の遮断が繰り返される。このため、駆動期間ｔ1〜ｔ2において、有機ＥＬ素子OLEDの発光と非発光とが複数回行われる。その結果、画素２の光学応答をインパルス型に近づけることができる。また、この期間ｔ1〜ｔ2において、有機ＥＬ素子OLEDが非発光となる期間（黒表示の期間）が分散されるため、表示画像のちらつきの低減を図ることができる。その結果、表示品質の一層の向上を図ることができる。それとともに、画素２の光学応答を改善することにより、動画表示等における疑似輪郭の発生も有効に抑制可能となる。
【００２８】
また、本実施形態によれば、駆動電流Ｉoledの電流経路中に制御トランジスタＴ5を設けることにより、カレントミラー回路を構成する一対のトランジスタＴ3，Ｔ4の閾値の制約を解消できる。上述した特許文献１に開示されたカレントミラー回路を有する画素回路では、駆動電流Ｉoledの電流経路中に、制御トランジスタＴ5が設けられていない。そのため、駆動トランジスタＴ4の閾値は、プログラミングトランジスタＴ3の閾値よりも低くならないように設定する必要がある。なぜなら、この関係を具備しない場合、キャパシタＣに対するデータの書き込みが十分に完了しないうちに、駆動トランジスタＴ4がオンしてしまい、これに起因したリーク電流によって、有機ＥＬ素子OLEDが発光してしまうからである。さらに、駆動トランジスタＴ４を完全にオフすることができずに有機EL素子OLEDを完全に消灯できない、つまり「黒」表示ができないという問題が発生する場合がある。これに対して、本実施形態のように、駆動電流Ｉoledの電流経路中に制御トランジスタＴ5を追加し、プログラミング期間ｔ0〜ｔ1中、これをオフさせておけば、トランジスタＴ3，Ｔ4の閾値の関係に依存することなく、駆動電流Ｉoledの電流経路を強制的に遮断できる。その結果、プログラミング期間ｔ0〜ｔ1において、駆動トランジスタＴ4のリーク電流に起因した有機ＥＬ素子OLEDの発光を確実に防止でき、表示品質の一層の向上を図ることができる。
【００２９】
なお、上述した実施形態では、駆動期間ｔ1〜ｔ2において、パルス信号ＰＬＳの波形をパルス状にした例について説明した。しかしながら、上述したリーク電流に起因した有機ＥＬ素子OLEDの発光防止のみに着目するならば、少なくともプログラミング期間ｔ0〜ｔ1において、制御トランジスタＴ5がオフしていれば足りる。したがって、例えば、図４に示すように、プログラミング期間ｔ0〜ｔ1ではパルス信号ＰＬＳをＬレベルに維持し、これに続く駆動期間ｔ1〜ｔ2ではパルス信号ＰＬＳをＨレベルに維持してもよい。また、第２のスイッチングトランジスタＴ２をｎチャネル型に変更してＴ２のゲートに走査信号ＳＥＬ１を接続する構成でも同様の効果が得られる。その場合は走査線ＳＥＬ１が不要となるので画素を構成する回路規模が小さくなり、歩留まり向上や開口率向上に貢献できる。
【００３０】
（第２の実施形態）
本実施形態は、駆動トランジスタがプログラミングトランジスタとしての機能も担う、電流プログラム方式における画素回路の構成に関する。なお、後述する各実施形態を含めて、電気光学装置の全体構成は、基本的には、１つの水平ラインＹの構成を除いて、図１と同様である。本実施形態において、１つの水平ラインＹは、走査信号ＳＥＬが供給される１本の走査線と、パルス信号ＰＬＳが供給される１本の信号線とによって構成されている。
【００３１】
図５は、本実施形態に係る画素２の回路図である。１つの画素２は、有機ＥＬ素子OLED、４つのトランジスタＴ1，Ｔ2，Ｔ4，Ｔ5およびキャパシタＣによって構成されている。なお、本実施形態に係る画素回路において、トランジスタＴ1，Ｔ2，Ｔ4，Ｔ5のタイプはすべてｐチャネル型であるが、これは一例であって、本発明はこれに限定されるものではない。
【００３２】
第１のスイッチングトランジスタＴ1のゲートは、走査信号ＳＥＬが供給される走査線に接続され、そのソースは、データ電流Ｉdataが供給されるデータ線Ｘに接続されている。第１のスイッチングトランジスタＴ1のドレインは、制御トランジスタＴ5のドレインと、駆動トランジスタＴ4のソースと、キャパシタＣの一方の電極とに共通接続されている。キャパシタＣの他方の電極は、駆動トランジスタＴ4のゲートと、第２のスイッチングトランジスタＴ2のソースとに共通接続されている。第２のスイッチングトランジスタＴ2のゲートは、第１のスイッチングトランジスタＴ1と同様に、走査信号ＳＥＬが供給される走査線に接続されている。第２のスイッチングトランジスタＴ2のドレインは、駆動トランジスタＴ4のドレインと、有機ＥＬ素子OLEDのアノードとに共通接続されている。この有機ＥＬ素子OLEDのカソードには、電位Ｖssが印加されている。制御トランジスタＴ5のゲートは、パルス信号ＰＬＳが供給される信号線に接続され、そのソースには、電源電位Ｖddが印加されている。
【００３３】
図６は、本実施形態に係る画素２の駆動タイミングチャートである。図５の画素回路では、１垂直走査期間ｔ0〜ｔ2のほぼ全体に亘って、有機ＥＬ素子OLEDに電流が流れるため、有機ＥＬ素子OLEDが発光する。上述した実施形態と同様に、１垂直走査期間ｔ0〜ｔ2は、プログラミング期間ｔ0〜ｔ1と駆動期間ｔ1〜ｔ2とに分けられる。
【００３４】
まず、プログラミング期間t0〜ｔ1では、画素２の選択によって、キャパシタＣに対するデータの書き込みが行われる。タイミングｔ0において、走査信号ＳＥＬがＬレベルに立ち下がり、スイッチングトランジスタＴ1，Ｔ2が共にオンする。これにより、データ線Ｘと駆動トランジスタＴ4のソースとが電気的に接続されるとともに、駆動トランジスタＴ4は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。これにより、駆動トランジスタＴ4は、データ線Ｘより供給されたデータ電流Ｉdataを自己のチャネルに流し、このデータ電流Ｉdataに応じたゲート電圧Ｖgを自己のゲートに発生させる。駆動トランジスタＴ4のゲートとソースとの間に接続されたキャパシタＣには、発生したゲート電圧Ｖgに応じた電荷が蓄積され、データが書き込まれる。このように、プログラミング期間ｔ0〜ｔ1において、駆動トランジスタＴ4は、キャパシタＣにデータを書き込むプログラミングトランジスタとして機能する。
【００３５】
プログラミング期間ｔ0〜ｔ1では、パルス信号ＰＬＳがＨレベルに維持されているため、制御トランジスタＴ5はオフのままである。したがって、電源電位Ｖddから電位Ｖssに向かう駆動電流Ｉoledの電流経路自体は遮断され続ける。しかしながら、データ線Ｘと電位Ｖssとの間に、第１のスイッチングトランジスタＴ1と駆動トランジスタＴ4と有機ＥＬ素子OLEDとを介した、データ電流Ｉdataの電流経路が形成される。したがって、プログラミング期間ｔ0〜ｔ1においても、データ電流Ｉdataに応じた輝度で有機ＥＬ素子OLEDが発光する。
【００３６】
つぎに、駆動期間ｔ1〜ｔ2では、キャパシタＣに蓄積された電荷に応じた駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ、有機ＥＬ素子OLEDが発光する。まず、駆動開始タイミングｔ1において、走査信号ＳＥＬがＨレベルに立ち上がり、スイッチングトランジスタＴ1，Ｔ2が共にオフする。これにより、データ電流Ｉdataが供給されたデータ線Ｘと駆動トランジスタＴ4のソースとが電気的に分離され、駆動トランジスタＴ4のゲートとドレインとの間も電気的に分離される。駆動トランジスタＴ4のゲートには、キャパシタＣの蓄積電荷に応じて、ゲート電圧Ｖg相当が印加される。
【００３７】
タイミングｔ1における走査信号ＳＥＬの立ち上がりと同期して、それ以前はＨレベルだったパルス信号ＰＬＳは、パルス波形へと変化する。これにより、パルス信号ＰＬＳによって導通制御される制御トランジスタＴ5は、オンとオフとを交互に繰り返すことになる。制御トランジスタＴ5がオンの場合、駆動電流Ｉoledの電流経路が形成される。有機ＥＬ素子OLEDを流れる駆動電流Ｉoledは、キャパシタＣの蓄積電荷に起因したゲート電圧Ｖgによって制御され、この電流レベルに応じた輝度で、有機ＥＬ素子OLEDが発光する。一方、制御トランジスタＴ5がオフの場合、駆動電流Ｉoledの電流経路が制御トランジスタＴ5によって強制的に遮断される。このような制御トランジスタＴ5の導通制御を通じて、駆動期間ｔ1〜ｔ2において、有機ＥＬ素子OLEDの発光が断続的に繰り返される。
【００３８】
本実施形態によれば、制御トランジスタＴ5の導通制御により、画素２が選択されてから次に選択されるまでの期間ｔ0〜ｔ2において、駆動電流Ｉoledの電流経路の遮断が複数回行われる。このため、駆動期間ｔ1〜ｔ2において、有機ＥＬ素子OLEDの発光と非発光とが繰り返される。その結果、第１の実施形態と同様に、画素２の光学応答をインパルス型に近づけることができ、かつ、黒表示を分散させることによって、表示画像のちらつきの低減を図ることができる。その結果、表示品質の一層の向上を図ることが可能となる。
【００３９】
なお、本実施形態では、有機ＥＬ素子OLEDの断続的な発光を、駆動電流Ｉoledの電流経路中に存在する制御トランジスタＴ5の導通制御により行っている。しかしながら、例えば、図７または図８に示すように、駆動電流Ｉoledの電流経路中に、制御トランジスタＴ5とは別に第２の制御トランジスタＴ6を追加した場合でも、同様のことを実現できる。図７の画素回路では、第２の制御トランジスタＴ6を、第１の制御トランジスタＴ5のドレインと駆動トランジスタＴ4のソースとの間に設けている。また、図８の画素回路では、第２の制御トランジスタＴ6を、駆動トランジスタＴ4のドレインと有機ＥＬ素子OLEDのアノードとの間に設けている。第２の制御トランジスタＴ6は、一例として、ｎチャネル型のトランジスタであり、そのゲートには、パルス信号ＰＬＳが供給される。一方、第１の制御トランジスタＴ5のゲートには、制御信号ＧＰが供給される。
【００４０】
図９は、図７または図８の画素２の駆動のタイミングチャートである。制御信号ＧＰは、プログラミング期間ｔ0〜ｔ1において、Ｈレベルに維持される。したがって、駆動電流Ｉoledの電流経路は、制御信号ＧＰで導通制御される制御トランジスタＴ5によって複数回遮断される。また、このプログラミング期間ｔ0〜ｔ1では、パルス信号ＰＬＳがＨレベルになるため、第２の制御トランジスタＴ6がオンする。したがって、図５の画素回路と同様に、データ電流Ｉdataの電流経路が形成されて、キャパシタＣにデータが書き込まれるとともに、有機ＥＬ素子OLEDが発光する。続く駆動期間ｔ1〜ｔ2では、制御信号ＧＰがＨレベルになるとともに、パルス信号ＰＬＳがパルス波形になる。したがって、パルス信号ＰＬＳによる第２の制御トランジスタＴ6の導通制御を通じて、有機ＥＬ素子OLEDの発光が断続的に繰り返される。
【００４１】
（第３の実施形態）
本実施形態は、駆動トランジスタがプログラミングトランジスタとしての機能も担う、電流プログラム方式における画素回路の構成に関する。本実施形態において、１つの水平ラインＹは、走査信号ＳＥＬが供給される１本の走査線と、パルス信号ＰＬＳが供給される１本の信号線とによって構成されている。
【００４２】
図１０は、本実施形態に係る画素２の回路図である。１つの画素２は、有機ＥＬ素子OLED、４つのトランジスタＴ1，Ｔ2，Ｔ4，Ｔ5およびキャパシタＣによって構成されている。なお、本実施形態に係る画素回路では、ｎチャネル型のトランジスタＴ1，Ｔ2，Ｔ5とｐチャネル型のトランジスタＴ4とが用いられているが、これは一例であって、本発明はこれに限定されるものではない。
【００４３】
第１のスイッチングトランジスタＴ1のゲートは、走査信号ＳＥＬが供給される走査線に接続され、そのソースは、データ電流Ｉdataが供給されるデータ線Ｘに接続されている。第１のスイッチングトランジスタＴ1のドレインは、第２のスイッチングトランジスタＴ2のソースと、駆動トランジスタＴ4のドレインと、制御トランジスタＴ5のドレインとに共通接続されている。第２のスイッチングトランジスタＴ2のゲートは、第１のスイッチングトランジスタＴ1と同様に、走査信号ＳＥＬが供給される走査線に接続されている。第２のスイッチングトランジスタＴ2のドレインは、キャパシタＣの一方の電極と、駆動トランジスタＴ4のゲートとに共通接続されている。キャパシタＣの他方の電極と駆動トランジスタＴ4のソースとには、電源電位Ｖddが印加されている。パルス信号ＰＬＳがゲートに供給された制御トランジスタＴ5は、駆動トランジスタＴ4のドレインと有機ＥＬ素子OLEDのアノードとの間に設けられている。この有機ＥＬ素子OLEDのカソードには、電位Ｖssが印加されている。
【００４４】
図１１は、本実施形態に係る画素２の駆動タイミングチャートである。上述した実施形態と同様、１垂直走査期間ｔ0〜ｔ2は、プログラミング期間ｔ0〜ｔ1と駆動期間ｔ1〜ｔ2とに分けられる。
【００４５】
まず、プログラミング期間t0〜ｔ1では、画素２の選択によって、キャパシタＣに対するデータの書き込みが行われる。タイミングｔ0において、走査信号ＳＥＬがＨレベルに立ち上がり、スイッチングトランジスタＴ1，Ｔ2が共にオンする。これにより、データ線Ｘと駆動トランジスタＴ4のドレインとが電気的に接続されるとともに、駆動トランジスタＴ4は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。これにより、駆動トランジスタＴ4は、データ線Ｘより供給されたデータ電流Ｉdataを自己のチャネルに流し、このデータ電流Ｉdataに応じたゲート電圧Ｖgを自己のゲートに発生させる。駆動トランジスタＴ4のゲートに接続されたキャパシタＣには、発生したゲート電圧Ｖgに応じた電荷が蓄積され、データが書き込まれる。このように、プログラミング期間ｔ0〜ｔ1において、駆動トランジスタＴ4は、キャパシタＣにデータを書き込むプログラミングトランジスタとして機能する。
【００４６】
プログラミング期間ｔ0〜ｔ1では、パルス信号ＰＬＳがＬレベルに維持されているため、制御トランジスタＴ5はオフのままである。したがって、有機ＥＬ素子OLEDに対する駆動電流Ｉoledの電流経路が遮断され続けるため、この期間ｔ0〜ｔ1において、有機ＥＬ素子OLEDは発光しない。
【００４７】
つぎに、駆動期間ｔ1〜ｔ2では、キャパシタＣに蓄積された電荷に応じた駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ、有機ＥＬ素子OLEDが発光する。まず、駆動開始タイミングｔ1において、走査信号ＳＥＬがＬレベルに立ち下がり、スイッチングトランジスタＴ1，Ｔ2が共にオフする。これにより、データ電流Ｉdataが供給されたデータ線Ｘと駆動トランジスタＴ4のドレインとが電気的に分離され、駆動トランジスタＴ4のゲートとドレインとの間も電気的に分離される。駆動トランジスタＴ4のゲートには、キャパシタＣの蓄積電荷に応じて、ゲート電圧Ｖg相当が印加される。
【００４８】
タイミングｔ1における走査信号ＳＥＬの立ち下がりと同期して、それ以前はＬレベルだったパルス信号ＰＬＳは、パルス波形へと変化する。このパルス波形は、画素２の次の選択が開始されるタイミングｔ2に至るまで継続される。これにより、パルス信号ＰＬＳによって導通制御される制御トランジスタＴ5は、オンとオフとを交互に繰り返すことになる。制御トランジスタＴ5がオンの場合、駆動電流Ｉoledの電流経路が形成されるため、有機ＥＬ素子OLEDは、駆動電流Ｉoledに応じた輝度で発光する。一方、制御トランジスタＴ5がオフの場合、駆動電流Ｉoledの電流経路が制御トランジスタＴ5によって強制的に遮断される。このような制御トランジスタＴ5の導通制御を通じて、駆動電流Ｉoledの電流経路の遮断が繰り返されるため、有機ＥＬ素子OLEDの発光と非発光とが複数回行われる。
【００４９】
このように、本実施形態によれば、上述した実施形態と同様に、画素２の光学応答をインパルス型に近づけることができ、かつ、黒表示を分散させることによって、表示画像のちらつきの低減を図ることができる。その結果、表示品質の一層の向上を図ることができる。
【００５０】
（第４の実施形態）
本実施形態は、電圧プログラム方式における画素回路の構成に係り、特に、ＣＣ（Conductance Control）法と呼ばれるものに関する。ここで、「電圧プログラム方式」とは、データ線Ｘに対するデータの供給を電圧ベースで行う方式をいう。本実施形態において、１つの水平ラインＹは、走査信号ＳＥＬが供給される１本の走査線と、パルス信号ＰＬＳが供給される１本の信号線とによって構成されている。電圧プログラム方式では、データ電圧Ｖdataをデータ線Ｘにそのまま出力する関係上、データ線駆動回路４に可変電流源を設ける必要はない。
【００５１】
図１２は、本実施形態に係る画素２の回路図である。１つの画素２は、有機ＥＬ素子OLED、３つのトランジスタＴ1，Ｔ4，Ｔ5およびキャパシタＣによって構成されている。なお、本実施形態に係る画素回路では、トランジスタＴ1，Ｔ4，Ｔ5のタイプはすべてｎチャネル型であるが、これは一例であって、本発明はこれに限定されるものではない。
【００５２】
スイッチングトランジスタＴ1のゲートは、走査信号ＳＥＬが供給される走査線に接続され、そのドレインは、データ電圧Ｖdataが供給されるデータ線Ｘに接続されている。スイッチングトランジスタＴ1のソースは、キャパシタＣの一方の電極と、駆動トランジスタＴ4のゲートとに共通接続されている。キャパシタＣの他方の電極には電位Ｖssが印加されており、駆動トランジスタＴ4のドレインには電源電位Ｖddが印加されている。制御トランジスタＴ5は、パルス信号ＰＬＳによって導通制御され、そのソースは、有機ＥＬ素子OLEDのアノードに接続されている。この有機ＥＬ素子OLEDのカソードには、電位Ｖssが印加されている。
【００５３】
図１３は、本実施形態に係る画素２の駆動タイミングチャートである。まず、タイミングｔ0において、走査線ＳＥＬがＨレベルに立ち上がり、スイッチングトランジスタＴ1がオンする。これにより、データ線Ｘに供給されたデータ電圧Ｖdataが、スイッチングトランジスタＴ1を介して、キャパシタＣの一方の電極に印加され、データ電圧Ｖdata相当の電荷がキャパシタＣに蓄積される（データの書き込み）。なお、タイミングｔ0からタイミングｔ1までの期間において、パルス信号ＰＬＳはＬレベルに維持されるため、制御トランジスタＴ5はオフのままである。したがって、有機ＥＬ素子OLEDに対する駆動電流Ｉoledの電流経路が遮断されるため、前半の期間ｔ0〜ｔ1において、有機ＥＬ素子OLEDは発光しない。
【００５４】
前半の期間ｔ0〜ｔ1に続く後半の期間ｔ1〜ｔ2では、キャパシタＣに蓄積された電荷に応じた駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ、有機ＥＬ素子OLEDが発光する。タイミングｔ1では、走査信号ＳＥＬがＬレベルに立ち下がり、スイッチングトランジスタＴ1がオフする。これにより、キャパシタＣの一方の電極に対するデータ電圧Ｖdataの印加が停止するが、キャパシタＣの蓄積電荷によって、駆動トランジスタＴ4のゲートにはゲート電圧Ｖg相当が印加される。
【００５５】
タイミングｔ1における走査信号ＳＥＬの立ち下がりと同期して、それ以前はＬレベルだったパルス信号ＰＬＳは、パルス波形へと変化する。このパルス波形は、画素２の次の選択が開始されるタイミングｔ2に至るまで継続される。このような制御トランジスタＴ5の導通制御を通じて、駆動電流Ｉoledの電流経路の遮断が複数回行われるため、有機ＥＬ素子OLEDの発光と非発光とが繰り返される。
【００５６】
このように、本実施形態によれば、上述した実施形態と同様に、画素２の光学応答をインパルス型に近づけることができ、かつ、黒表示を分散させることによって、表示画像のちらつきの低減を図ることができる。その結果、表示品質の一層の向上を図ることができる。なお、本実施形態において、パルス信号ＰＬＳの波形をパルス状にする開始タイミングは、走査信号ＳＥＬの立ち下がりタイミングｔ1と同じでもよいが、特に低階調データの書き込みの安定性を考慮するならば、これよりも所定の時間だけ早く設定してもよい。
【００５７】
（第５の実施形態）
本実施形態は、電圧プログラム方式の画素回路を駆動する画素回路の構成に関する。本実施形態において、１つの水平ラインＹは、第１の走査信号および第２の走査信号がそれぞれ供給される２本の走査線と、パルス信号ＰＬＳが供給される１本の信号線とによって構成されている。
【００５８】
図１４は、本実施形態に係る画素２の回路図である。１つの画素２は、有機ＥＬ素子OLED、４つのトランジスタＴ1，Ｔ2，Ｔ4，Ｔ5および２つのキャパシタＣ1，Ｃ2によって構成されている。なお、本実施形態に係る画素回路では、トランジスタＴ1，Ｔ2，Ｔ4，Ｔ5のタイプがすべてｐチャネル型であるが、これは一例であって、本発明はこれに限定されるものではない。
【００５９】
第１のスイッチングトランジスタＴ1のゲートは、走査信号ＳＥＬが供給される走査線が接続され、そのソースは、データ電圧Ｖdataが供給されるデータ線Ｘに接続されている。第１のスイッチングトランジスタＴ1のドレインは、第１のキャパシタＣ1の一方の電極に接続されている。また、第１のキャパシタＣ1の他方の電極は、第２のキャパシタＣ2の一方の電極と、第２のスイッチングトランジスタＴ2のソースと、駆動トランジスタＴ4のゲートとに共通接続されている。第２のキャパシタＣ2の他方の電極と駆動トランジスタＴ4のソースとには、電源電位Ｖddが印加されている。第２のスイッチングトランジスタＴ2のゲートには第２の走査信号ＳＥＬ2が供給され、そのドレインは、駆動トランジスタＴ4のドレインと制御トランジスタＴ5のソースとに共通接続されている。パルス信号ＰＬＳがゲートに供給された制御トランジスタＴ5は、駆動トランジスタＴ4のドレインと有機ＥＬ素子OLEDのアノードとの間に設けられている。この有機ＥＬ素子OLEDのカソードには、電位Ｖssが印加されている。
【００６０】
図１５は、本実施形態に係る画素２の駆動タイミングチャートである。１垂直走査期間ｔ0〜ｔ4は、期間ｔ0〜ｔ1と、オートゼロ期間ｔ1〜ｔ2と、ロードデータ期間ｔ2〜ｔ3と、駆動期間ｔ3〜ｔ4とに分けられる。
【００６１】
まず、期間t0〜t1において、駆動トランジスタＴ4のドレインの電位が電位Ｖssに設定される。具体的には、タイミングｔ0において、第１および第２の走査信号ＳＥＬ1，ＳＥＬ2が共にＬレベルに立ち下がって、第１および第２のスイッチングトランジスタＴ1，Ｔ2が共にオンする。この期間ｔ0〜ｔ1では、データ線Ｘに対して電源電位Ｖddが固定的に印加されているため、第１のキャパシタＣ1の一方の電極には電源電位Ｖddが印加される。また、この期間ｔ0〜ｔ1では、パルス信号ＰＬＳがＬレベルに維持されているため、制御トランジスタＴ5がオンする。これにより、制御トランジスタＴ5と有機ＥＬ素子OLEDとを介した電流経路が形成され、駆動トランジスタＴ4のドレイン電位が電位Ｖssとなる。したがって、駆動トランジスタＴ4のソースを基準としたゲート電圧Ｖgsがマイナスになって、駆動トランジスタＴ4がオンする。
【００６２】
つぎに、オートゼロ期間t1〜t2において、駆動トランジスタＴ4のゲート電圧Ｖgsが閾値電圧Ｖthになる。この期間ｔ1〜ｔ2では、走査信号ＳＥＬ1，ＳＥＬ2は共にＬレベルなので、スイッチングトランジスタＴ1，Ｔ2のオン状態が維持される。タイミングｔ1において、パルス信号ＰＬＳがＨレベルに立ち上がり、制御トランジスタＴ5がオフになるが、第１のキャパシタＣ1の一方の電極には、データ線からの電源電位Ｖddの印加が継続される。駆動トランジスタＴ4のゲートには、自己のチャネルと第２のスイッチングトランジスタＴ2とを介して、自己のソースに印加された電源電位Ｖddが印加される。これにより、駆動トランジスタＴ4のゲート間電圧Ｖgsは、自己の閾値電圧Ｖthまで押し上げられ、ゲート電圧Ｖgsが閾値電圧Ｖthになった時点で、駆動トランジスタＴ4がオフになる。その結果、駆動トランジスタＴ4のゲートに接続された２つのキャパシタＣ1，Ｃ2の電極には、それぞれ閾値電圧Ｖthが印加されることになる。一方、キャパシタＣ1，Ｃ2の対向する電極には、データ線Ｘからの電源電位Ｖddが印加されているので、それぞれのキャパシタＣ1，Ｃ2の電位差は、電源電位Ｖddと閾値電圧Ｖthとの差（Ｖdd−Ｖth）に設定される（オートゼロ）。
【００６３】
続くロードデータ期間t2〜t3において、オートゼロに設定されたキャパシタＣ1，Ｃ2に対するデータの書き込みが行われる。この期間ｔ2〜ｔ3において、第１の走査信号ＳＥＬ1は、それ以前と同様にＬレベルに維持され、パルス信号ＰＬＳも、それ以前と同様にＨレベルに維持されている。したがって、第１のスイッチングトランジスタＴ1はオンしたままであり、制御トランジスタＴ5はオフしたままである。しかしながら、タイミングｔ2において、第２の走査信号ＳＥＬ2がＨレベルに立ち上がるため、第２のスイッチングトランジスタＴ2がオンからオフに変化する。また、データ電圧Ｖdataとして、従前の電源電位ＶddからΔＶdataだけ低下させた電圧レベルがデータ線Ｘに印加される。変化量ΔＶｄａｔａは、画素２に書き込むデータに応じた可変値であり、これにより、第１のキャパシタＣ1の電位差が低下する。このように第１のキャパシタＣ1の電位差を変化させると、キャパシタＣ1，Ｃ2の容量分割の関係に従い、第２のキャパシタＣ2の電位差も変化する。変化後の各キャパシタＣ1，Ｃ2の電位差は、オートゼロ期間ｔ1〜ｔ2での電位差（Ｖｄｄ−Ｖｔｈ）から変化量ΔＶｄａｔａ相当を差し引いた値によって決まる。変化量ΔＶｄａｔａに起因したキャパシタＣ1，Ｃ2の電位差の変化によって、それぞれのキャパシタＣ1，Ｃ2に対してデータが書き込まれる。
【００６４】
最後に、駆動期間ｔ3〜ｔ4において、第２のキャパシタＣ2に蓄積された電荷に応じた駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ、有機ＥＬ素子OLEDが発光する。タイミングｔ3において、第１の走査信号ＳＥＬ1がＨレベルに立ち上がり、第１のスイッチングトランジスタＴ1がオンからオフに変化する（第２のスイッチングトランジスタＴ2はオフのままである）。また、データ線Ｘの電圧は、電源電位Ｖddへと復帰する。これにより、データ電源電位Ｖddが印加されたデータ線Ｘと第１のキャパシタＣ1の一方の電極とが分離されるとともに、駆動トランジスタＴ4のゲートとドレインとの間も分離される。したがって、駆動トランジスタＴ4のゲートには、第２のキャパシタＣ2の蓄積電荷に応じた電圧（ソースを基準としたゲート電圧Ｖgs）が印加される。なお、駆動トランジスタＴ4を流れる電流Ｉds（駆動電流Ｉoledに相当）の算出式には、駆動トランジスタＴ4の閾値電圧Ｖthとゲート電圧Ｖgsとが変数として含まれる。しかしながら、ゲート電圧Ｖgsとして、第２のキャパシタＣ2の電位差（Ｖgsに相当）を代入した場合、駆動電流Ｉoledの算出式において、閾値電圧Ｖthが相殺される。その結果、駆動電流Ｉoledは、駆動トランジスタＴ4の閾値電圧Ｖthの影響を受けることなく、データ電圧の変化量ΔＶｄａｔａのみに依存することになる。
【００６５】
駆動電流Ｉoledの電流経路は、電源電位Ｖddから電位Ｖssに向かって、駆動トランジスタＴ4と制御トランジスタＴ5と有機ＥＬ素子OLEDとを介した経路となる。この駆動電流Ｉoledは、駆動トランジスタＴ4のチャネル電流に相当し、第２のキャパシタＣ2の蓄積電荷に起因したゲート電圧Ｖgsによって制御される。駆動期間ｔ3〜ｔ4では、上述した各実施形態と同様に、パルス信号ＰＬＳがパルス状になるため、この信号ＰＬＳによって導通制御される制御トランジスタＴ5は、オンとオフとを交互に繰り返す。その結果、駆動電流Ｉoledの電流経路の遮断が繰り返されるため、有機ＥＬ素子OLEDの発光と非発光とが交互に行われる。
【００６６】
このように、本実施形態において、制御トランジスタＴ5は、駆動期間ｔ3〜ｔ4において、駆動電流Ｉoledの電流経路の遮断を繰り返し、この駆動期間ｔ3〜ｔ4を除く期間ｔ0〜ｔ3において、駆動電流Ｉoledの電流経路を遮断し続ける。これにより、上述した実施形態と同様に、画素２の光学応答をインパルス型に近づけることができ、かつ、黒表示を分散させることによって、表示画像のちらつきの低減を図ることができる。その結果、表示品質の一層の向上を図ることができる。なお、本実施形態では、タイミングｔ4において、パルス信号ＰＬＳのパルス波形を終了しているが、特に低階調データの書き込みの安定性を考慮するならば、タイミングｔ4よりも所定の時間だけ早く終了させてもよい。
【００６７】
なお、上述した各実施形態では、電気光学素子として有機ＥＬ素子OLEDを用いた例について説明した。しかしながら、本発明はこれに限定されるものではなく、それ以外の、駆動電流に応じた輝度で発光する電気光学素子に対して適用可能である。
【００６８】
また、上述した各実施形態に係る電気光学装置は、例えば、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【図面の簡単な説明】
【００６９】
【図１】第１の実施形態に係る電気光学装置のブロック構成図。
【図２】第１の実施形態に係る画素の回路図。
【図３】第１の実施形態に係る画素の駆動タイミングチャート。
【図４】第１の実施形態に係る画素の他の駆動タイミングチャート。
【図５】第２の実施形態に係る画素の回路図。
【図６】第２の実施形態に係る画素の駆動タイミングチャート。
【図７】第２の実施形態に係る画素の回路図の変形例。
【図８】第２の実施形態に係る画素の回路図の他の変形例。
【図９】第２の実施形態に係る画素の駆動タイミングチャート。
【図１０】第３の実施形態に係る画素の回路図。
【図１１】第３の実施形態に係る画素の駆動タイミングチャート。
【図１２】第４の実施形態に係る画素の回路図。
【図１３】第４の実施形態に係る画素の駆動タイミングチャート。
【図１４】第５の実施形態に係る画素の回路図。
【図１５】第５の実施形態に係る画素の駆動タイミングチャート。
【符号の説明】
【００７０】
１‥表示部 ２‥画素 ３‥走査線駆動回路 ４‥データ線駆動回路 ５‥制御回路
Ｔ1 ‥第１のスイッチングトランジスタ Ｔ2 ‥第２のスイッチングトランジスタ
Ｔ3 ‥プログラミングトランジスタ Ｔ4 ‥駆動トランジスタ
Ｔ5 ‥制御トランジスタ Ｔ6 ‥第２の制御トランジスタ Ｃ ‥キャパシタ Ｃ1 ‥第１のキャパシタ Ｃ2 ‥第２のキャパシタ OLED‥有機ＥＬ素子
【技術分野】
【０００１】
本発明は、電流によって発光輝度が制御される電気光学素子を用いた電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、駆動電流の電流経路を遮断する技術に関する。
【背景技術】
【０００２】
近年、有機ＥＬ（Electronic Luminescence）素子を用いたフラットパネルディスプレイ（ＦＰＤ）が注目されている。有機ＥＬ素子は、自己を流れる電流によって駆動する典型的な電流駆動型素子であり、その電流レベルに応じた輝度で自己発光する。有機ＥＬ素子を用いたアクティブマトリクス型ディスプレイの駆動方式は、電圧プログラム方式と電流プログラム方式とに大別される。
【０００３】
例えば、電圧プログラム方式に関する特許文献１には、有機ＥＬ素子に駆動電流を供給する電流経路中に、この経路を遮断するトランジスタ（同文献の図５に示すＴＦＴ3）を設けた画素回路が開示されている。このトランジスタは、１フレーム期間の前半においてオン状態に制御されるとともに、その後半においてオフ状態に制御される。したがって、トランジスタがオンして駆動電流が流れる前半期間では、その電流レベルに応じた輝度で有機ＥＬ素子が発光する。また、トランジスタがオフして駆動電流が遮断される後半期間では、有機ＥＬ素子が強制的に消灯するため、黒が表示される。このような手法はブリンキング（Blinking）と呼ばれており、この手法によって、人間の目が感じる残像を断ち切り、動画表示品質の改善を図ることができる。
【０００４】
また、例えば、特許文献２および特許文献３には、電流プログラム方式を用いた画素回路の構成が開示されている。特許文献２は、一対のトランジスタによって構成されたカレントミラー回路を用いた画素回路に関する。また、特許文献３は、有機ＥＬ素子に供給する駆動電流の設定源となる駆動トランジスタにおいて、その電流不均一性と閾値電圧変化との低減を図る画素回路に関する。
【０００５】
【特許文献１】特開２００１−６００７６号公報
【特許文献２】特開２００１−１４７６５９号公報
【特許文献３】特表２００２−５１４３２０号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、駆動電流に応じた輝度で発光する電気光学素子を用いた電気光学装置において、表示品質の改善を図ることである。
【課題を解決するための手段】
【０００７】
かかる課題を解決するために、本発明の第１の電気光学装置は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して配置された複数の画素と、走査線に走査信号を出力することにより、データの書込対象となる画素に対応する走査線を選択するとともに、走査信号と同期したパルス信号を出力する走査線駆動回路と、走査線駆動回路と協働し、書込対象となる画素に対応するデータ線にデータ電圧を出力するデータ線駆動回路とを有する電気光学装置を提供する。ここで、画素のそれぞれは、３つのトランジスタと、キャパシタと、電気光学素子とを有する。スイッチングトランジスタは、ソースまたはドレインの一方の端子がデータ線に接続され、走査信号によって制御される。キャパシタは、スイッチングトランジスタの他方の端子に接続され、データ電圧に応じた電荷を蓄積する。駆動トランジスタは、ゲートがスイッチングトランジスタの他方の端子とキャパシタとに共通接続され、キャパシタに蓄積された電荷に応じて、駆動電流を設定する。電気光学素子は、駆動電流に応じた輝度で発光する。制御トランジスタは、書込対象となる画素に対応する走査線が選択されてから、この走査線が次に選択されるまでの期間において、走査信号と同期したパルス信号に応じて、駆動電流の電流経路の導通と遮断を繰り返す。
【０００８】
上記の電気光学装置において、制御トランジスタは、書込対象となる画素に対応する走査線が選択されてから、この走査線が次に選択されるまでの期間のうち、前半の期間において、駆動電流の電流経路を遮断し続けるとともに、前半の期間に続く後半の期間において、駆動電流の電流経路の導通と遮断を繰り返すことが好ましい。
【０００９】
本発明の第２の電気光学装置は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して配置された複数の画素と、走査線に第１の走査信号を出力することにより、データの書込対象となる画素に対応する走査線を選択するとともに、第１の走査信号と同期した第２の走査信号と、第１の走査信号と同期したパルス信号とを出力する走査線駆動回路と、走査線駆動回路と協働し、書込対象となる画素に対応するデータ線にデータ電圧を出力するデータ線駆動回路とを有する電気光学装置を提供する。ここで、画素のそれぞれは、４つのトランジスタと、２つのキャパシタと、電気光学素子とを有する。第１のスイッチングトランジスタは、ソースまたはドレインの一方の端子がデータ線に接続され、第１の走査信号によって制御される。第１のキャパシタは、一方の電極が第１のスイッチングトランジスタの他方の端子に接続されており、第２のキャパシタは、一方の電極に電源電位が印加されている。第２のスイッチングトランジスタは、ソースまたはドレインの一方の端子が第１のキャパシタの他方の電極と第２のキャパシタの他方の電極とに共通接続され、第２の走査信号によって制御される。駆動トランジスタは、ゲートが第２のスイッチングトランジスタの一方の端子と第１のキャパシタの他方の端子と第２のキャパシタの他方の端子とに共通接続され、ソースに第２のキャパシタの一方の電極が接続され、ドレインに第２のスイッチングトランジスタの他方の端子が接続されている。この駆動トランジスタは、データ電圧に応じた電荷を第２のキャパシタに蓄積させるとともに、第２のキャパシタに蓄積された電荷に応じて、駆動電流を設定する。電気光学素子は、駆動電流に応じた輝度で発光する。制御トランジスタは、書込対象となる画素に対応する走査線が選択されてから、この走査線が次に選択されるまでの期間において、第１のキャパシタと第２のキャパシタの容量結合を利用して駆動トランジスタのゲート・ソース間電圧を調整した後に、第１の走査信号と同期したパルス信号に応じて、駆動電流の電流経路の導通と遮断を繰り返す。
【００１０】
上記の電気光学装置において、制御トランジスタは、走査線駆動回路より出力されるパルス信号によって導通制御されることが好ましい。この場合、走査線駆動回路は、書込対象となる画素に供給する走査信号と同期して、書込対象となる画素に供給するパルス信号を、高レベルと低レベルとが交互に繰り返されるパルス状にすることが好ましい。
【００１１】
また、上記の電気光学装置において、制御トランジスタは、書込対象となる画素に対応する走査線が選択されてから、この走査線が次に選択されるまでの期間のうち、駆動期間において、駆動電流の電流経路の導通と遮断を繰り返し、駆動期間を除く期間において、駆動電流の電流経路を遮断し続けることが好ましい。
【００１２】
本発明の電子機器は、上述した電気光学装置が実装されてなる。
【００１３】
本発明の電気光学装置の駆動方法は、走査線とデータ線との交差に対応して配置された複数の画素と、走査線に走査信号を出力することにより、表示階調を示すデータの書込対象となる画素に対応する走査線を選択する走査線駆動回路と、走査線駆動回路と協働し、書込対象となる画素に対応するデータ線に表示階調に相当する大きさのデータ電圧を出力するデータ線駆動回路とを有する電気光学装置の駆動方法を提供する。この駆動方法は、書込対象となる画素に対応するデータ線にデータ電圧を出力する第１のステップと、書込対象となる画素が有する第１のキャパシタと第２のキャパシタに、データ線に供給されたデータ電圧に応じてデータの書き込みを行う第２のステップと、書込対象となる画素が有する駆動トランジスタによって、第２のキャパシタに蓄積された電荷に応じた駆動電流を設定し、設定された駆動電流を、駆動電流に応じた輝度で発光する電気光学素子に供給する第３のステップと、書込対象となる画素に対応する走査線が選択されてから、この走査線が次に選択されるまでの期間において、走査信号に同期して駆動電流の電流経路の導通と遮断を繰り返す第４のステップとを有する。
【００１４】
上記の電気光学装置の駆動方法において、第２のステップが行われる前に、駆動トランジスタのゲート・ソース間電圧を調整する第５のステップをさらに有することが好ましい。
【発明を実施するための最良の形態】
【００１５】
（第１の実施形態）
本実施形態は、電流プログラム方式を用いた電気光学装置に係り、特に、それぞれの画素がカレントミラー回路を含んでいるアクティブマトリクス型ディスプレイの表示制御に関する。ここで、「電流プログラム方式」とは、データ線に対するデータの供給を電流ベースで行う方式をいう。
【００１６】
図１は、電気光学装置のブロック構成図である。表示部１には、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいるとともに、水平方向に延在している水平ライン群Ｙ1〜Ｙnと、垂直方向に延在しているデータ線群Ｘ1〜Ｘmとが配置されている。１つの水平ラインＹ（ＹはＹ1〜Ｙnの任意の１つを指す）は、２本の走査線と１本の信号線で構成されており、それぞれに対して、第１の走査信号ＳＥＬ1、第２の走査信号ＳＥＬ2、パルス信号ＰＬＳが出力される。これらの走査信号ＳＥＬ1，ＳＥＬ2は、基本的に、互いに排他的な論理レベルをとるが、一方の変化タイミングを若干ずらすこともある。それぞれの画素２は、水平ライン群Ｙ1〜Ｙnとデータ線群Ｘ1〜Ｘmとの各交差に対応して配置されている。パルス信号ＰＬＳは、ある画素２が選択されてから、この画素２が次に選択されるまでの期間（本実施形態では１垂直走査期間）において、その画素２を構成する電気光学素子をインパルス駆動させる制御信号である。なお、本実施形態では、１つの画素２を画像の最小表示単位としているが、１つの画素２を複数のサブ画素で構成してもよい。また、図１では、各画素２に所定の固定電位Ｖdd，Ｖssを供給する電源線等が省略されている。
【００１７】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖs、水平同期信号Ｈs、ドットクロック信号DCLKおよび階調データＤ等に基づいて、走査線駆動回路３とデータ線駆動回路４とを同期制御する。この同期制御の下、走査線駆動回路３およびデータ線駆動回路４は、互いに協働して、表示部１の表示制御を行う。
【００１８】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、走査線に走査信号ＳＥＬ1，ＳＥＬ2を出力することによって、走査線を順番に選択していく。このような線順次走査により、１垂直走査期間において、所定の走査方向に（一般的には最上から最下に向かって）、１水平ライン分の画素群に相当する画素行が順番に選択されていく。
【００１９】
一方、データ線駆動回路４は、シフトレジスタ、ラインラッチ回路、出力回路等を主体に構成されている。本実施形態において、データ線駆動回路４は、電流プログラム方式を用いる関係上、画素２の表示階調に相当するデータ（データ電圧Ｖdata）をデータ電流Ｉdataへと変換する可変電流源を含む。データ線駆動回路４は、１水平走査期間において、今回データを書き込む画素行に対するデータ電流Ｉdataの一斉出力と、次の水平走査期間で書き込みを行う画素行に関するデータの点順次的なラッチとを同時に行う。ある水平走査期間において、データ線Ｘの本数に相当するｍ個のデータが順次ラッチされる。そして、次の水平走査期間において、ラッチされたｍ個のデータは、データ電流Ｉdataに変換された上で、それぞれのデータ線Ｘ1〜Ｘmに対して一斉に出力される。なお、データ線駆動回路４に対してフレームメモリ等（図示せず）から直接データを線順次的に入力する構成でも本発明を適用できるが、その場合においても本発明の主眼とする部分の動作は同様であるので説明を省略する。この場合、データ線駆動回路４にシフトレジスタを含む必要がなくなる。
【００２０】
図２は、本実施形態に係る画素２の回路図である。１つの画素２は、有機ＥＬ素子OLED、能動素子である５つのトランジスタＴ1〜Ｔ5、および、データを保持するキャパシタＣによって構成されている。ダイオードとして表記された有機ＥＬ素子OLEDは、自己に供給された駆動電流Ｉoledによって発光輝度が制御される電流駆動型の素子である。なお、この画素回路では、ｎチャネル型のトランジスタＴ1，Ｔ5と、ｐチャネル型のトランジスタＴ2〜Ｔ4とが用いられているが、これは一例であって、本発明はこれに限定されるものではない。
【００２１】
第１のスイッチングトランジスタＴ1のゲートは、第１の走査信号ＳＥＬ1が供給される走査線に接続され、そのソースは、データ電流Ｉdataが供給されるデータ線Ｘ（ＸはＸ1〜Ｘmの任意の１本を指す）に接続されている。また、第１のスイッチングトランジスタＴ1のドレインは、第２のスイッチングトランジスタＴ2のドレインと、プログラミングトランジスタＴ3のドレインとに共通接続されている。第２の走査信号ＳＥＬ2がゲートに供給された第２のスイッチングトランジスタＴ2のソースは、カレントミラー回路を構成する一対のトランジスタＴ3，Ｔ4のゲートと、キャパシタＣの一方の電極とに共通接続されている。プログラミングトランジスタＴ3のソース、駆動素子の一形態である駆動トランジスタＴ4のソースおよびキャパシタＣの他方の電極には、電源電位Ｖddが印加されている。制御素子の一形態であって、パルス信号ＰＬＳがゲートに供給された制御トランジスタＴ5は、駆動電流Ｉoledの電流経路中、具体的には、駆動トランジスタＴ4のドレインと有機ＥＬ素子OLEDのアノード（陽極）との間に設けられている。この有機ＥＬ素子OLEDのカソード（陰極）には、電源電位Ｖddより低い電位Ｖssが印加されている。プログラミングトランジスタＴ3および駆動トランジスタＴ4は、両者のゲートが互いに接続されたカレントミラー回路を構成している。したがって、プログラミングトランジスタＴ3のチャネルを流れるデータ電流Ｉdataの電流レベルと、駆動トランジスタＴ4のチャネルを流れる駆動電流Ｉoledの電流レベルとは、比例関係になる。
【００２２】
図３は、本実施形態に係る画素２の駆動タイミングチャートである。走査線駆動回路３の線順次走査によって、ある画素２の選択が開始されるタイミングをｔ0とし、その画素２の選択が次に開始されるタイミングをｔ2とする。この１垂直走査期間ｔ0〜ｔ2は、前半のプログラミング期間ｔ0〜ｔ1と、後半の駆動期間ｔ1〜ｔ2とに分けられる。
【００２３】
まず、プログラミング期間t0〜ｔ1では、画素２の選択によって、キャパシタＣに対するデータの書き込みが行われる。タイミングｔ0において、第１の走査信号ＳＥＬ1が高レベル（以下、「Ｈレベル」という）に立ち上がり、第１のスイッチングトランジスタＴ1がオンする。これにより、データ線ＸとプログラミングトランジスタＴ3のドレインとが電気的に接続される。この第１の走査信号ＳＥＬ1の立ち上がりと同期して、第２の走査信号ＳＥＬ2が低レベル（以下、「Ｌレベル」という）に立ち下がって、第２のスイッチングトランジスタＴ2もオンする。これにより、プログラミングトランジスタＴ3は、自己のゲートが自己のドレインに接続されたダイオード接続となり、非線形な抵抗素子として機能する。したがって、プログラミングトランジスタＴ3は、データ線Ｘより供給されたデータ電流Ｉdataを自己のチャネルに流し、データ電流Ｉdataに応じたゲート電圧Ｖgを自己のゲートに発生させる。プログラミングトランジスタＴ3のゲートに接続されたキャパシタＣには、発生したゲート電圧Ｖgに応じた電荷が蓄積され、データが書き込まれる。
【００２４】
プログラミング期間ｔ0〜ｔ1では、パルス信号ＰＬＳがＬレベルに維持されているため、制御トランジスタＴ5はオフのままである。したがって、カレントミラー回路を構成する一対のトランジスタＴ3，Ｔ4の閾値の関係に拘わらず、有機ＥＬ素子OLEDに対する電流経路が遮断され続ける。そのため、この期間ｔ0〜ｔ1において、有機ＥＬ素子OLEDは発光しない。
【００２５】
つぎに、駆動期間ｔ1〜ｔ2では、キャパシタＣの蓄積電荷に応じた駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ、有機ＥＬ素子OLEDが発光する。まず、タイミングｔ1において、第１の走査信号ＳＥＬ1がＬレベルに立ち下がり、第１のスイッチングトランジスタＴ1がオフする。これにより、データ線ＸとプログラミングトランジスタＴ3のドレインとが電気的に分離され、プログラミングトランジスタＴ3に対するデータ電流Ｉdataの供給が停止する。この第１の走査信号ＳＥＬ1の立ち下がりと同期して、第２の走査信号ＳＥＬ2がＨレベルに立ち上がって、第２のスイッチングトランジスタＴ2もオフする。これにより、プログラミングトランジスタＴ3のゲートとドレインとの間が電気的に分離される。駆動トランジスタＴ4のゲートには、キャパシタＣに蓄積された電荷によって、ゲート電圧Ｖg相当が印加される。
【００２６】
タイミングｔ1における第１の走査信号ＳＥＬ1の立ち下がりと同期して、それ以前はＬレベルだったパルス信号ＰＬＳは、ＨレベルとＬレベルとが交互に繰り返されるパルス状の波形へと変化する。このパルス波形は、画素２の次の選択が開始されるタイミングｔ2に至るまで継続される。これにより、パルス信号ＰＬＳによって導通制御される制御トランジスタＴ5は、オンとオフとを交互に繰り返すことになる。制御トランジスタＴ5がオンの場合、電源電位Ｖddから電位Ｖssに向かって、駆動トランジスタＴ4と制御トランジスタＴ5と有機ＥＬ素子OLEDとを介した電流経路が形成される。有機ＥＬ素子OLEDを流れる駆動電流Ｉoledは、その電流値を設定する駆動トランジスタＴ4のチャネル電流に相当し、キャパシタＣの蓄積電荷に起因したゲート電圧Ｖgによって制御される。有機ＥＬ素子OLEDは、駆動電流Ｉoledに応じた輝度で発光する。上述したカレントミラー構成により、有機ＥＬ素子OLEDの発光輝度を規定する駆動電流Ｉoled（駆動トランジスタＴ4のチャネル電流）は、データ線Ｘより供給されたデータ電流Ｉdata（プログラミングトランジスタＴ3のチャネル電流）に比例する。一方、制御トランジスタＴ5がオフの場合、駆動電流Ｉoledの電流経路が制御トランジスタＴ5によって強制的に遮断される。したがって、制御トランジスタＴ5のオフ期間では、有機ＥＬ素子OLEDの発光が一時的に停止し、黒表示となる。このように、駆動期間ｔ1〜ｔ2では、駆動電流Ｉoledの電流経路中に設けられた制御トランジスタＴ5のオンとオフとが複数回行われるため、有機ＥＬ素子OLEDの発光と非発光とが複数回繰り返される。
【００２７】
このように、本実施形態では、制御トランジスタＴ5の導通制御により、画素２が選択されてから次に選択されるまでの期間ｔ0〜ｔ2において、駆動電流Ｉoledの電流経路の遮断が繰り返される。このため、駆動期間ｔ1〜ｔ2において、有機ＥＬ素子OLEDの発光と非発光とが複数回行われる。その結果、画素２の光学応答をインパルス型に近づけることができる。また、この期間ｔ1〜ｔ2において、有機ＥＬ素子OLEDが非発光となる期間（黒表示の期間）が分散されるため、表示画像のちらつきの低減を図ることができる。その結果、表示品質の一層の向上を図ることができる。それとともに、画素２の光学応答を改善することにより、動画表示等における疑似輪郭の発生も有効に抑制可能となる。
【００２８】
また、本実施形態によれば、駆動電流Ｉoledの電流経路中に制御トランジスタＴ5を設けることにより、カレントミラー回路を構成する一対のトランジスタＴ3，Ｔ4の閾値の制約を解消できる。上述した特許文献１に開示されたカレントミラー回路を有する画素回路では、駆動電流Ｉoledの電流経路中に、制御トランジスタＴ5が設けられていない。そのため、駆動トランジスタＴ4の閾値は、プログラミングトランジスタＴ3の閾値よりも低くならないように設定する必要がある。なぜなら、この関係を具備しない場合、キャパシタＣに対するデータの書き込みが十分に完了しないうちに、駆動トランジスタＴ4がオンしてしまい、これに起因したリーク電流によって、有機ＥＬ素子OLEDが発光してしまうからである。さらに、駆動トランジスタＴ４を完全にオフすることができずに有機EL素子OLEDを完全に消灯できない、つまり「黒」表示ができないという問題が発生する場合がある。これに対して、本実施形態のように、駆動電流Ｉoledの電流経路中に制御トランジスタＴ5を追加し、プログラミング期間ｔ0〜ｔ1中、これをオフさせておけば、トランジスタＴ3，Ｔ4の閾値の関係に依存することなく、駆動電流Ｉoledの電流経路を強制的に遮断できる。その結果、プログラミング期間ｔ0〜ｔ1において、駆動トランジスタＴ4のリーク電流に起因した有機ＥＬ素子OLEDの発光を確実に防止でき、表示品質の一層の向上を図ることができる。
【００２９】
なお、上述した実施形態では、駆動期間ｔ1〜ｔ2において、パルス信号ＰＬＳの波形をパルス状にした例について説明した。しかしながら、上述したリーク電流に起因した有機ＥＬ素子OLEDの発光防止のみに着目するならば、少なくともプログラミング期間ｔ0〜ｔ1において、制御トランジスタＴ5がオフしていれば足りる。したがって、例えば、図４に示すように、プログラミング期間ｔ0〜ｔ1ではパルス信号ＰＬＳをＬレベルに維持し、これに続く駆動期間ｔ1〜ｔ2ではパルス信号ＰＬＳをＨレベルに維持してもよい。また、第２のスイッチングトランジスタＴ２をｎチャネル型に変更してＴ２のゲートに走査信号ＳＥＬ１を接続する構成でも同様の効果が得られる。その場合は走査線ＳＥＬ１が不要となるので画素を構成する回路規模が小さくなり、歩留まり向上や開口率向上に貢献できる。
【００３０】
（第２の実施形態）
本実施形態は、駆動トランジスタがプログラミングトランジスタとしての機能も担う、電流プログラム方式における画素回路の構成に関する。なお、後述する各実施形態を含めて、電気光学装置の全体構成は、基本的には、１つの水平ラインＹの構成を除いて、図１と同様である。本実施形態において、１つの水平ラインＹは、走査信号ＳＥＬが供給される１本の走査線と、パルス信号ＰＬＳが供給される１本の信号線とによって構成されている。
【００３１】
図５は、本実施形態に係る画素２の回路図である。１つの画素２は、有機ＥＬ素子OLED、４つのトランジスタＴ1，Ｔ2，Ｔ4，Ｔ5およびキャパシタＣによって構成されている。なお、本実施形態に係る画素回路において、トランジスタＴ1，Ｔ2，Ｔ4，Ｔ5のタイプはすべてｐチャネル型であるが、これは一例であって、本発明はこれに限定されるものではない。
【００３２】
第１のスイッチングトランジスタＴ1のゲートは、走査信号ＳＥＬが供給される走査線に接続され、そのソースは、データ電流Ｉdataが供給されるデータ線Ｘに接続されている。第１のスイッチングトランジスタＴ1のドレインは、制御トランジスタＴ5のドレインと、駆動トランジスタＴ4のソースと、キャパシタＣの一方の電極とに共通接続されている。キャパシタＣの他方の電極は、駆動トランジスタＴ4のゲートと、第２のスイッチングトランジスタＴ2のソースとに共通接続されている。第２のスイッチングトランジスタＴ2のゲートは、第１のスイッチングトランジスタＴ1と同様に、走査信号ＳＥＬが供給される走査線に接続されている。第２のスイッチングトランジスタＴ2のドレインは、駆動トランジスタＴ4のドレインと、有機ＥＬ素子OLEDのアノードとに共通接続されている。この有機ＥＬ素子OLEDのカソードには、電位Ｖssが印加されている。制御トランジスタＴ5のゲートは、パルス信号ＰＬＳが供給される信号線に接続され、そのソースには、電源電位Ｖddが印加されている。
【００３３】
図６は、本実施形態に係る画素２の駆動タイミングチャートである。図５の画素回路では、１垂直走査期間ｔ0〜ｔ2のほぼ全体に亘って、有機ＥＬ素子OLEDに電流が流れるため、有機ＥＬ素子OLEDが発光する。上述した実施形態と同様に、１垂直走査期間ｔ0〜ｔ2は、プログラミング期間ｔ0〜ｔ1と駆動期間ｔ1〜ｔ2とに分けられる。
【００３４】
まず、プログラミング期間t0〜ｔ1では、画素２の選択によって、キャパシタＣに対するデータの書き込みが行われる。タイミングｔ0において、走査信号ＳＥＬがＬレベルに立ち下がり、スイッチングトランジスタＴ1，Ｔ2が共にオンする。これにより、データ線Ｘと駆動トランジスタＴ4のソースとが電気的に接続されるとともに、駆動トランジスタＴ4は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。これにより、駆動トランジスタＴ4は、データ線Ｘより供給されたデータ電流Ｉdataを自己のチャネルに流し、このデータ電流Ｉdataに応じたゲート電圧Ｖgを自己のゲートに発生させる。駆動トランジスタＴ4のゲートとソースとの間に接続されたキャパシタＣには、発生したゲート電圧Ｖgに応じた電荷が蓄積され、データが書き込まれる。このように、プログラミング期間ｔ0〜ｔ1において、駆動トランジスタＴ4は、キャパシタＣにデータを書き込むプログラミングトランジスタとして機能する。
【００３５】
プログラミング期間ｔ0〜ｔ1では、パルス信号ＰＬＳがＨレベルに維持されているため、制御トランジスタＴ5はオフのままである。したがって、電源電位Ｖddから電位Ｖssに向かう駆動電流Ｉoledの電流経路自体は遮断され続ける。しかしながら、データ線Ｘと電位Ｖssとの間に、第１のスイッチングトランジスタＴ1と駆動トランジスタＴ4と有機ＥＬ素子OLEDとを介した、データ電流Ｉdataの電流経路が形成される。したがって、プログラミング期間ｔ0〜ｔ1においても、データ電流Ｉdataに応じた輝度で有機ＥＬ素子OLEDが発光する。
【００３６】
つぎに、駆動期間ｔ1〜ｔ2では、キャパシタＣに蓄積された電荷に応じた駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ、有機ＥＬ素子OLEDが発光する。まず、駆動開始タイミングｔ1において、走査信号ＳＥＬがＨレベルに立ち上がり、スイッチングトランジスタＴ1，Ｔ2が共にオフする。これにより、データ電流Ｉdataが供給されたデータ線Ｘと駆動トランジスタＴ4のソースとが電気的に分離され、駆動トランジスタＴ4のゲートとドレインとの間も電気的に分離される。駆動トランジスタＴ4のゲートには、キャパシタＣの蓄積電荷に応じて、ゲート電圧Ｖg相当が印加される。
【００３７】
タイミングｔ1における走査信号ＳＥＬの立ち上がりと同期して、それ以前はＨレベルだったパルス信号ＰＬＳは、パルス波形へと変化する。これにより、パルス信号ＰＬＳによって導通制御される制御トランジスタＴ5は、オンとオフとを交互に繰り返すことになる。制御トランジスタＴ5がオンの場合、駆動電流Ｉoledの電流経路が形成される。有機ＥＬ素子OLEDを流れる駆動電流Ｉoledは、キャパシタＣの蓄積電荷に起因したゲート電圧Ｖgによって制御され、この電流レベルに応じた輝度で、有機ＥＬ素子OLEDが発光する。一方、制御トランジスタＴ5がオフの場合、駆動電流Ｉoledの電流経路が制御トランジスタＴ5によって強制的に遮断される。このような制御トランジスタＴ5の導通制御を通じて、駆動期間ｔ1〜ｔ2において、有機ＥＬ素子OLEDの発光が断続的に繰り返される。
【００３８】
本実施形態によれば、制御トランジスタＴ5の導通制御により、画素２が選択されてから次に選択されるまでの期間ｔ0〜ｔ2において、駆動電流Ｉoledの電流経路の遮断が複数回行われる。このため、駆動期間ｔ1〜ｔ2において、有機ＥＬ素子OLEDの発光と非発光とが繰り返される。その結果、第１の実施形態と同様に、画素２の光学応答をインパルス型に近づけることができ、かつ、黒表示を分散させることによって、表示画像のちらつきの低減を図ることができる。その結果、表示品質の一層の向上を図ることが可能となる。
【００３９】
なお、本実施形態では、有機ＥＬ素子OLEDの断続的な発光を、駆動電流Ｉoledの電流経路中に存在する制御トランジスタＴ5の導通制御により行っている。しかしながら、例えば、図７または図８に示すように、駆動電流Ｉoledの電流経路中に、制御トランジスタＴ5とは別に第２の制御トランジスタＴ6を追加した場合でも、同様のことを実現できる。図７の画素回路では、第２の制御トランジスタＴ6を、第１の制御トランジスタＴ5のドレインと駆動トランジスタＴ4のソースとの間に設けている。また、図８の画素回路では、第２の制御トランジスタＴ6を、駆動トランジスタＴ4のドレインと有機ＥＬ素子OLEDのアノードとの間に設けている。第２の制御トランジスタＴ6は、一例として、ｎチャネル型のトランジスタであり、そのゲートには、パルス信号ＰＬＳが供給される。一方、第１の制御トランジスタＴ5のゲートには、制御信号ＧＰが供給される。
【００４０】
図９は、図７または図８の画素２の駆動のタイミングチャートである。制御信号ＧＰは、プログラミング期間ｔ0〜ｔ1において、Ｈレベルに維持される。したがって、駆動電流Ｉoledの電流経路は、制御信号ＧＰで導通制御される制御トランジスタＴ5によって複数回遮断される。また、このプログラミング期間ｔ0〜ｔ1では、パルス信号ＰＬＳがＨレベルになるため、第２の制御トランジスタＴ6がオンする。したがって、図５の画素回路と同様に、データ電流Ｉdataの電流経路が形成されて、キャパシタＣにデータが書き込まれるとともに、有機ＥＬ素子OLEDが発光する。続く駆動期間ｔ1〜ｔ2では、制御信号ＧＰがＨレベルになるとともに、パルス信号ＰＬＳがパルス波形になる。したがって、パルス信号ＰＬＳによる第２の制御トランジスタＴ6の導通制御を通じて、有機ＥＬ素子OLEDの発光が断続的に繰り返される。
【００４１】
（第３の実施形態）
本実施形態は、駆動トランジスタがプログラミングトランジスタとしての機能も担う、電流プログラム方式における画素回路の構成に関する。本実施形態において、１つの水平ラインＹは、走査信号ＳＥＬが供給される１本の走査線と、パルス信号ＰＬＳが供給される１本の信号線とによって構成されている。
【００４２】
図１０は、本実施形態に係る画素２の回路図である。１つの画素２は、有機ＥＬ素子OLED、４つのトランジスタＴ1，Ｔ2，Ｔ4，Ｔ5およびキャパシタＣによって構成されている。なお、本実施形態に係る画素回路では、ｎチャネル型のトランジスタＴ1，Ｔ2，Ｔ5とｐチャネル型のトランジスタＴ4とが用いられているが、これは一例であって、本発明はこれに限定されるものではない。
【００４３】
第１のスイッチングトランジスタＴ1のゲートは、走査信号ＳＥＬが供給される走査線に接続され、そのソースは、データ電流Ｉdataが供給されるデータ線Ｘに接続されている。第１のスイッチングトランジスタＴ1のドレインは、第２のスイッチングトランジスタＴ2のソースと、駆動トランジスタＴ4のドレインと、制御トランジスタＴ5のドレインとに共通接続されている。第２のスイッチングトランジスタＴ2のゲートは、第１のスイッチングトランジスタＴ1と同様に、走査信号ＳＥＬが供給される走査線に接続されている。第２のスイッチングトランジスタＴ2のドレインは、キャパシタＣの一方の電極と、駆動トランジスタＴ4のゲートとに共通接続されている。キャパシタＣの他方の電極と駆動トランジスタＴ4のソースとには、電源電位Ｖddが印加されている。パルス信号ＰＬＳがゲートに供給された制御トランジスタＴ5は、駆動トランジスタＴ4のドレインと有機ＥＬ素子OLEDのアノードとの間に設けられている。この有機ＥＬ素子OLEDのカソードには、電位Ｖssが印加されている。
【００４４】
図１１は、本実施形態に係る画素２の駆動タイミングチャートである。上述した実施形態と同様、１垂直走査期間ｔ0〜ｔ2は、プログラミング期間ｔ0〜ｔ1と駆動期間ｔ1〜ｔ2とに分けられる。
【００４５】
まず、プログラミング期間t0〜ｔ1では、画素２の選択によって、キャパシタＣに対するデータの書き込みが行われる。タイミングｔ0において、走査信号ＳＥＬがＨレベルに立ち上がり、スイッチングトランジスタＴ1，Ｔ2が共にオンする。これにより、データ線Ｘと駆動トランジスタＴ4のドレインとが電気的に接続されるとともに、駆動トランジスタＴ4は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。これにより、駆動トランジスタＴ4は、データ線Ｘより供給されたデータ電流Ｉdataを自己のチャネルに流し、このデータ電流Ｉdataに応じたゲート電圧Ｖgを自己のゲートに発生させる。駆動トランジスタＴ4のゲートに接続されたキャパシタＣには、発生したゲート電圧Ｖgに応じた電荷が蓄積され、データが書き込まれる。このように、プログラミング期間ｔ0〜ｔ1において、駆動トランジスタＴ4は、キャパシタＣにデータを書き込むプログラミングトランジスタとして機能する。
【００４６】
プログラミング期間ｔ0〜ｔ1では、パルス信号ＰＬＳがＬレベルに維持されているため、制御トランジスタＴ5はオフのままである。したがって、有機ＥＬ素子OLEDに対する駆動電流Ｉoledの電流経路が遮断され続けるため、この期間ｔ0〜ｔ1において、有機ＥＬ素子OLEDは発光しない。
【００４７】
つぎに、駆動期間ｔ1〜ｔ2では、キャパシタＣに蓄積された電荷に応じた駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ、有機ＥＬ素子OLEDが発光する。まず、駆動開始タイミングｔ1において、走査信号ＳＥＬがＬレベルに立ち下がり、スイッチングトランジスタＴ1，Ｔ2が共にオフする。これにより、データ電流Ｉdataが供給されたデータ線Ｘと駆動トランジスタＴ4のドレインとが電気的に分離され、駆動トランジスタＴ4のゲートとドレインとの間も電気的に分離される。駆動トランジスタＴ4のゲートには、キャパシタＣの蓄積電荷に応じて、ゲート電圧Ｖg相当が印加される。
【００４８】
タイミングｔ1における走査信号ＳＥＬの立ち下がりと同期して、それ以前はＬレベルだったパルス信号ＰＬＳは、パルス波形へと変化する。このパルス波形は、画素２の次の選択が開始されるタイミングｔ2に至るまで継続される。これにより、パルス信号ＰＬＳによって導通制御される制御トランジスタＴ5は、オンとオフとを交互に繰り返すことになる。制御トランジスタＴ5がオンの場合、駆動電流Ｉoledの電流経路が形成されるため、有機ＥＬ素子OLEDは、駆動電流Ｉoledに応じた輝度で発光する。一方、制御トランジスタＴ5がオフの場合、駆動電流Ｉoledの電流経路が制御トランジスタＴ5によって強制的に遮断される。このような制御トランジスタＴ5の導通制御を通じて、駆動電流Ｉoledの電流経路の遮断が繰り返されるため、有機ＥＬ素子OLEDの発光と非発光とが複数回行われる。
【００４９】
このように、本実施形態によれば、上述した実施形態と同様に、画素２の光学応答をインパルス型に近づけることができ、かつ、黒表示を分散させることによって、表示画像のちらつきの低減を図ることができる。その結果、表示品質の一層の向上を図ることができる。
【００５０】
（第４の実施形態）
本実施形態は、電圧プログラム方式における画素回路の構成に係り、特に、ＣＣ（Conductance Control）法と呼ばれるものに関する。ここで、「電圧プログラム方式」とは、データ線Ｘに対するデータの供給を電圧ベースで行う方式をいう。本実施形態において、１つの水平ラインＹは、走査信号ＳＥＬが供給される１本の走査線と、パルス信号ＰＬＳが供給される１本の信号線とによって構成されている。電圧プログラム方式では、データ電圧Ｖdataをデータ線Ｘにそのまま出力する関係上、データ線駆動回路４に可変電流源を設ける必要はない。
【００５１】
図１２は、本実施形態に係る画素２の回路図である。１つの画素２は、有機ＥＬ素子OLED、３つのトランジスタＴ1，Ｔ4，Ｔ5およびキャパシタＣによって構成されている。なお、本実施形態に係る画素回路では、トランジスタＴ1，Ｔ4，Ｔ5のタイプはすべてｎチャネル型であるが、これは一例であって、本発明はこれに限定されるものではない。
【００５２】
スイッチングトランジスタＴ1のゲートは、走査信号ＳＥＬが供給される走査線に接続され、そのドレインは、データ電圧Ｖdataが供給されるデータ線Ｘに接続されている。スイッチングトランジスタＴ1のソースは、キャパシタＣの一方の電極と、駆動トランジスタＴ4のゲートとに共通接続されている。キャパシタＣの他方の電極には電位Ｖssが印加されており、駆動トランジスタＴ4のドレインには電源電位Ｖddが印加されている。制御トランジスタＴ5は、パルス信号ＰＬＳによって導通制御され、そのソースは、有機ＥＬ素子OLEDのアノードに接続されている。この有機ＥＬ素子OLEDのカソードには、電位Ｖssが印加されている。
【００５３】
図１３は、本実施形態に係る画素２の駆動タイミングチャートである。まず、タイミングｔ0において、走査線ＳＥＬがＨレベルに立ち上がり、スイッチングトランジスタＴ1がオンする。これにより、データ線Ｘに供給されたデータ電圧Ｖdataが、スイッチングトランジスタＴ1を介して、キャパシタＣの一方の電極に印加され、データ電圧Ｖdata相当の電荷がキャパシタＣに蓄積される（データの書き込み）。なお、タイミングｔ0からタイミングｔ1までの期間において、パルス信号ＰＬＳはＬレベルに維持されるため、制御トランジスタＴ5はオフのままである。したがって、有機ＥＬ素子OLEDに対する駆動電流Ｉoledの電流経路が遮断されるため、前半の期間ｔ0〜ｔ1において、有機ＥＬ素子OLEDは発光しない。
【００５４】
前半の期間ｔ0〜ｔ1に続く後半の期間ｔ1〜ｔ2では、キャパシタＣに蓄積された電荷に応じた駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ、有機ＥＬ素子OLEDが発光する。タイミングｔ1では、走査信号ＳＥＬがＬレベルに立ち下がり、スイッチングトランジスタＴ1がオフする。これにより、キャパシタＣの一方の電極に対するデータ電圧Ｖdataの印加が停止するが、キャパシタＣの蓄積電荷によって、駆動トランジスタＴ4のゲートにはゲート電圧Ｖg相当が印加される。
【００５５】
タイミングｔ1における走査信号ＳＥＬの立ち下がりと同期して、それ以前はＬレベルだったパルス信号ＰＬＳは、パルス波形へと変化する。このパルス波形は、画素２の次の選択が開始されるタイミングｔ2に至るまで継続される。このような制御トランジスタＴ5の導通制御を通じて、駆動電流Ｉoledの電流経路の遮断が複数回行われるため、有機ＥＬ素子OLEDの発光と非発光とが繰り返される。
【００５６】
このように、本実施形態によれば、上述した実施形態と同様に、画素２の光学応答をインパルス型に近づけることができ、かつ、黒表示を分散させることによって、表示画像のちらつきの低減を図ることができる。その結果、表示品質の一層の向上を図ることができる。なお、本実施形態において、パルス信号ＰＬＳの波形をパルス状にする開始タイミングは、走査信号ＳＥＬの立ち下がりタイミングｔ1と同じでもよいが、特に低階調データの書き込みの安定性を考慮するならば、これよりも所定の時間だけ早く設定してもよい。
【００５７】
（第５の実施形態）
本実施形態は、電圧プログラム方式の画素回路を駆動する画素回路の構成に関する。本実施形態において、１つの水平ラインＹは、第１の走査信号および第２の走査信号がそれぞれ供給される２本の走査線と、パルス信号ＰＬＳが供給される１本の信号線とによって構成されている。
【００５８】
図１４は、本実施形態に係る画素２の回路図である。１つの画素２は、有機ＥＬ素子OLED、４つのトランジスタＴ1，Ｔ2，Ｔ4，Ｔ5および２つのキャパシタＣ1，Ｃ2によって構成されている。なお、本実施形態に係る画素回路では、トランジスタＴ1，Ｔ2，Ｔ4，Ｔ5のタイプがすべてｐチャネル型であるが、これは一例であって、本発明はこれに限定されるものではない。
【００５９】
第１のスイッチングトランジスタＴ1のゲートは、走査信号ＳＥＬが供給される走査線が接続され、そのソースは、データ電圧Ｖdataが供給されるデータ線Ｘに接続されている。第１のスイッチングトランジスタＴ1のドレインは、第１のキャパシタＣ1の一方の電極に接続されている。また、第１のキャパシタＣ1の他方の電極は、第２のキャパシタＣ2の一方の電極と、第２のスイッチングトランジスタＴ2のソースと、駆動トランジスタＴ4のゲートとに共通接続されている。第２のキャパシタＣ2の他方の電極と駆動トランジスタＴ4のソースとには、電源電位Ｖddが印加されている。第２のスイッチングトランジスタＴ2のゲートには第２の走査信号ＳＥＬ2が供給され、そのドレインは、駆動トランジスタＴ4のドレインと制御トランジスタＴ5のソースとに共通接続されている。パルス信号ＰＬＳがゲートに供給された制御トランジスタＴ5は、駆動トランジスタＴ4のドレインと有機ＥＬ素子OLEDのアノードとの間に設けられている。この有機ＥＬ素子OLEDのカソードには、電位Ｖssが印加されている。
【００６０】
図１５は、本実施形態に係る画素２の駆動タイミングチャートである。１垂直走査期間ｔ0〜ｔ4は、期間ｔ0〜ｔ1と、オートゼロ期間ｔ1〜ｔ2と、ロードデータ期間ｔ2〜ｔ3と、駆動期間ｔ3〜ｔ4とに分けられる。
【００６１】
まず、期間t0〜t1において、駆動トランジスタＴ4のドレインの電位が電位Ｖssに設定される。具体的には、タイミングｔ0において、第１および第２の走査信号ＳＥＬ1，ＳＥＬ2が共にＬレベルに立ち下がって、第１および第２のスイッチングトランジスタＴ1，Ｔ2が共にオンする。この期間ｔ0〜ｔ1では、データ線Ｘに対して電源電位Ｖddが固定的に印加されているため、第１のキャパシタＣ1の一方の電極には電源電位Ｖddが印加される。また、この期間ｔ0〜ｔ1では、パルス信号ＰＬＳがＬレベルに維持されているため、制御トランジスタＴ5がオンする。これにより、制御トランジスタＴ5と有機ＥＬ素子OLEDとを介した電流経路が形成され、駆動トランジスタＴ4のドレイン電位が電位Ｖssとなる。したがって、駆動トランジスタＴ4のソースを基準としたゲート電圧Ｖgsがマイナスになって、駆動トランジスタＴ4がオンする。
【００６２】
つぎに、オートゼロ期間t1〜t2において、駆動トランジスタＴ4のゲート電圧Ｖgsが閾値電圧Ｖthになる。この期間ｔ1〜ｔ2では、走査信号ＳＥＬ1，ＳＥＬ2は共にＬレベルなので、スイッチングトランジスタＴ1，Ｔ2のオン状態が維持される。タイミングｔ1において、パルス信号ＰＬＳがＨレベルに立ち上がり、制御トランジスタＴ5がオフになるが、第１のキャパシタＣ1の一方の電極には、データ線からの電源電位Ｖddの印加が継続される。駆動トランジスタＴ4のゲートには、自己のチャネルと第２のスイッチングトランジスタＴ2とを介して、自己のソースに印加された電源電位Ｖddが印加される。これにより、駆動トランジスタＴ4のゲート間電圧Ｖgsは、自己の閾値電圧Ｖthまで押し上げられ、ゲート電圧Ｖgsが閾値電圧Ｖthになった時点で、駆動トランジスタＴ4がオフになる。その結果、駆動トランジスタＴ4のゲートに接続された２つのキャパシタＣ1，Ｃ2の電極には、それぞれ閾値電圧Ｖthが印加されることになる。一方、キャパシタＣ1，Ｃ2の対向する電極には、データ線Ｘからの電源電位Ｖddが印加されているので、それぞれのキャパシタＣ1，Ｃ2の電位差は、電源電位Ｖddと閾値電圧Ｖthとの差（Ｖdd−Ｖth）に設定される（オートゼロ）。
【００６３】
続くロードデータ期間t2〜t3において、オートゼロに設定されたキャパシタＣ1，Ｃ2に対するデータの書き込みが行われる。この期間ｔ2〜ｔ3において、第１の走査信号ＳＥＬ1は、それ以前と同様にＬレベルに維持され、パルス信号ＰＬＳも、それ以前と同様にＨレベルに維持されている。したがって、第１のスイッチングトランジスタＴ1はオンしたままであり、制御トランジスタＴ5はオフしたままである。しかしながら、タイミングｔ2において、第２の走査信号ＳＥＬ2がＨレベルに立ち上がるため、第２のスイッチングトランジスタＴ2がオンからオフに変化する。また、データ電圧Ｖdataとして、従前の電源電位ＶddからΔＶdataだけ低下させた電圧レベルがデータ線Ｘに印加される。変化量ΔＶｄａｔａは、画素２に書き込むデータに応じた可変値であり、これにより、第１のキャパシタＣ1の電位差が低下する。このように第１のキャパシタＣ1の電位差を変化させると、キャパシタＣ1，Ｃ2の容量分割の関係に従い、第２のキャパシタＣ2の電位差も変化する。変化後の各キャパシタＣ1，Ｃ2の電位差は、オートゼロ期間ｔ1〜ｔ2での電位差（Ｖｄｄ−Ｖｔｈ）から変化量ΔＶｄａｔａ相当を差し引いた値によって決まる。変化量ΔＶｄａｔａに起因したキャパシタＣ1，Ｃ2の電位差の変化によって、それぞれのキャパシタＣ1，Ｃ2に対してデータが書き込まれる。
【００６４】
最後に、駆動期間ｔ3〜ｔ4において、第２のキャパシタＣ2に蓄積された電荷に応じた駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ、有機ＥＬ素子OLEDが発光する。タイミングｔ3において、第１の走査信号ＳＥＬ1がＨレベルに立ち上がり、第１のスイッチングトランジスタＴ1がオンからオフに変化する（第２のスイッチングトランジスタＴ2はオフのままである）。また、データ線Ｘの電圧は、電源電位Ｖddへと復帰する。これにより、データ電源電位Ｖddが印加されたデータ線Ｘと第１のキャパシタＣ1の一方の電極とが分離されるとともに、駆動トランジスタＴ4のゲートとドレインとの間も分離される。したがって、駆動トランジスタＴ4のゲートには、第２のキャパシタＣ2の蓄積電荷に応じた電圧（ソースを基準としたゲート電圧Ｖgs）が印加される。なお、駆動トランジスタＴ4を流れる電流Ｉds（駆動電流Ｉoledに相当）の算出式には、駆動トランジスタＴ4の閾値電圧Ｖthとゲート電圧Ｖgsとが変数として含まれる。しかしながら、ゲート電圧Ｖgsとして、第２のキャパシタＣ2の電位差（Ｖgsに相当）を代入した場合、駆動電流Ｉoledの算出式において、閾値電圧Ｖthが相殺される。その結果、駆動電流Ｉoledは、駆動トランジスタＴ4の閾値電圧Ｖthの影響を受けることなく、データ電圧の変化量ΔＶｄａｔａのみに依存することになる。
【００６５】
駆動電流Ｉoledの電流経路は、電源電位Ｖddから電位Ｖssに向かって、駆動トランジスタＴ4と制御トランジスタＴ5と有機ＥＬ素子OLEDとを介した経路となる。この駆動電流Ｉoledは、駆動トランジスタＴ4のチャネル電流に相当し、第２のキャパシタＣ2の蓄積電荷に起因したゲート電圧Ｖgsによって制御される。駆動期間ｔ3〜ｔ4では、上述した各実施形態と同様に、パルス信号ＰＬＳがパルス状になるため、この信号ＰＬＳによって導通制御される制御トランジスタＴ5は、オンとオフとを交互に繰り返す。その結果、駆動電流Ｉoledの電流経路の遮断が繰り返されるため、有機ＥＬ素子OLEDの発光と非発光とが交互に行われる。
【００６６】
このように、本実施形態において、制御トランジスタＴ5は、駆動期間ｔ3〜ｔ4において、駆動電流Ｉoledの電流経路の遮断を繰り返し、この駆動期間ｔ3〜ｔ4を除く期間ｔ0〜ｔ3において、駆動電流Ｉoledの電流経路を遮断し続ける。これにより、上述した実施形態と同様に、画素２の光学応答をインパルス型に近づけることができ、かつ、黒表示を分散させることによって、表示画像のちらつきの低減を図ることができる。その結果、表示品質の一層の向上を図ることができる。なお、本実施形態では、タイミングｔ4において、パルス信号ＰＬＳのパルス波形を終了しているが、特に低階調データの書き込みの安定性を考慮するならば、タイミングｔ4よりも所定の時間だけ早く終了させてもよい。
【００６７】
なお、上述した各実施形態では、電気光学素子として有機ＥＬ素子OLEDを用いた例について説明した。しかしながら、本発明はこれに限定されるものではなく、それ以外の、駆動電流に応じた輝度で発光する電気光学素子に対して適用可能である。
【００６８】
また、上述した各実施形態に係る電気光学装置は、例えば、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【図面の簡単な説明】
【００６９】
【図１】第１の実施形態に係る電気光学装置のブロック構成図。
【図２】第１の実施形態に係る画素の回路図。
【図３】第１の実施形態に係る画素の駆動タイミングチャート。
【図４】第１の実施形態に係る画素の他の駆動タイミングチャート。
【図５】第２の実施形態に係る画素の回路図。
【図６】第２の実施形態に係る画素の駆動タイミングチャート。
【図７】第２の実施形態に係る画素の回路図の変形例。
【図８】第２の実施形態に係る画素の回路図の他の変形例。
【図９】第２の実施形態に係る画素の駆動タイミングチャート。
【図１０】第３の実施形態に係る画素の回路図。
【図１１】第３の実施形態に係る画素の駆動タイミングチャート。
【図１２】第４の実施形態に係る画素の回路図。
【図１３】第４の実施形態に係る画素の駆動タイミングチャート。
【図１４】第５の実施形態に係る画素の回路図。
【図１５】第５の実施形態に係る画素の駆動タイミングチャート。
【符号の説明】
【００７０】
１‥表示部 ２‥画素 ３‥走査線駆動回路 ４‥データ線駆動回路 ５‥制御回路
Ｔ1 ‥第１のスイッチングトランジスタ Ｔ2 ‥第２のスイッチングトランジスタ
Ｔ3 ‥プログラミングトランジスタ Ｔ4 ‥駆動トランジスタ
Ｔ5 ‥制御トランジスタ Ｔ6 ‥第２の制御トランジスタ Ｃ ‥キャパシタ Ｃ1 ‥第１のキャパシタ Ｃ2 ‥第２のキャパシタ OLED‥有機ＥＬ素子
【特許請求の範囲】
【請求項１】
電気光学装置において、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して配置された複数の画素と、
表示階調を示すデータの書込対象となる画素に対応する前記走査線を選択するとともに、前記走査信号と同期したパルス信号を出力する走査線駆動回路と、
前記走査線駆動回路と協働し、前記書込対象となる画素に対応する前記データ線にデータ電圧を出力するデータ線駆動回路とを有し、
前記画素のそれぞれは、
前記データ線に接続され、前記走査信号によって制御されるスイッチングトランジスタと、
前記スイッチングトランジスタに接続され、前記データ電圧に応じた電荷を蓄積するキャパシタと、
前記キャパシタに蓄積された電荷に応じて、駆動電流を設定する駆動トランジスタと、
前記駆動電流に応じた輝度で発光する電気光学素子と、
前記書込対象となる画素に対応する前記走査線が選択されてから、当該走査線が次に選択されるまでの期間において、前記走査信号と同期した前記パルス信号に応じて、前記駆動電流の電流経路の導通と遮断を繰り返す制御トランジスタと
を有することを特徴とする電気光学装置。
【請求項２】
前記制御トランジスタは、前記書込対象となる画素に対応する前記走査線が選択されてから、当該走査線が次に選択されるまでの期間のうち、前半の期間において、前記駆動電流の電流経路を遮断し続けるとともに、前記前半の期間に続く後半の期間において、前記駆動電流の電流経路の導通と遮断を繰り返すことを特徴とする請求項１に記載された電気光学装置。
【請求項３】
前記パルス信号に応じて行われる前記駆動電流の電流経路の導通と遮断の繰り返しを開始するタイミングは、前記走査信号によって前記スイッチングトランジスタがオフ状態となるタイミングよりも時間的に早いことを特徴とする請求項１または２に記載された電気光学装置。
【請求項４】
電気光学装置において、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して配置された複数の画素と、
表示階調を示すデータの書込対象となる画素に対応する前記走査線を選択するとともに、前記第１の走査信号と同期した第２の走査信号と、前記第１の走査信号と同期したパルス信号とを出力する走査線駆動回路と、
前記走査線駆動回路と協働し、前記書込対象となる画素に対応する前記データ線に表示階調に相当する大きさのデータ電圧を出力するデータ線駆動回路とを有し、
前記画素のそれぞれは、
ソースまたはドレインの一方の端子が前記データ線に接続され、前記第１の走査信号によって制御される第１のスイッチングトランジスタと、
一方の電極が前記第１のスイッチングトランジスタの他方の端子に接続された第１のキャパシタと、
一方の電極に電源電位が印加された第２のキャパシタと、
ソースまたはドレインの一方の端子が前記第１のキャパシタの前記他方の電極と前記第２のキャパシタの前記他方の電極とに共通接続され、前記第２の走査信号によって制御される第２のスイッチングトランジスタと、
ゲートが前記第２のスイッチングトランジスタの前記一方の端子と前記第１のキャパシタの前記他方の端子と前記第２のキャパシタの前記他方の端子とに共通接続され、ソースに前記第２のキャパシタの前記一方の電極が接続され、ドレインに前記第２のスイッチングトランジスタの他方の端子が接続され、前記データ電圧に応じた電荷を前記第２のキャパシタに蓄積させるとともに、前記第２のキャパシタに蓄積された電荷に応じて、駆動電流を設定する駆動トランジスタと、
前記駆動電流に応じた輝度で発光する電気光学素子と、
前記書込対象となる画素に対応する前記走査線が選択されてから、当該走査線が次に選択されるまでの期間において、前記第１のキャパシタと前記第２のキャパシタの容量結合を利用して前記駆動トランジスタのゲート・ソース間電圧を調整した後に、前記第１の走査信号と同期した前記パルス信号に応じて、前記駆動電流の電流経路の導通と遮断を繰り返す制御トランジスタと
を有することを特徴とする電気光学装置。
【請求項５】
前記制御トランジスタは、前記走査線駆動回路より出力されるパルス信号によって導通制御され、前記走査線駆動回路は、前記書込対象となる画素に供給する前記走査信号と同期して、当該書込対象となる画素に供給する前記パルス信号を、高レベルと低レベルとが交互に繰り返されるパルス状にすることを特徴とする請求項４に記載された電気光学装置。
【請求項６】
前記制御トランジスタは、前記書込対象となる画素に対応する前記走査線が選択されてから、当該走査線が次に選択されるまでの期間のうち、駆動期間において、前記駆動電流の電流経路の導通と遮断を繰り返し、前記駆動期間を除く期間において、前記駆動電流の電流経路を遮断し続けることを特徴とする請求項４または５に記載された電気光学装置。
【請求項７】
前記駆動期間を除く期間をさらに複数の期間に分割し、分割された所定の期間において、前記駆動トランジスタのゲート・ソース間電圧を調整することを特徴とする請求項４または５に記載された電気光学装置。
【請求項８】
前記駆動期間を除く期間において、前記駆動トランジスタのゲート・ソース間電圧を調整した後に前記データの書き込みを開始することを特徴とする請求項７に記載された電気光学装置。
【請求項９】
前記駆動トランジスタのゲート・ソース間電圧の調整は前記第１のキャパシタと前記第２のキャパシタに蓄積された電荷の移動により行うことを特徴とする請求項８に記載された電気光学装置。
【請求項１０】
前記パルス信号に応じて行われる前記駆動電流の電流経路の導通と遮断の繰り返しを前記走査線が次に選択される時点より所定の時間だけ早く終了させることを特徴とする請求項４または５に記載された電気光学装置。
【請求項１１】
前記画素を構成するトランジスタは全て同じ導電型であることを特徴とする請求項１乃至１０のいずれかに記載された電気光学装置。
【請求項１２】
請求項１乃至１１のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。
【請求項１３】
走査線とデータ線との交差に対応して配置された複数の画素と、表示階調を示すデータの書込対象となる画素に対応する前記走査線を選択する走査線駆動回路と、前記書込対象となる画素に対応する前記データ線にデータ電圧を出力するデータ線駆動回路とを有する電気光学装置の駆動方法において、
前記書込対象となる画素に対応する前記データ線にデータ電圧を出力する第１のステップと、
前記書込対象となる前記画素が有する第１のキャパシタと第２のキャパシタに、前記データ線に供給された前記データ電圧に応じてデータの書き込みを行う第２のステップと、前記書込対象となる画素が有する駆動トランジスタによって、前記第２のキャパシタに蓄積された電荷に応じた駆動電流を設定し、当該駆動電流を、電気光学素子に供給する第３のステップと、
前記書込対象となる画素に対応する前記走査線が選択されてから、当該走査線が次に選択されるまでの期間において、前記走査信号に同期して前記駆動電流の電流経路の導通と遮断を繰り返す第４のステップ
とを有することを特徴とする電気光学装置の駆動方法。
【請求項１４】
前記第２のステップが行われる前に、前記駆動トランジスタのゲート・ソース間電圧を調整する第５のステップをさらに有することを特徴とする請求項１３に記載された電気光学装置の駆動方法。
【請求項１５】
前記駆動電流の電流経路の導通と遮断の繰り返しを前記走査線が次に選択される時点より所定の時間だけ早く終了させることを特徴とする請求項１４に記載された電気光学装置の駆動方法。
【請求項１】
電気光学装置において、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して配置された複数の画素と、
表示階調を示すデータの書込対象となる画素に対応する前記走査線を選択するとともに、前記走査信号と同期したパルス信号を出力する走査線駆動回路と、
前記走査線駆動回路と協働し、前記書込対象となる画素に対応する前記データ線にデータ電圧を出力するデータ線駆動回路とを有し、
前記画素のそれぞれは、
前記データ線に接続され、前記走査信号によって制御されるスイッチングトランジスタと、
前記スイッチングトランジスタに接続され、前記データ電圧に応じた電荷を蓄積するキャパシタと、
前記キャパシタに蓄積された電荷に応じて、駆動電流を設定する駆動トランジスタと、
前記駆動電流に応じた輝度で発光する電気光学素子と、
前記書込対象となる画素に対応する前記走査線が選択されてから、当該走査線が次に選択されるまでの期間において、前記走査信号と同期した前記パルス信号に応じて、前記駆動電流の電流経路の導通と遮断を繰り返す制御トランジスタと
を有することを特徴とする電気光学装置。
【請求項２】
前記制御トランジスタは、前記書込対象となる画素に対応する前記走査線が選択されてから、当該走査線が次に選択されるまでの期間のうち、前半の期間において、前記駆動電流の電流経路を遮断し続けるとともに、前記前半の期間に続く後半の期間において、前記駆動電流の電流経路の導通と遮断を繰り返すことを特徴とする請求項１に記載された電気光学装置。
【請求項３】
前記パルス信号に応じて行われる前記駆動電流の電流経路の導通と遮断の繰り返しを開始するタイミングは、前記走査信号によって前記スイッチングトランジスタがオフ状態となるタイミングよりも時間的に早いことを特徴とする請求項１または２に記載された電気光学装置。
【請求項４】
電気光学装置において、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して配置された複数の画素と、
表示階調を示すデータの書込対象となる画素に対応する前記走査線を選択するとともに、前記第１の走査信号と同期した第２の走査信号と、前記第１の走査信号と同期したパルス信号とを出力する走査線駆動回路と、
前記走査線駆動回路と協働し、前記書込対象となる画素に対応する前記データ線に表示階調に相当する大きさのデータ電圧を出力するデータ線駆動回路とを有し、
前記画素のそれぞれは、
ソースまたはドレインの一方の端子が前記データ線に接続され、前記第１の走査信号によって制御される第１のスイッチングトランジスタと、
一方の電極が前記第１のスイッチングトランジスタの他方の端子に接続された第１のキャパシタと、
一方の電極に電源電位が印加された第２のキャパシタと、
ソースまたはドレインの一方の端子が前記第１のキャパシタの前記他方の電極と前記第２のキャパシタの前記他方の電極とに共通接続され、前記第２の走査信号によって制御される第２のスイッチングトランジスタと、
ゲートが前記第２のスイッチングトランジスタの前記一方の端子と前記第１のキャパシタの前記他方の端子と前記第２のキャパシタの前記他方の端子とに共通接続され、ソースに前記第２のキャパシタの前記一方の電極が接続され、ドレインに前記第２のスイッチングトランジスタの他方の端子が接続され、前記データ電圧に応じた電荷を前記第２のキャパシタに蓄積させるとともに、前記第２のキャパシタに蓄積された電荷に応じて、駆動電流を設定する駆動トランジスタと、
前記駆動電流に応じた輝度で発光する電気光学素子と、
前記書込対象となる画素に対応する前記走査線が選択されてから、当該走査線が次に選択されるまでの期間において、前記第１のキャパシタと前記第２のキャパシタの容量結合を利用して前記駆動トランジスタのゲート・ソース間電圧を調整した後に、前記第１の走査信号と同期した前記パルス信号に応じて、前記駆動電流の電流経路の導通と遮断を繰り返す制御トランジスタと
を有することを特徴とする電気光学装置。
【請求項５】
前記制御トランジスタは、前記走査線駆動回路より出力されるパルス信号によって導通制御され、前記走査線駆動回路は、前記書込対象となる画素に供給する前記走査信号と同期して、当該書込対象となる画素に供給する前記パルス信号を、高レベルと低レベルとが交互に繰り返されるパルス状にすることを特徴とする請求項４に記載された電気光学装置。
【請求項６】
前記制御トランジスタは、前記書込対象となる画素に対応する前記走査線が選択されてから、当該走査線が次に選択されるまでの期間のうち、駆動期間において、前記駆動電流の電流経路の導通と遮断を繰り返し、前記駆動期間を除く期間において、前記駆動電流の電流経路を遮断し続けることを特徴とする請求項４または５に記載された電気光学装置。
【請求項７】
前記駆動期間を除く期間をさらに複数の期間に分割し、分割された所定の期間において、前記駆動トランジスタのゲート・ソース間電圧を調整することを特徴とする請求項４または５に記載された電気光学装置。
【請求項８】
前記駆動期間を除く期間において、前記駆動トランジスタのゲート・ソース間電圧を調整した後に前記データの書き込みを開始することを特徴とする請求項７に記載された電気光学装置。
【請求項９】
前記駆動トランジスタのゲート・ソース間電圧の調整は前記第１のキャパシタと前記第２のキャパシタに蓄積された電荷の移動により行うことを特徴とする請求項８に記載された電気光学装置。
【請求項１０】
前記パルス信号に応じて行われる前記駆動電流の電流経路の導通と遮断の繰り返しを前記走査線が次に選択される時点より所定の時間だけ早く終了させることを特徴とする請求項４または５に記載された電気光学装置。
【請求項１１】
前記画素を構成するトランジスタは全て同じ導電型であることを特徴とする請求項１乃至１０のいずれかに記載された電気光学装置。
【請求項１２】
請求項１乃至１１のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。
【請求項１３】
走査線とデータ線との交差に対応して配置された複数の画素と、表示階調を示すデータの書込対象となる画素に対応する前記走査線を選択する走査線駆動回路と、前記書込対象となる画素に対応する前記データ線にデータ電圧を出力するデータ線駆動回路とを有する電気光学装置の駆動方法において、
前記書込対象となる画素に対応する前記データ線にデータ電圧を出力する第１のステップと、
前記書込対象となる前記画素が有する第１のキャパシタと第２のキャパシタに、前記データ線に供給された前記データ電圧に応じてデータの書き込みを行う第２のステップと、前記書込対象となる画素が有する駆動トランジスタによって、前記第２のキャパシタに蓄積された電荷に応じた駆動電流を設定し、当該駆動電流を、電気光学素子に供給する第３のステップと、
前記書込対象となる画素に対応する前記走査線が選択されてから、当該走査線が次に選択されるまでの期間において、前記走査信号に同期して前記駆動電流の電流経路の導通と遮断を繰り返す第４のステップ
とを有することを特徴とする電気光学装置の駆動方法。
【請求項１４】
前記第２のステップが行われる前に、前記駆動トランジスタのゲート・ソース間電圧を調整する第５のステップをさらに有することを特徴とする請求項１３に記載された電気光学装置の駆動方法。
【請求項１５】
前記駆動電流の電流経路の導通と遮断の繰り返しを前記走査線が次に選択される時点より所定の時間だけ早く終了させることを特徴とする請求項１４に記載された電気光学装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００８−８３７２７（Ｐ２００８−８３７２７Ａ）
【公開日】平成２０年４月１０日（２００８．４．１０）
【国際特許分類】
【出願番号】特願２００７−３１２１２７（Ｐ２００７−３１２１２７）
【出願日】平成１９年１２月３日（２００７．１２．３）
【分割の表示】特願２００５−２９９７５４（Ｐ２００５−２９９７５４）の分割
【原出願日】平成１４年１２月１２日（２００２．１２．１２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年４月１０日（２００８．４．１０）
【国際特許分類】
【出願日】平成１９年１２月３日（２００７．１２．３）
【分割の表示】特願２００５−２９９７５４（Ｐ２００５−２９９７５４）の分割
【原出願日】平成１４年１２月１２日（２００２．１２．１２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]