電気光学装置および電子機器
【課題】信頼性を損なうことなく、高解像度を実現する。
【解決手段】データ線駆動回路２００は、第１ドライバ群Ｇ１と第２ドライバ群Ｇ２に分割される。第１ドライバ群Ｇ１の一方の端部にはドライバＤｒkが配置され、第２ドライバ群Ｇ２の一方の端部にはドライバＤｒk+1が配置される。第１ドライバ群Ｇ１の一方の端部と第２ドライバ群Ｇ２の一方の端部は隣接する。制御回路３００は、配線Ｓｐ1を介して第１出力画像データＤＯ1をドライバＤｒkに供給して第１ドライバ群Ｇ１の配列の他方の端部に向けて伝送するとともに、配線Ｓｐ2を介して第２出力画像データＤＯ2をドライバＤｒk+1に供給して第２ドライバ群Ｇ２の配列の他方の端部に向けて伝送する。
【解決手段】データ線駆動回路２００は、第１ドライバ群Ｇ１と第２ドライバ群Ｇ２に分割される。第１ドライバ群Ｇ１の一方の端部にはドライバＤｒkが配置され、第２ドライバ群Ｇ２の一方の端部にはドライバＤｒk+1が配置される。第１ドライバ群Ｇ１の一方の端部と第２ドライバ群Ｇ２の一方の端部は隣接する。制御回路３００は、配線Ｓｐ1を介して第１出力画像データＤＯ1をドライバＤｒkに供給して第１ドライバ群Ｇ１の配列の他方の端部に向けて伝送するとともに、配線Ｓｐ2を介して第２出力画像データＤＯ2をドライバＤｒk+1に供給して第２ドライバ群Ｇ２の配列の他方の端部に向けて伝送する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード素子などの電気光学素子を利用した電気光学装置に関し、特に、電気光学素子の階調を指定する画像データを伝送する回路に関する。
【背景技術】
【０００２】
画像形成装置や表示装置等の電子機器には、有機発光ダイオード素子などの電気光学素子が配列された電気光学装置が広く利用されている。一般的に、基板（以下、「電気光学基板」という）には多数の電気光学素子が配列されるとともに、各電気光学素子の発光を制御するための複数のドライバＩＣが実装される。例えば、特許文献１に記載の電気光学装置においては、複数のドライバＩＣが電気光学基板の表面に実装され、各電気光学素子の階調を指定する画像データが各ドライバＩＣへと順次伝送される構成が記載されている。各ドライバＩＣは受信した画像データに基づいて各電気光学素子を駆動する信号を生成してデータ線に供給する。
【特許文献１】特開２００１−１７４８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年、電気光学装置の高精細化が急速に進みつつある。これに伴い、電気光学素子に駆動信号を供給するデータ線の本数が増加する傾向にある。一方、画像データは所定期間（例えば、１水平走査期間）内に総てのドライバＩＣに対して伝送されることが必要である。このため、データ線の本数の増加に応じて画像データの転送レートを高速にする必要がある。しかしながら、電気光学基板上の配線には寄生容量および配線抵抗が付随し、等価的にはローパスフィルタとして作用する。しかも寄生容量および配線抵抗は大きい。このため、高周波な信号の伝送（信号の高速な伝送）には不向きである。転送レートが不足すると画像データが所定期間内に総てのドライバＩＣに到達しない。その結果、データ線に画像データが供給されず電気光学素子が所期のタイミングで発光しないといったことが起こり得る。このような事情に鑑みて、本発明は、電気光学装置の信頼性を損なうことなく、高精細化を実現するという課題の解決を目的としている。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る電気光学装置は、複数の電気光学素子が配列された第１基板（例えば、図１における電気光学基板１０）と、各々が第１基板上に実装され、一方向に配列された複数のドライバＩＣ（例えば、図４・図７・図８におけるドライバＤｒ1〜Ｄｒ2k）と、各電気光学素子の階調を指定する出力画像データ（例えば、出力画像データＤＯ）を複数のドライバＩＣに供給する制御回路（例えば、制御回路３００）とを具備し、複数のドライバＩＣは第１ドライバ群（例えば、第１ドライバ群Ｇ１）と第２ドライバ群（例えば、第２ドライバ群Ｇ２）とに分割され、第１ドライバ群の一方の端部（例えば、第１ドライバ群Ｇ１の右端）と第２ドライバ群の一方の端部（例えば、第２ドライバ群Ｇ２の左端）とは隣接し、第１ドライバ群の一方の端部には第１ドライバＩＣ（例えば、ドライバＤｒk）が配設され、第２ドライバ群の一方の端部には第２ドライバＩＣ（例えば、ドライバＤｒk+1）が配設され、制御回路は、出力画像データのうち、第１ドライバ群によって駆動される各電気光学素子の階調を指定する出力画像データを第１出力画像データ（例えば、第１出力画像データＤＯ1）として第１ドライバＩＣに供給して第１ドライバ群の他方の端部に向けて（例えば、図４におけるＤL方向に）伝送するとともに、第２ドライバ群によって駆動される各電気光学素子の階調を指定する出力画像データを第２出力画像データ（例えば、第２出力画像データＤＯ2）として第２ドライバＩＣに供給して第２ドライバ群の他方の端部に向けて（例えば、ＤR方向に）伝送する。
【０００５】
ここで、電気光学基板上の配線は寄生容量および配線抵抗が大きいため、転送レートが高速になるほど（すなわち、信号が高周波になるほど）、信号波形の劣化が顕著となる。換言すれば、転送レートが遅いほど信号波形の劣化が抑制される。上記電気光学装置においては、制御回路は、出力画像データを２分割した上で第１ドライバ群と第２ドライバ群とに対して２系統で伝送する。詳細には、制御回路は、第１ドライバ群に含まれるドライバＩＣによって駆動される各電気光学素子の階調を指定する第１出力画像データを第１ドライバ群に供給し、第２ドライバ群に含まれるドライバＩＣによって駆動される各電気光学素子の階調を指定する第２出力画像データを第２ドライバ群に供給する。よって、１系統で出力画像データを伝送する方式と比較して、伝送するデータ量（第１出力画像データおよび第２出力画像データ各々のデータ量）が２分の１となるので、同じ解像度であれば転送レートが２分の１で足りる。したがって、電気光学装置の信頼性が向上する。
【０００６】
また、電気光学装置を高精細化するとデータ線の本数が増加する。これらのデータ線に対しては、所定期間（例えば、１水平走査期間）内に出力画像データが供給される。上記電気光学装置においては出力画像データを分割して２系統で伝送するので、所定期間内に出力画像データの伝送が必要なデータ線の本数は、電気光学装置のデータ線の総数の半分となる。よって、転送レートを高速化せずとも高精細化が可能となる。あるいは、信号の正確な伝達を阻害しない範囲内で転送レートを高速化すれば、１系統で出力画像データを伝送する場合と比較して、実現可能な解像度数が増加する。したがって、電気光学装置の信頼性を損なうことなく高精細化が実現される。
【０００７】
また、配線長（伝送距離）が長くなると信号波形の劣化が顕著となる。よって、例えば、出力画像データが電気光学基板の左から右に向けて伝送される場合、電気光学基板の右端に近い領域では所期の発光輝度が得られないといったことが起こり得る。その結果、左右で階調がばらつき、画質が劣化する。しかしながら、上記電気光学装置によれば、１系統で出力画像データを伝送する場合と比較して伝送距離が２分の１に短縮されるので、画質の劣化の程度が抑制される。よって、上記電気光学装置によれば、より高品位な画像が実現される。
【０００８】
さらに、上記電気光学装置においては、１個の制御回路から第１ドライバ群と第２ドライバ群とに対して出力画像データが伝送される。また、第１ドライバ群の一方の端部と、第２ドライバ群の一方の端部は隣接し、これら隣接する端部に配置された第１ドライバＩＣ（例えば、ドライバＤｒk）と第２ドライバＩＣ（例えば、ドライバＤｒk+1）の各々に対して出力画像データが供給される。よって、例えば、２個の制御回路を設けて、一方の制御回路が第１ドライバ群の他方の端部（例えば、第１ドライバ群Ｇ１の左端）に位置するドライバＩＣ（例えば、ドライバＤｒ1）に第１出力画像データを入力し、他方の制御回路が第２ドライバ群の他方の端部（例えば、第２ドライバ群Ｇ２の右端）に位置するドライバＩＣ（例えば、ドライバＤｒ2k）に第２出力画像データを入力する構成と比較して、制御回路の個数が１個で済む。また、制御回路が実装されるプリント基板（例えば、図１におけるプリント基板３０）や、第１基板とプリント基板との間に配置される中継フレキシブル基板（例えば、中継フレキシブル基板２０）も１組でよい。よって、２個の制御回路を用いて出力画像データを２系統で伝送する場合と比較して、コストを抑制しつつ高解像度化の実現が可能となる。
【０００９】
上記電気光学装置の好適な態様においては、第１ドライバ群と第２ドライバ群におけるドライバＩＣの数を同数とすると共に、制御回路から第１ドライバＩＣまでの配線距離と制御回路から第２ドライバＩＣまでの配線距離とを略同一とする。よって、第１出力画像データが伝送される距離と第２出力画像データが伝送される距離とが略同一となるので、信号の遅延や劣化の程度が左右で略同一となる。したがって、左右で伝送距離が異なる構成と比較して高品位な画像が実現される。
【００１０】
上記電気光学装置の好適な態様において、制御回路は第１基板上に制御ＩＣとして実装される。この態様においては、電気光学素子が配列された第１基板（例えば、電気光学基板）に制御ＩＣを実装するので、電気光学基板とは別の基板（例えば、プリント基板）に制御回路を実装する場合と比較して、プリント基板や、プリント基板と電気光学基板との間に介在する中継フレキシブル基板が不要となる。また、電気光学基板と中継フレキシブル基板、中継フレキシブル基板とプリント基板との２箇所で接続する代わりに、外部から入力される画像データを受信する入力端子を電気光学基板に形成して、画像データを供給する信号線と接続するのみでよい。よって、製造に関わるコストを抑制しつつ、電気光学装置の高精細化が実現される。この構成の具体例は第２実施形態として後述される。
【００１１】
本発明の別の好適な態様において、制御ＩＣは、第１出力画像データを第１ドライバＩＣに出力する第１出力部（例えば、図５・図８における第１出力部３００L）と、第２出力画像データを第２ドライバＩＣに出力する第２出力部（例えば、第２出力部３００R）とから構成され、制御ＩＣを用いる代わりに、第１ドライバＩＣと一体化された第１出力部が第１制御駆動ＩＣ（例えば、図８における第１制御駆動ＩＣ７００L）として第１ドライバ群の一方の端部に配設され、第２ドライバＩＣと一体化された第２出力部が第２制御駆動ＩＣ（例えば、第２制御駆動ＩＣ７００R）として第２ドライバ群の一方の端部に配設される。この構成の具体例は第３実施形態として後述される。
【００１２】
本態様の電気光学装置においては、制御回路の第１出力部と第１ドライバＩＣを一体化して第１制御駆動ＩＣとして第１基板（例えば、電気光学基板）上に実装する。また、第２出力部と第２ドライバＩＣとを一体化して第２制御駆動ＩＣとして電気光学基板上に実装する。したがって、制御ＩＣとドライバＩＣを別々に構成する場合と比較して実装するＩＣチップの数が削減される。ＩＣチップの数が削減されると、部品点数が減少してコストが節減される。また、ＩＣチップと電気光学基板とを接続する接続端子の個数も減少するので、製造に関わる手間やコストが低減される。さらには、第１制御駆動ＩＣにおいて第１出力部と第１ドライバＩＣの内部回路（例えば、図９におけるドライバ部７００Ｄの内部回路２００Ａ）とを結ぶ配線は接続端子を経由しないので、当該区間においては信号がより確実に伝送される。第２制御駆動ＩＣにおいて第２出力部と第２ドライバＩＣの内部回路とを結ぶ配線についても同様のことが云える。
【００１３】
制御回路を第１基板（例えば、電気光学基板１０）に制御ＩＣとして実装する態様においては、好ましくは、第１基板の端部には、入力画像データ（例えば、図７における入力画像データＤＩ）がシリアル形式で入力される入力端子（例えば、入力端子３００ｂ）が形成され、制御ＩＣは、入力端子から供給されるシリアル形式の入力画像データをパラレル形式に変換して複数のドライバＩＣに供給する。この態様においては、入力画像データはシリアル形式の信号なので、入力画像データが入力される入力端子は１個のみでよい。これに対し、第１基板上ではなくプリント基板上に制御回路を実装する場合には、パラレル形式の出力画像データが電気光学基板に入力されるので、複数個の入力端子（例えば、図５における３００ａ1および３００ａ2）が必要となる。本態様においては、制御回路は第１基板上に実装され、シリアル形式の入力画像データが外部から制御回路に対して供給されるので、入力端子の個数が削減される。入力端子の個数が減ると外部から接続される信号線の端子との接合に関わる手間が削減できる。
【００１４】
同様に、制御回路の代わりに、第１制御駆動ＩＣと第２制御駆動ＩＣとを用いる態様においては、第１制御駆動ＩＣに接続される入力端子（例えば、図８における入力端子３００ｃ1）にはシリアル形式の第１入力画像データ（例えば、第１入力画像データＤＩ1）が供給され、第２制御駆動ＩＣに接続される別の入力端子（例えば、入力端子３００ｃ2）には第２入力画像データ（例えば、第２入力画像データＤＩ2）が供給される。よって、パラレル形式の出力画像データが第１基板に入力される場合と比較して、入力端子の個数が少なくて済む。したがって、制御回路を制御ＩＣとして電気光学基板に実装する場合と同様の効果が得られる。
【００１５】
本発明の好適な態様において、第１ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線および第２ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線（例えば、図４・図６における配線Ｗ）の全部または一部は、第１基板よりも単位面積当たりの配線抵抗が小さい第２基板（例えば、フレキシブル基板Ｆ）の表面に配設される部分を含む。好ましくは、第１制御駆動ＩＣと後段のドライバＩＣ（例えば、ドライバＤｒk-1）とを結ぶ配線もフレキシブル基板を経由してもよい。同様に、第２制御駆動ＩＣと後段のドライバＩＣ（例えば、ドライバＤｒk+2）とを結ぶ配線もフレキシブル基板を経由してもよい。第２基板の単位面積当たりの配線抵抗は第１基板よりも小さいから、第２基板を経由しない場合と比較して信号波形の鈍りを抑制することが可能となる。特に、多数のドライバＤｒが多段接続される構成においては寄生容量と配線抵抗が加重されるのでその効果は顕著となる。
【００１６】
本発明の好適な態様において、複数のドライバＩＣの各々は、クロック信号に基づいて開始パルスを順次シフトして排他的に有効となる複数のシフトパルスを出力するシフトレジスタと、複数のシフトパルスを用いて出力画像データを順次取り込み、取り込んだ出力画像データに基づいて各駆動信号を生成して複数のデータ線の各々に出力する信号生成手段とを備える。ここで、シフトレジスタは双方向に開始パルスをシフトするものであってもよいし、あるいは単方向にシフトするものであってもよい。前者の場合はシフト方向を指定する必要はあるが汎用品を用いることができる。後者の場合はシフト方向を指定する必要がない。
【００１７】
本発明に係る電気光学装置は各種の電子機器に利用される。電子機器の典型例は、電気光学装置を感光体ドラムなどの像担持体の露光に利用した画像形成装置である。また、電気光学素子がマトリクス状に配列された電気光学装置は、パーソナルコンピュータや携帯電話機など各種の電子機器の表示装置として利用される。さらに、スキャナなどの画像読取装置においては、本発明に係る電気光学装置を原稿の照明に利用することが可能である。この画像読取装置は、本発明の電気光学装置と、電気光学装置から出射して読取対象（原稿）で反射した光を電気信号に変換する受光装置（例えばＣＣＤ（Charge Coupled Device）素子などの受光素子）とを具備する。
【発明を実施するための最良の形態】
【００１８】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置Ｄの概略構成を示す平面図である。図１に示されるように、電気光学装置Ｄの基板（以下、「電気光学基板」という）１０の表面には、マトリクス状に配列する複数の画素回路４００を含む画像領域Ａが形成される。画像領域Ａには、Ｘ方向に沿ってｍ本の走査線１０１およびｍ本の発光制御線１０２、これらと直交するｎ本のデータ線１０３とが形成される。画素回路４００は、走査線１０１とデータ線１０３との交差に対応して配置される。
【００１９】
図２は、画素回路４００の構成を示す回路図である。図２に示されるように、各画素回路４００は、電気光学素子Ｅと、トランジスタ４０１〜４０４と、容量素子Ｃとを含む。各電気光学素子Ｅは、電気的な作用に応じて階調が変化する要素である。本実施形態の電気光学素子Ｅは、有機ＥＬ（Electroluminescence）材料から形成された発光層とこの発光層を挟む陽極および陰極とを有する有機発光ダイオード素子であり、発光層に供給される電流に応じた輝度で発光する。各画素回路４００には、電源電圧Ｖｄｄが電源回路５００から電源配線Ｌを介して供給される。
【００２０】
トランジスタ４０１はｐチャネルのＴＦＴ（薄膜トランジスタ）であり、駆動トランジスタとして機能する。トランジスタ４０２〜４０４はｎチャネルのＴＦＴであり、スイッチングトランジスタとして機能する。トランジスタ４０１のソース電極は電源配線Ｌに接続される一方、そのドレイン電極はトランジスタ４０３のドレイン電極とトランジスタ４０４のドレイン電極とトランジスタ４０２のソース電極とに各々接続される。
【００２１】
容量素子Ｃの一端はトランジスタ４０１のソース電極に接続される一方、その他端はトランジスタ４０１のゲート電極とトランジスタ４０２のドレイン電極とに各々接続される。トランジスタ４０３のゲート電極は走査線１０１に接続され、ソース電極はデータ線１０３に接続される。トランジスタ４０２のゲート電極は走査線１０１に接続される。トランジスタ４０４のゲート電極は発光制御線１０２に接続され、ソース電極は電気光学素子Ｅの陽極に接続される。電気光学素子Ｅの陰極は、画素回路４００のすべてに対して共通の電極であり、電源における低位の電位（基準電位）である。
【００２２】
図３に走査信号Ｙ（Ｙ1〜Ｙm）と発光制御信号Ｖｇ（Ｖｇ1〜Ｖｇm）のタイミングチャートの一例を示す。走査信号Ｙ1は、１垂直走査期間（１Ｆ）の最初のタイミングから、１水平走査期間（１Ｈ）に相当する幅のパルスであって、１行目の走査線１０１に供給される。以降、このパルスを順次シフトして、２，３，…，ｐ（ｐは、１≦ｐ≦ｍを満たす整数）行目の走査線１０１の各々に走査信号Ｙ2，Ｙ3，…，Ｙmとして供給する。一般的にｐ行目の走査線１０１に供給される走査信号ＹpがＨレベルになると、当該走査線１０１が選択されたことを示す。また、発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmとしては、例えば、走査信号Ｙ1，Ｙ2，…，Ｙmの論理レベルを反転した信号を用いる。
【００２３】
走査信号ＹpがＨレベルになると、ｎチャネル型トランジスタ４０２がオン状態となるので、トランジスタ４０１は、ゲート電極とドレイン電極とが互いに接続されたダイオードとして機能する。走査信号ＹpがＨレベルになると、ｎチャネル型トランジスタ４０３も、トランジスタ４０２と同様にオン状態となる。この結果、データ線１０３に供給される電流信号Ｘ（Ｘ1，Ｘ2，…，Ｘn）に対応する電流Ｉdataが、電源配線Ｌ→トランジスタ４０１→トランジスタ４０３→データ線１０３という経路で流れるとともに、そのときに、トランジスタ４０１のゲート電極の電位に応じた電荷が容量素子Ｃに蓄積される。
【００２４】
走査信号ＹpがＬレベルになると、トランジスタ４０２、４０３はともにオフ状態となる。このとき、トランジスタ４０１のゲート電極における入力インピーダンスは極めて高いので、容量素子Ｃにおける電荷の蓄積状態は変化しない。トランジスタ４０１のゲート・ソース間電圧は、電流Ｉdataが流れたときの電圧に保持される。また、走査信号ＹpがＬレベルになると、発光制御信号ＶｇpがＨレベルとなる。この結果、トランジスタ４０４がオンし、トランジスタ４０１のソース・ドレイン間には、そのゲート電圧に応じた注入電流Ｉoledが流れる。この電流は、電源配線Ｌ→トランジスタ４０１→トランジスタ４０４→電気光学素子Ｅという経路で流れる。
【００２５】
ここで、電気光学素子Ｅに流れる注入電流Ｉoledは、トランジスタ４０１のゲート・ソース間電圧で定まるが、その電圧は、Ｈレベルの走査信号Ｙpによって電流Ｉdataがデータ線１０３に流れたときに、容量素子Ｃによって保持された電圧である。このため、発光制御信号ＶｇpがＨレベルになったときに、電気光学素子Ｅに流れる注入電流Ｉoledは、直前に流れた電流Ｉdataに略一致する。このように画素回路４００は、電流Ｉdataによって発光輝度を規定することから、アクティブ電流プログラム方式の回路である。
【００２６】
図１に示されるように、電気光学装置Ｄは、走査線駆動回路１００と、データ線駆動回路２００と、制御回路３００とをさらに含む。走査線駆動回路１００は電気光学基板１０の左辺縁１０ａに沿う領域にＹ方向に延在する。走査線駆動回路１００には、タイミング発生回路（図示略）からＹクロック信号ＹＣＬＫおよびＹ転送開始パルスＤＹが供給される。データ線駆動回路２００は長方形の形状を有し、下辺縁１０ｂに沿う領域にＸ方向に延在する。制御回路３００は電気光学基板１０とは別のプリント基板（例えば、ＰＣＢ）３０の表面に実装されて、電気光学基板１０の下辺縁１０ｂに接続される。プリント基板３０と電気光学基板１０との間には、中継フレキシブル基板２０が介在する。
【００２７】
走査線駆動回路１００は、複数の走査線１０１を順次選択するための走査信号Ｙ1，Ｙ2…，Ｙmを生成すると共に発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmを生成する。走査信号Ｙ1，Ｙ2…，Ｙmおよび発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmは、タイミング発生回路から供給されたＹ転送開始パルスＤＹをＹクロック信号ＹＣＬＫに同期して順次転送することにより生成される。上述したように、走査信号Ｙ1，Ｙ2，…，Ｙmは、各走査線１０１を介して各画素回路４００に供給される。発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmは、各発光制御線１０２を介して各画素回路４００に供給される。
【００２８】
図４は、図１に示す電気光学装置Ｄのうち、特にデータ線駆動回路２００と制御回路３００周辺の具体的な構成を示すブロック図である。図４に示されるように、データ線駆動回路２００は、画像領域Ａの幅（Ｘ方向の長さ）に相当する領域にわたってＸ方向一列に配置された２ｋ個のドライバＤｒを含む（ｋは自然数）。２ｋ個のドライバは、ドライバＤｒ1，Ｄｒ2，…，Ｄｒkから成る第１ドライバ群Ｇ１と、ドライバＤｒk+1，…，Ｄｒ2k-1，Ｄｒ2kから成る第２ドライバ群Ｇ２とに分割される。第１ドライバ群Ｇ１および第２ドライバ群Ｇ２は同数のドライバＤｒ（各々がｋ個のドライバＤｒ）を含み、第１ドライバ群Ｇ１および第２ドライバ群Ｇ２の各群内においてｋ個のドライバＤｒはカスケード接続（多段接続）される。詳細には、図４に示されるように、第１ドライバ群Ｇ１の右側の端部にはドライバＤｒkが配設され、他方の端部に配設されるドライバＤｒ1へと向かって多段に接続される。第２ドライバ群Ｇ２の左側の端部にはドライバＤｒk+1が配設されて、第１ドライバ群Ｇ１の右側の端部と隣接する。第２ドライバ群Ｇ２の他方の端部にはドライバＤｒ2kが配設される。第２ドライバ群Ｇ２は、ドライバＤｒk+1からドライバＤｒ2kへと向かって多段に接続される。各ドライバＤｒは、Ｘ方向を長手とする長方形の形状を有し、電気光学基板１０の表面にＣＯＧ実装される。
【００２９】
画像領域Ａは、第１画像領域Ａ１と第２画像領域Ａ２に区分される。第１画像領域Ａ１内の電気光学素子Ｅは第１ドライバ群Ｇ１の各ドライバＤｒ1〜Ｄｒkから供給される駆動電流によって駆動され、第２画像領域Ａ２内の電気光学素子Ｅは第２ドライバ群Ｇ２の各ドライバＤｒk〜Ｄｒ2kから供給される駆動電流によって駆動される。
【００３０】
図５は、図４における領域Ｂ１の詳細な構成を示す平面図である。図５に示されるように、制御回路３００とドライバＤｒkとの間には両者を結ぶ複数の配線Ｓｐ1が形成され、制御回路３００とドライバＤｒk+1との間には両者を結ぶ複数の配線Ｓｐ2が形成される。各配線Ｓｐ1の制御回路３００側の端部には複数の出力端子３００ｄ1が形成され、各配線Ｓｐ2の制御回路３００側の端部には出力端子３００ｄ2が形成される。各配線Ｓｐ1のうち、プリント基板３０と中継フレキシブル基板２０との接続部分には、接続端子３００ｅ1が形成され、電気光学基板１０に至る部分には入力端子３００ａ1が形成される。また、各配線Ｓｐ1のドライバＤｒkに至る部分の端部には、入力端子２００Ｄrinが形成される。同様に、各配線Ｓｐ2は、接続端子３００ｅ2と各入力端子３００ａ2とを経由して、ドライバＤｒk+1の入力端子２００Ｄrinに至る。制御回路３００の各出力端子３００ｄ1からドライバＤｒkの入力端子２００Ｄrinまでの距離と各出力端子３００ｄ2からドライバＤｒk+1の入力端子２００Ｄrinまでの距離とは等しい。すなわち、配線Ｓｐ1の配線長と配線Ｓｐ2の配線長とは等しい。
【００３１】
制御回路３００には、外部からシリアル形式の入力画像データＤＩが供給される。入力画像データＤＩは、シリアル形式の８ビットＤ0〜Ｄ7の信号で各電気光学素子Ｅの階調を指定する。本実施形態においては、入力画像データＤＩにより、「０」から「２５５」までの２５６段階の階調値の何れかが外部から指定される。
【００３２】
図５に示されるように、制御回路３００は第１出力部３００Lと第２出力部３００Rとから構成される。第１出力部３００Lは、入力画像データＤＩのうち、第１画像領域Ａ１内の各電気光学素子Ｅに対応する信号Ｄ0〜Ｄ7を取り込んでシリアル／パラレル変換を施し、パラレル形式の第１出力画像データＤＯ1を生成する。同様に、第２出力部３００Rは、第２画像領域Ａ２内の各電気光学素子Ｅに対応する信号Ｄ0〜Ｄ7を取り込んでシリアル／パラレル変換を施し、パラレル形式の第２出力画像データＤＯ2を生成する。さらに、各第１出力部３００Lおよび第２出力部３００Rは、Ｙクロック信号ＹＣＬＫおよびＹ転送開始パルスＤＹに同期させて、Ｘクロック信号ＸＣＬＫとＸ転送開始パルスＤＸとを生成する。そして、第１出力部３００LはＸクロック信号ＸＣＬＫとＸ転送開始パルスＤＸとともに第１出力画像データＤＯ1を第１ドライバ群Ｇ１に向けて出力し、第２出力部３００RはＸクロック信号ＸＣＬＫとＸ転送開始パルスＤＸとともに第２出力画像データＤＯ2を第２ドライバ群Ｇ２に向けて出力する。第１出力画像データＤＯ1はパラレル形式のデータなので、信号D0〜D7が１ビットずつ８本の信号線に分かれて互いに同期して出力される。同様に、第２出力画像データＤＯ2も信号D0〜D7が１ビットずつ８本の信号線に分かれて互いに同期して出力される。よって、図５に示されるように、配線Ｓｐ1は、各Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸを送信するための信号線２本と、第１出力画像データＤＯ1の各信号D0〜D7を送信するための信号線８本とを含む。同様に、配線Ｓｐ2は、各Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸを送信するための信号線２本と、第２出力画像データＤＯ2の各信号D0〜D7を送信するための信号線８本とを含む。
【００３３】
ここで、出力画像データＤＯを２系統に分割して伝送する場合には、第１出力画像データＤＯ1および第２出力画像データＤＯ2の信号遅延や劣化の程度が第１ドライバ群Ｇ１と第２ドライバ群Ｇ２との間で異なると、電気光学素子Ｅの階調（ひいては、画質）が左右でばらつく。このため、信号遅延や劣化の程度が第１ドライバ群Ｇ１と第２ドライバ群Ｇ２との間で同程度であることが望ましい。そこで、本実施形態では、第１ドライバ群Ｇ１と第２ドライバ群Ｇ２の各々に含まれるドライバＤｒを同数とし、制御回路３００から各第１ドライバ群Ｇ１，Ｇ２に至るまでの配線長（配線Ｓｐ1の配線長と配線Ｓｐ2の配線長）を同一としている。よって、各第１出力画像データＤＯ1および第２出力画像データＤＯ2が伝送される距離は略同一となり、伝送距離が異なる場合に発生し得る階調のばらつき等を防ぐことが可能となる。
【００３４】
図４に示されるように、電気光学基板１０の下辺縁１０ｂには、第１ドライバ群Ｇ１および第２ドライバ群Ｇ２において隣り合うドライバＤｒの間隙に対応する位置においてフレキシブル基板Ｆが配置される。図６は、図４に示す電気光学装置Ｄに示す領域Ｂ２の詳細を示す平面図である。図６に示されるように、第１ドライバ群Ｇ１において、ドライバＤｒj（ｊは１≦ｊ≦ｋを満たす整数）とドライバＤｒj+1との間には、フレキシブル基板Ｆを経由する複数の配線Ｗが形成される。各配線Ｗのうち、ドライバＤｒjの長辺（下辺縁１０ｂ側の長辺）に接続する部分の端部には入力端子２００Ｄrinが形成され、ドライバＤｒj+1の長辺に接続する部分の端部には出力端子２００Ｄroutが形成される。また、各配線Ｗのうち、電気光学基板１０とフレキシブル基板Ｆとの接続部分には接続端子２００Finと２００Foutとが形成される。すなわち、配線Ｗはこれらの接続端子２００Fin，２００Foutに挟まれる区間においてフレキシブル基板Ｆ上に配設される。このように、配線Ｗは、ドライバＤｒj+1の出力端子２００Ｄroutと接続端子２００Finとの間の第１区間において電気光学基板１０上を通り、接続端子２００Finと２００Foutとの間の第２区間においてフレキシブル基板Ｆ上を通る。そして、接続端子２００FoutとドライバＤｒjの入力端子２００Ｄrinとの間の第３区間において電気光学基板１０上を通る。この構成において、第１出力画像データＤＯ1、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸはドライバＤｒj+1からドライバＤｒjへとフレキシブル基板Ｆを介して伝送される。一方、図示はしないが、第２ドライバ群Ｇ２においては、隣り合うドライバ間（例えば、ドライバＤｒk+1とドライバＤｒk+2との間）にフレキシブル基板Ｆが配置され、第２出力画像データＤＯ2、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸはドライバＤｒk+1から右側のドライバＤｒk+2へとフレキシブル基板Ｆを介して伝送される。よって、第２ドライバ群Ｇ２では、図６に示す第１ドライバ群Ｇ１における信号の流れとは逆の方向で各信号が伝送される。
【００３５】
図５および図６に示されるように、各ドライバＤｒにおいて、入力端子２００Ｄrinから延びる配線Ｒは内部回路２００Ａに至る。一方、配線Ｒは内部回路２００Ａに至る前に分岐して出力端子２００Ｄroutへと至る。第１ドライバ群Ｇ１の各ドライバＤｒにおいては、第１出力画像データＤＯ1、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸは、配線Ｒを介して内部回路２００Ａに入力されるとともに、配線Ｒと出力端子２００Ｄroutを介して後段のドライバＤｒに向けて出力される。同様に、第２ドライバ群Ｇ２の各ドライバＤｒにおいては、第２出力画像データＤＯ2、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸは、配線Ｒを介して内部回路２００Ａに入力されるとともに、配線Ｒと出力端子２００Ｄroutを介して後段のドライバＤｒに向けて出力される。
【００３６】
以上の構成において、第１出力画像データＤＯ1は、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸとともに配線Ｓｐ1を介してドライバＤｒkに対して伝送されて、ドライバＤｒkにカスケード接続されたｋ個のドライバＤｒに対して順次伝送されてドライバＤｒ1に至る。すなわち、制御回路３００は、第１出力画像データＤＯ1をドライバＤｒkに供給して第１ドライバ群Ｇ１の配列の他方の端部に向けて（図４に示すＤL方向に向けて）伝送する。同様に、第２ドライバ群Ｇ２に対応する第２出力画像データＤＯ2は、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸとともに配線Ｓｐ2を介してドライバＤｒk+1に対して供給され、ドライバＤｒk+1にカスケード接続されたｋ個のドライバＤｒに対して順次伝送されてドライバＤｒ2kに至る。すなわち、制御回路３００は、第２出力画像データＤＯ2をドライバＤｒk+1に供給して第２ドライバ群Ｇ２の配列の他方の端部に向けて（図４に示すＤR方向に向けて）伝送する。以上のようにして、第１出力画像データＤＯ1が第１ドライバ群Ｇ１の各ドライバＤｒに到達し、第２出力画像データＤＯ2が第２ドライバ群Ｇ２の各ドライバＤｒに到達する。
【００３７】
各ドライバＤｒの内部回路２００Ａは、双方向シフトレジスタ（図示略）と信号生成部（図示略）とを有する。双方向シフトレジスタは、Ｘクロック信号ＸＣＬＫに基づいてＸ転送開始パルスＤＸを順次シフトして排他的に有効となる複数のシフトパルスを出力する。Ｘ転送開始パルスＤＸのシフト方向は、第１ドライバ群Ｇ１の各ドライバＤｒ1〜Ｄｒkにおいては左方向にシフトするよう制御され、第２ドライバ群Ｇ２の各ドライバＤｒk+1〜Ｄｒ2kにおいては右方向にシフトするよう制御される。内部回路２００Ａは双方向シフトレジスタから出力された複数のシフトパルスを用いて各第１出力画像データＤＯ1および第２出力画像データＤＯ2に含まれる信号D0〜D7を順次取り込む。信号生成部は、信号D0〜D7によって指定された階調に応じた駆動電流（駆動信号）を生成し、各データ線１０３に供給する。
【００３８】
詳細には、各ドライバＤｒは電気光学基板１０の表面に配列するｎ本のデータ線１０３のうち、一部（「ｒ本」とする）のデータ線１０３と接続する（ｒは１≦ｒ≦nを満たす整数，ｎはｒの倍数）。よって、各ドライバＤｒの内部回路２００Ａは、例えばｐ行目に位置するｎ個の電気光学素子Ｅに対応する信号D0〜D7のうち、当該ドライバＤｒに接続するｒ本のデータ線１０３に対応するｒ個の各電気光学素子Ｅについての信号D0〜D7を取り込む。図５に示されるように、第１ドライバ群Ｇ１のドライバＤｒkは、ｑ列目（ｑは１≦ｑ≦n／２を満たす整数）からｑ＋ｒ−１列目のデータ線１０３に接続され、第２ドライバ群のドライバＤｒk+1はｔ列目（ｔは１≦ｔ≦n／２を満たす整数）からｔ＋ｒ−１列目のデータ線１０３に接続される。第１ドライバ群Ｇ１においては、第１出力画像データＤＯ1は左方向（図４におけるＤL方向）に向かって伝送されるので、ドライバＤｒkの内部回路２００Ａは、ｑ＋ｒ−１列目の信号D0〜D7をまず取り込み、ｑ＋ｒ−２列目→ … →ｑ列目へと対応する信号D0〜D7を左方向（右から左に向けて）取り込む。一方、第２ドライバ群Ｇ２においては、第２出力画像データＤＯ2は右方向（図４におけるＤR方向）に伝送されるので、信号D0〜D7は右方向に（左から右に向けて）取り込まれる。よって、ｔ列目に対応する信号D0〜D7をまず取り込み、ｔ＋１列目→ … →ｔ＋ｒ−１列目へと信号D0〜D7を右方向に（左から右に向けて）取り込む。各ドライバＤｒの内部回路２００Ａはこのようにして取り込んだｒ個の電気光学素子Ｅの信号D0〜D7を所定期間保持した後に信号生成部にて信号D0〜D7に基づいて電流信号Ｘを生成し、ｒ本のデータ線１０３に対して供給する。
【００３９】
ところで、電気光学装置Ｄにおいては、各電気光学素子Ｅは、走査線駆動回路１００によってｐ行目の走査線１０１が選択されている期間（図３における水平走査期間１Ｈ）に各データ線１０３に供給された電流信号Ｘ1，Ｘ2，…，Ｘnの電流量に応じた輝度で発光する。上述したように、出力画像データＤＯはパラレル形式の信号なので、信号Ｄ0〜Ｄ7は１ビットずつ８本の信号線に分かれて伝送される。また、データ線１０３の本数がｎ本の場合、１水平走査期間１Ｈ内に送信すべき出力画像データＤＯはｎ個の電気光学素子Ｅに対応したｎ個分の信号Ｄ0〜Ｄ7に相当する。よって、１水平走査期間１Ｈ内に電流信号Ｘ1，Ｘ2，…，Ｘnを各データ線１０３に供給するためには、１水平走査期間１Ｈに相当する期間内にｎビットの信号が２ｋ個のドライバＤｒ総てに伝送される必要がある。電気光学装置Ｄが高精細化されるとデータ線１０３の本数が増加し、１水平走査期間１Ｈに相当する期間内に伝送すべきビット数（転送レート）が増加する。ところが、電気光学基板１０上の配線は寄生容量および配線抵抗が高いため、高速に信号を伝送すると高周波成分が除去されて信号波形が鈍る。このため、１水平走査期間１Ｈ内に転送可能なデータ量（転送レート）には一定の限界がある。転送レートが不足すると、電気光学素子Ｅが所期のタイミングで発光しないといったことが起こり得る。そこで、本実施形態においては、制御回路３００は出力画像データＤＯを第１出力画像データＤＯ1と第２出力画像データＤＯ2とに２分割して、第１ドライバ群Ｇ１および第２ドライバ群Ｇ２の各々に対して２系統で伝送する構成としている。このように構成することで、出力画像データＤＯを１系統で伝送する方式と比較して、１水平走査期間１Ｈに相当する期間内に伝送が必要なデータ量が２分の１となる。よって、高精細化に伴いデータ線１０３の本数が増加した場合にも転送レートが不足することがなく、電気光学素子Ｅを所期のタイミングで確実に発光させることが可能となる。
【００４０】
一方、出力画像データＤＯを２系統で伝送する構成としては、電気光学基板１０の左右両端（電気光学基板１０の表面または外側）に２個の制御回路３００を配置し、ドライバＤｒの配列の左端に位置するドライバＤｒ1に第１出力画像データＤＯ1を供給し、右端に位置するドライバＤｒ2kに第２出力画像データＤＯ2を供給する構成も考えられる。しかしながら、この構成においては２個の制御回路３００を用いるので、各制御回路３００が実装されるプリント基板３０や中継フレキシブル基板２０および信号線・接続端子などが２組必要となる。これに対し、本実施形態の構成においては、１個の制御回路３００と１組のプリント基板および中継フレキシブル基板２０等を用いるのみでよいから、電子部品の点数が少なくて済む。したがって、より簡易且つ低コストな構成で、高精細化が実現される。
【００４１】
また、ｋ個のドライバＤｒを多段接続する構成においては、第１出力画像データＤＯ1が入力されるドライバＤｒkまたは第２出力画像データＤＯ2が入力されるドライバＤｒk+1からドライバＤｒが離れるにつれて配線の寄生容量と配線抵抗が加重される。このため、より後段に位置するドライバＤｒほど信号波形の鈍りが顕著となり、信号Ｄ0〜Ｄ7を正確に取り込むことが困難となる。この結果、ドライバＤｒが誤動作して電気光学素子Ｅの発光輝度が所期の階調で発光しないといったことが起こり得る。電気光学基板１０上の配線は超薄膜で形成されるからその配線抵抗は大きく、信号Ｄ0〜Ｄ7の劣化は特に顕著となる。一方、フレキシブル基板Ｆの配線は電気光学基板１０上の配線に比べて厚いので、電気光学基板１０上の配線と比べて単位面積当たりの配線抵抗は小さい。このため、本実施形態では、配線Ｗのうち、接続端子２００Finと２００Foutとに挟まれる第２区間をフレキシブル基板Ｆ上に形成することで、当該区間における配線抵抗を低減し、後段のドライバに順次伝達される信号Ｄ0〜Ｄ7の劣化を抑制している。
【００４２】
以上説明したように、本実施形態の電気光学装置Ｄにおいては、制御回路３００が出力画像データＤＯを第１出力画像データＤＯ1と第２出力画像データＤＯ2とに分離した上で、前者を第１ドライバ群Ｇ１に供給し、後者を第２ドライバ群Ｇ２に供給するので、１系統で出力画像データＤＯを各ドライバＤｒに伝送する場合と比較して、同じ解像度であれば転送レートが２分の１で足りる。転送レートが低いと低周波な信号が伝送されるので、信号波形の劣化が抑制される。その結果、電気光学装置Ｄの信頼性が向上する。一方、１系統で出力画像データＤＯを伝送する方式の電気光学装置を高精細化する場合には、２系統で伝送する方式に変更することで高精細化が可能となるので、転送レートを高速化せずとも出力画像データＤＯが確実に各ドライバＤｒに伝送される。このように、本実施形態の電気光学装置Ｄによれば、装置の信頼性を損なうことなく高精細化が実現される。
【００４３】
ところで、出力画像データＤＯの信号Ｄ0〜Ｄ7は、制御回路３００の出力端子からの配線距離（伝送距離）が短いほどより正確に受信側に伝達される。よって、制御回路３００に対して配線距離が短い位置に配置されたドライバＤｒ（例えば、図４におけるドライバＤｒk）によって駆動される電気光学素子Ｅと、配線距離が長い位置に配置されたドライバＤｒ（例えば、ドライバＤｒ1）によって駆動される電気光学素子Ｅとでは、同じ階調が指定された場合でも発光輝度が同一とならない（ばらつく）場合がある。本実施形態の電気光学装置Ｄにおいては、出力画像データＤＯを１系統で伝送する場合と比較して伝送距離が２分の１となるので、制御回路３００から伝送距離が離れた位置の画像領域における画質の劣化の程度が低減される。また、電気光学装置Ｄにおいては、第１ドライバ群Ｇ１における第１出力画像データＤＯ1の伝送距離と、第２ドライバ群Ｇ２における第２出力画像データＤＯ2の伝送距離とは略同一である。よって、信号の遅延や劣化の程度が左右で略同一となり、画質が左右でばらつかない。したがって、本実施形態の電気光学装置Ｄによれば、より高品質な画像を生成することが可能となる。
【００４４】
さらに、上記電気光学装置Ｄにおいては、第１ドライバ群Ｇ１および第２ドライバ群Ｇ２の各郡内において、ドライバ間を接続する配線Ｗは電気光学基板１０の下辺縁１０ｂに実装されるフレキシブル基板Ｆを経由する。フレキシブル基板Ｆの単位面積当たりの配線抵抗は電気光学基板１０よりも小さいから、フレキシブル基板Ｆを経由しない場合と比較して信号波形の鈍りを抑制することが可能となる。その結果、各ドライバ群Ｇ１，Ｇ２の最終段の各ドライバＤｒ1，Ｄｒ2kに至っても、信号Ｄ0〜Ｄ7の正確な伝達が阻害される程度にまで信号波形が劣化することなく電気光学素子Ｅを所期の輝度で発光させることが可能となる。特に、多数のドライバＤｒが多段接続される構成においてはその効果は顕著となる。また、ドライバＤｒをカスケード接続する代わりに電気光学基板上に共通バスを設けて各ドライバＤｒに駆動信号を供給する場合と比較しても、配線の寄生容量および配線抵抗を原因とする信号波形の鈍化を抑制しつつ、装置を小型化することが可能となる。
【００４５】
＜Ｂ：第２実施形態＞
第１実施形態では、制御回路３００が電気光学基板１０とは別のプリント基板３０上に実装される構成について説明したが、第２実施形態では、制御回路３００を電気光学基板１０にＣＯＧ実装する構成について説明する。なお、この点を除いては、本実施形態は第１実施形態と同一であるので、その説明を適宜に省略する。
【００４６】
図７は、第２実施形態に係る電気光学装置Ｄの概略構成を示すブロック図である。図７に示されるように、制御回路３００は、電気光学基板１０の下辺縁１０ｂに沿う領域のうち、第１ドライバ群Ｇ１の右側の端部と第２ドライバ群Ｇ２の左側の端部の図中下方の領域に配置される。制御回路３００から第１ドライバ群Ｇ１のドライバＤｒkに向けて配線Ｓｐ1が配設され、第２ドライバ群Ｇ２のドライバＤｒk+1に向けて配線Ｓｐ2が配設される。第１実施形態の場合と同様に、配線Ｓｐ1と配線Ｓｐ2の配線長は等しい。
【００４７】
電気光学基板１０の下辺縁１０ｂに沿う領域には、入力画像データＤＩが外部から入力される１個の入力端子３００ｂが形成される。入力画像データＤＩは入力端子３００ｂから入力されると電気光学基板１０上の配線Ｓｓを介して制御回路３００に入力される。入力画像データＤＩは、制御回路３００に入力されると、第１出力部３００Lおよび第２出力部３００Rに供給される。第１出力部３００Lおよび第２出力部３００Rは入力画像データＤＩにシリアル／パラレル変換など所定の処理を施した後に、配線Ｓｐ1を介して第１出力画像データＤＯ1を第１ドライバ群Ｇ１に向けて出力し、配線Ｓｐ2を介して第２出力画像データＤＯ2を第２ドライバ群Ｇ２に向けて出力する。本実施形態によれば、上記第１実施形態と同様の効果が得られる。
【００４８】
ところで、上述したように、電気光学基板１０上は配線抵抗が高いため、高周波な信号の伝送には不向きである。その一方で、電気光学装置Ｄの高精細化が進むほど、より高速な信号転送が要求される。本実施形態においては、入力端子３００ｂからシリアル形式の入力画像データＤＩが入力されるので、制御回路３００に至るまでは高速に信号が伝送される。しかしながら、配線Ｓｓにおいては電気光学基板１０上をシリアル形式の信号が伝送されるので、信号の鈍りが発生しやすい。そこで、配線Ｓｓの距離を短く設定することで、信号の正確な伝達が損なわれない程度に波形の鈍化を抑制している。
【００４９】
一方、上記第１実施形態のように、パラレル形式の出力画像データＤＯを電気光学基板１０に入力する場合には出力画像データＤＯは信号D0〜D7のビット数に相当する本数の信号線を介して伝送されるので、多数の入力端子３００ａ1，３００ａ2が必要となる。これに対し、本実施形態では、シリアル形式の入力画像データＤＩが電気光学基板１０に入力されるので、入力端子３００ｂの個数が１個のみでよい。入力端子の個数が減ると外部から接続される信号線の端子との接合の手間が軽減される。さらには、制御回路３００が実装されるプリント基板３０や中継フレキシブル基板２０が不要となるので、第１実施形態の構成と比較して部品点数が減り、これらの基板間の接合の手間も省ける。よって、装置の低コスト化が実現される。
【００５０】
＜Ｃ：第３実施形態＞
上記第２実施形態においては、制御回路３００を単体のＩＣチップとして電気光学基板１０上に実装する構成としていたが、本実施形態では、制御回路３００を用いる代わりに、制御回路３００の第１出力部３００LをドライバＤｒkと一体化するとともに、第２出力部３００RをドライバＤｒk+1と一体化して、各々をＩＣチップとして電気光学基板１０上に実装する。なお、この点を除いては、本実施形態は第２実施形態と同一であるので、その説明を適宜に省略する。
【００５１】
図８は、本実施形態における電気光学装置Ｄの概略構成を示すブロック図である。図８に示されるように、制御回路３００の第１出力部３００Lは、ドライバＤｒkと一体的に形成されて、第１制御駆動ＩＣ７００Lとして電気光学基板１０上にＣＯＧ実装される。一方、第２出力部３００RはドライバＤｒk+1と一体的に形成されて、第２制御駆動ＩＣ７００Rとして電気光学基板１０上にＣＯＧ実装される。第１制御駆動ＩＣ７００LはドライバＤｒkの代わりに第１ドライバ群Ｇ１の右側の端部に配置され、第２制御駆動ＩＣ７００RはドライバＤｒk+1の代わりに第２ドライバ群Ｇ２の左側の端部に配置される。
【００５２】
入力画像データＤＩは、第１画像領域Ａ１内の各電気光学素子Ｅに対応する信号D0〜D7を含む第１入力画像データＤＩ1と、第２画像領域Ａ２内の各電気光学素子Ｅに対応する信号D0〜D7を含む第２入力画像データＤＩ2とに予め分割されて、外部からシリアル形式で供給される。電気光学基板１０の下辺縁１０ｂに沿う領域には、入力端子３００ｃ1と３００ｃ2が１個ずつ形成される。第１入力画像データＤＩ1は入力端子３００ｃ1から電気光学基板１０に入力され、第２入力画像データＤＩ2は入力端子３００ｃ2から入力される。
【００５３】
図９は、制御駆動ＩＣ７００Rの詳細な構成を示す平面図である。図８および図９に示されるように、制御駆動ＩＣ７００Rには、配線Ｓｓ2を介してシリアル形式の第２入力画像データＤＩ2が入力される。第２入力画像データＤＩ2は、制御駆動ＩＣ７００Rの第２出力部３００Rによってパラレル形式の第２出力画像データＤＯ2に変換された後に、Ｘ転送開始パルスＤＸとＸクロック信号ＸＣＬＫとともに配線ＲＡを介して制御駆動ＩＣ７００Rのドライバ部７００Ｄに渡される。ドライバ部７００Ｄの内部回路２００Ａは、第２出力画像データＤＯ2に基づいて電流信号Ｘを生成してＸクロック信号ＸＣＬＫに同期させてデータ線１０３に供給する。一方、第２出力画像データＤＯ2とＸ転送開始パルスＤＸとＸクロック信号ＸＣＬＫとは、配線ＲＡと出力端子７００outを介してドライバＤｒk+2へ向けて出力される。図示はしないが、制御駆動ＩＣ７００Lは、制御駆動ＩＣ７００Rを左右に反転した構成を有する。制御駆動ＩＣ７００Lには、配線Ｓｓ1を介して第１入力画像データＤＩ1が入力され、第１出力部３００Lによってパラレル形式の第１出力画像データＤＯ1に変換される。第１出力画像データＤＯ1は、配線ＲＡを介してドライバ部７００Ｄの内部回路２００Ａに渡された後に電流信号Ｘとして各データ線１０３に供給される。また、第１出力画像データＤＯ1は、出力端子７００outからドライバＤｒk-1へ向けて出力される。
【００５４】
以上の構成によれば、第１実施形態および第２実施形態と同様の効果を得ることができる。また、制御回路３００の第１出力部３００Lと第１ドライバ群Ｇ１の初段のドライバＤｒkとを一体化するとともに、第２出力部３００Rと第２ドライバ群Ｇ２の初段のドライバＤｒk+1とを一体化して、各々をＩＣチップとして構成するので、これらを別々に構成する場合と比較して、実装するＩＣチップの数が削減される。ＩＣチップの数が削減されると、部品数が減少してコストが節減されるばかりでなく、接続端子の数も削減されるのでＩＣチップを電気光学基板１０上に実装する工程数や手間が少なくて済む。よって、第１および第２実施形態における構成と比較しても、装置のさらなる低コスト化が実現される。
【００５５】
＜Ｄ：変形例＞
以上の形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００５６】
（１）変形例１
上記実施形態では、各ドライバＤｒの内部回路２００Ａに双方向シフトレジスタを用いる構成としていたが、双方向シフトレジスタの代わりに単方向シフトレジスタを用いる構成としてもよい。その場合、第１ドライバ群Ｇ１の各ドライバＩＣにおいてはＸ転送開始パルスＤＸを左方向にシフトさせる左方向シフトレジスタを使用し、第２ドライバ群Ｇ２の各ドライバＩＣにおいてはＸ転送開始パルスＤＸを右方向にシフトさせる右方向シフトレジスタを使用する。この態様によれば、双方向シフトレジスタを用いた場合と比較して、シフト方向を指定する必要がないので制御が簡素化される。もっとも、双方向シフトレジスタを用いた場合には、シフト方向を指定する必要はあるが第１ドライバ群Ｇ１と第２ドライバ群Ｇ２で共通のシフトレジスタを用いればよい。よって、汎用品を用いることができコストが低減されると共に、製造工程も簡素化されるといった利点がある。
【００５７】
（２）変形例２
第１〜第３実施形態では、複数の配線Ｗすべてが第２区間においてフレキシブル基板Ｆ上に配設されると構成としたが、必ずしもそうである必要はなく、複数の配線Ｗのうち数本のみをフレキシブル基板Ｆ上に配設する構成としてもよい。例えば、配線抵抗は配線距離が長いほど増大するので、配線距離の短い配線Ｗを電気光学基板１０に配設し、他の配線Ｗをフレキシブル基板Ｆ上に配設する構成とすれば配線間のバラツキが吸収される（配線抵抗が配線間で均一化される）ので、より高品位な画像を得ることが可能となる。
【００５８】
（３）変形例３
第１〜第３実施形態では、フレキシブル基板Ｆ上に配線Ｗと接続端子２００Finと２００Foutを配設する構成としていたが、これらに加えて、各配線Ｗへの接触可能領域としてランドＭを設ける構成としてもよい。
図１０〜図１２は、本変形例に係る配線Ｗの例を示す図である。図１０に示されるように、ランドＭは、各配線Ｗの中途部分における拡幅された電極部分である。このような構成とすれば、ランドＭに補助電源配線やコンデンサなどを容易に接触させることが可能となる。例えば、ランドＭに検査用器具（プローバ）を接触させて信号状態を確認することができる。その結果、電気光学装置Ｄの機能評価を迅速かつ正確に行えるようになるため、開発や設計に関わる時間の短縮、ひいてはコストの低減が実現可能となる。
【００５９】
また、図１１に示されるように、基板Ｆに設けられた配線Ｗのうちの各駆動回路Ｄｒ1〜Ｄｒkへ電源を供給するための電源配線である各電源配線ＶＣＣおよびグラウンド配線ＶＳＳの中途部分に各ランドＭ1およびＭ2を形成する構成において、ランドＭ1に電源強化用配線であるＶＣＣ強化用バイパス配線Ｖ1を接続し、ランドＭ2にＶＳＳ強化用バイパス配線Ｖ2を接続するようにしてもよい。ＶＣＣ強化用バイパス配線Ｖ1は電源（図示略）の正極に接続され、ＶＳＳ強化用バイパス配線Ｖ2は電源の負極に接続される。この構成において、ランドＭ1を介して電源配線ＶＣＣに正の電圧が印加されると共に、グラウンド配線ＶＳＳに負の電圧が印加される。よって、電源配線ＶＣＣとグラウンド配線ＶＳＳとの間の電圧降下が低減されて各ドライバＤｒへの電源供給能力が安定化し、信号伝送回路およびその信号伝送回路を用いた電気光学装置の信頼性や動作マージンを向上させることができる。
【００６０】
なお、ＶＣＣ強化用バイパス配線Ｖ1およびＶＳＳ強化用バイパス配線Ｖ2に接続される電源は、制御回路３００の電源配線でもよいし、外部の電源であってもよい。また、各ＶＣＣ強化用バイパス配線Ｖ1およびＶＳＳ強化用バイパス配線Ｖ2を各電源配線ＶＣＣとグラウンド配線ＶＳＳに接触させるに際して、配線Ｗの幅を拡幅せずとも簡単に位置合わせができるような場合には、ランドＭ1およびＭ2を必ずしも設ける必要はない。よって、各電源配線ＶＣＣおよびグラウンド配線ＶＳＳの各中途部分に電極部分（絶縁体で被覆されない部分）を形成して、ＶＣＣ強化用バイパス配線Ｖ1とＶＳＳ強化用バイパス配線Ｖ2とを各電極部分に各々接続する構成も採用される。
【００６１】
さらに、図１２に示されるように、配線Ｗのうち、電源配線ＶＣＣにランドＭ1を設け、グラウンド配線ＶＳＳにランドＭ2を設け、ランドＭ1とＭ2との両方に電源用バイパスコンデンサＣ１を一括的に接触して配置してもよい。このように電源用バイパスコンデンサＣ１を設けることにより、ドライバＤｒ1からＤｒkへの電源供給が安定化（平滑化）され、信号伝送回路およびその信号伝送回路を用いた電気光学装置Ｄの信頼性を向上させることができる。なお、図１１の場合と同様に、必ずしもランドＭ1およびＭ2を設ける必要はなく、各電源配線ＶＣＣおよびグラウンド配線ＶＳＳの各電極部分に電源用バイパスコンデンサＣ１を接続するようにしてもよい。
【００６２】
＜Ｅ：応用例＞
次に、本発明に係る電気光学装置Ｄを利用した電子機器について説明する。図１３から図１５には、以上の何れかの形態に係る電気光学装置を表示装置として採用した電子機器の形態が図示されている。
【００６３】
図１３は、電気光学装置Ｄを採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置Ｄと、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電気光学装置Ｄは有機発光ダイオード素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００６４】
図１４は、電気光学装置を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置Ｄとを備える。スクロールボタン３００２を操作することによって、電気光学装置Ｄに表示される画面がスクロールされる。
【００６５】
図１５は、電気光学装置を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電気光学装置Ｄとを備える。複数の操作ボタン４００１を操作すると、住所録やスケジュール帳といった様々な情報が電気光学装置Ｄに表示される。
【００６６】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１３から図１５に示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込型のプリンタや電子複写機といった画像形成装置においては、用紙に形成されるべき画像に応じて感光体を露光する光ヘッド（書込ヘッド）が使用されるが、この種の光ヘッドとしても本発明の電気光学装置は利用される。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１実施形態に係る電気光学装置の構成を例示する平面図である。
【図２】画素回路の構成を示す回路図である。
【図３】走査信号と発光制御信号のタイミングチャートである。
【図４】電気光学装置の構成を示すブロック図である。
【図５】電気光学装置の一部を詳細に示す平面図である。
【図６】電気光学装置の一部を詳細に示す平面図である。
【図７】第２実施形態に係る電気光学装置の構成を示すブロック図である。
【図８】第３実施形態に係る電気光学装置の構成を示すブロック図である。
【図９】制御駆動ＩＣの詳細な構成を示す平面図である。
【図１０】本発明の変形例に係る図である。
【図１１】本発明の変形例に係る図である。
【図１２】本発明の変形例に係る図である。
【図１３】電気光学装置を利用した電子機器の一例を示す図である。
【図１４】電気光学装置を利用した電子機器の一例を示す図である。
【図１５】電気光学装置を利用した電子機器の一例を示す図である。
【符号の説明】
【００６８】
１０…電気光学基板、１０ａ…左辺縁、１０ｂ…下辺縁、２０…中継フレキシブル基板、３０…プリント基板、１００…走査線駆動回路、１０１…走査線、１０２…発光制御線、１０３…データ線、２００…データ線駆動回路、２００Ａ…内部回路、２００Ｄrin，３００ａ1，３００ａ2，３００ｂ，３００ｃ1，３００ｃ2…入力端子、２００Ｄrout，３００ｄ1，３００ｄ2，７００out…出力端子、２００Fin，２００Fout，３００ｅ1，３００ｅ2…接続端子、３００…制御回路、３００L…第１出力部、３００R…第２出力部、４００…画素回路、４０１〜４０４…トランジスタ、５００…電源回路、７００Ｄ…ドライバ部、７００L…第１制御駆動ＩＣ、７００R…第２制御駆動ＩＣ、Ａ…画像領域、Ａ１…第１画像領域、Ａ２…第２画像領域、Ｂ１，Ｂ２…領域、Ｓin，Ｓｐ1，Ｓｐ2，Ｓs，Ｓｓ1，Ｓｓ2，Ｒ，ＲＡ，Ｗ…配線、Ｃ…容量素子、Ｃ1…電源用バイパスコンデンサ、Ｄ…電気光学装置、ＤＩ…入力画像データ、ＤＩ1…第１入力画像データ、ＤＩ2…第２入力画像データ、ＤＯ…出力画像データ、ＤＯ1…第１出力画像データ、ＤＯ2…第２出力画像データ、Ｄｒ…ドライバ、Ｅ…電気光学素子、Ｆ…フレキシブル基板、Ｇ１…第１ドライバ群、Ｇ２…第２ドライバ群、Ｌ…電源配線、Ｍ，Ｍ1，Ｍ2…ランド、Ｘ…電流信号、Ｙ…走査信号、Ｖ1…ＶＣＣ強化用バイパス配線、Ｖ2…ＶＳＳ強化用バイパス配線、Ｖｇ…発光制御信号。
【技術分野】
【０００１】
本発明は、有機発光ダイオード素子などの電気光学素子を利用した電気光学装置に関し、特に、電気光学素子の階調を指定する画像データを伝送する回路に関する。
【背景技術】
【０００２】
画像形成装置や表示装置等の電子機器には、有機発光ダイオード素子などの電気光学素子が配列された電気光学装置が広く利用されている。一般的に、基板（以下、「電気光学基板」という）には多数の電気光学素子が配列されるとともに、各電気光学素子の発光を制御するための複数のドライバＩＣが実装される。例えば、特許文献１に記載の電気光学装置においては、複数のドライバＩＣが電気光学基板の表面に実装され、各電気光学素子の階調を指定する画像データが各ドライバＩＣへと順次伝送される構成が記載されている。各ドライバＩＣは受信した画像データに基づいて各電気光学素子を駆動する信号を生成してデータ線に供給する。
【特許文献１】特開２００１−１７４８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年、電気光学装置の高精細化が急速に進みつつある。これに伴い、電気光学素子に駆動信号を供給するデータ線の本数が増加する傾向にある。一方、画像データは所定期間（例えば、１水平走査期間）内に総てのドライバＩＣに対して伝送されることが必要である。このため、データ線の本数の増加に応じて画像データの転送レートを高速にする必要がある。しかしながら、電気光学基板上の配線には寄生容量および配線抵抗が付随し、等価的にはローパスフィルタとして作用する。しかも寄生容量および配線抵抗は大きい。このため、高周波な信号の伝送（信号の高速な伝送）には不向きである。転送レートが不足すると画像データが所定期間内に総てのドライバＩＣに到達しない。その結果、データ線に画像データが供給されず電気光学素子が所期のタイミングで発光しないといったことが起こり得る。このような事情に鑑みて、本発明は、電気光学装置の信頼性を損なうことなく、高精細化を実現するという課題の解決を目的としている。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る電気光学装置は、複数の電気光学素子が配列された第１基板（例えば、図１における電気光学基板１０）と、各々が第１基板上に実装され、一方向に配列された複数のドライバＩＣ（例えば、図４・図７・図８におけるドライバＤｒ1〜Ｄｒ2k）と、各電気光学素子の階調を指定する出力画像データ（例えば、出力画像データＤＯ）を複数のドライバＩＣに供給する制御回路（例えば、制御回路３００）とを具備し、複数のドライバＩＣは第１ドライバ群（例えば、第１ドライバ群Ｇ１）と第２ドライバ群（例えば、第２ドライバ群Ｇ２）とに分割され、第１ドライバ群の一方の端部（例えば、第１ドライバ群Ｇ１の右端）と第２ドライバ群の一方の端部（例えば、第２ドライバ群Ｇ２の左端）とは隣接し、第１ドライバ群の一方の端部には第１ドライバＩＣ（例えば、ドライバＤｒk）が配設され、第２ドライバ群の一方の端部には第２ドライバＩＣ（例えば、ドライバＤｒk+1）が配設され、制御回路は、出力画像データのうち、第１ドライバ群によって駆動される各電気光学素子の階調を指定する出力画像データを第１出力画像データ（例えば、第１出力画像データＤＯ1）として第１ドライバＩＣに供給して第１ドライバ群の他方の端部に向けて（例えば、図４におけるＤL方向に）伝送するとともに、第２ドライバ群によって駆動される各電気光学素子の階調を指定する出力画像データを第２出力画像データ（例えば、第２出力画像データＤＯ2）として第２ドライバＩＣに供給して第２ドライバ群の他方の端部に向けて（例えば、ＤR方向に）伝送する。
【０００５】
ここで、電気光学基板上の配線は寄生容量および配線抵抗が大きいため、転送レートが高速になるほど（すなわち、信号が高周波になるほど）、信号波形の劣化が顕著となる。換言すれば、転送レートが遅いほど信号波形の劣化が抑制される。上記電気光学装置においては、制御回路は、出力画像データを２分割した上で第１ドライバ群と第２ドライバ群とに対して２系統で伝送する。詳細には、制御回路は、第１ドライバ群に含まれるドライバＩＣによって駆動される各電気光学素子の階調を指定する第１出力画像データを第１ドライバ群に供給し、第２ドライバ群に含まれるドライバＩＣによって駆動される各電気光学素子の階調を指定する第２出力画像データを第２ドライバ群に供給する。よって、１系統で出力画像データを伝送する方式と比較して、伝送するデータ量（第１出力画像データおよび第２出力画像データ各々のデータ量）が２分の１となるので、同じ解像度であれば転送レートが２分の１で足りる。したがって、電気光学装置の信頼性が向上する。
【０００６】
また、電気光学装置を高精細化するとデータ線の本数が増加する。これらのデータ線に対しては、所定期間（例えば、１水平走査期間）内に出力画像データが供給される。上記電気光学装置においては出力画像データを分割して２系統で伝送するので、所定期間内に出力画像データの伝送が必要なデータ線の本数は、電気光学装置のデータ線の総数の半分となる。よって、転送レートを高速化せずとも高精細化が可能となる。あるいは、信号の正確な伝達を阻害しない範囲内で転送レートを高速化すれば、１系統で出力画像データを伝送する場合と比較して、実現可能な解像度数が増加する。したがって、電気光学装置の信頼性を損なうことなく高精細化が実現される。
【０００７】
また、配線長（伝送距離）が長くなると信号波形の劣化が顕著となる。よって、例えば、出力画像データが電気光学基板の左から右に向けて伝送される場合、電気光学基板の右端に近い領域では所期の発光輝度が得られないといったことが起こり得る。その結果、左右で階調がばらつき、画質が劣化する。しかしながら、上記電気光学装置によれば、１系統で出力画像データを伝送する場合と比較して伝送距離が２分の１に短縮されるので、画質の劣化の程度が抑制される。よって、上記電気光学装置によれば、より高品位な画像が実現される。
【０００８】
さらに、上記電気光学装置においては、１個の制御回路から第１ドライバ群と第２ドライバ群とに対して出力画像データが伝送される。また、第１ドライバ群の一方の端部と、第２ドライバ群の一方の端部は隣接し、これら隣接する端部に配置された第１ドライバＩＣ（例えば、ドライバＤｒk）と第２ドライバＩＣ（例えば、ドライバＤｒk+1）の各々に対して出力画像データが供給される。よって、例えば、２個の制御回路を設けて、一方の制御回路が第１ドライバ群の他方の端部（例えば、第１ドライバ群Ｇ１の左端）に位置するドライバＩＣ（例えば、ドライバＤｒ1）に第１出力画像データを入力し、他方の制御回路が第２ドライバ群の他方の端部（例えば、第２ドライバ群Ｇ２の右端）に位置するドライバＩＣ（例えば、ドライバＤｒ2k）に第２出力画像データを入力する構成と比較して、制御回路の個数が１個で済む。また、制御回路が実装されるプリント基板（例えば、図１におけるプリント基板３０）や、第１基板とプリント基板との間に配置される中継フレキシブル基板（例えば、中継フレキシブル基板２０）も１組でよい。よって、２個の制御回路を用いて出力画像データを２系統で伝送する場合と比較して、コストを抑制しつつ高解像度化の実現が可能となる。
【０００９】
上記電気光学装置の好適な態様においては、第１ドライバ群と第２ドライバ群におけるドライバＩＣの数を同数とすると共に、制御回路から第１ドライバＩＣまでの配線距離と制御回路から第２ドライバＩＣまでの配線距離とを略同一とする。よって、第１出力画像データが伝送される距離と第２出力画像データが伝送される距離とが略同一となるので、信号の遅延や劣化の程度が左右で略同一となる。したがって、左右で伝送距離が異なる構成と比較して高品位な画像が実現される。
【００１０】
上記電気光学装置の好適な態様において、制御回路は第１基板上に制御ＩＣとして実装される。この態様においては、電気光学素子が配列された第１基板（例えば、電気光学基板）に制御ＩＣを実装するので、電気光学基板とは別の基板（例えば、プリント基板）に制御回路を実装する場合と比較して、プリント基板や、プリント基板と電気光学基板との間に介在する中継フレキシブル基板が不要となる。また、電気光学基板と中継フレキシブル基板、中継フレキシブル基板とプリント基板との２箇所で接続する代わりに、外部から入力される画像データを受信する入力端子を電気光学基板に形成して、画像データを供給する信号線と接続するのみでよい。よって、製造に関わるコストを抑制しつつ、電気光学装置の高精細化が実現される。この構成の具体例は第２実施形態として後述される。
【００１１】
本発明の別の好適な態様において、制御ＩＣは、第１出力画像データを第１ドライバＩＣに出力する第１出力部（例えば、図５・図８における第１出力部３００L）と、第２出力画像データを第２ドライバＩＣに出力する第２出力部（例えば、第２出力部３００R）とから構成され、制御ＩＣを用いる代わりに、第１ドライバＩＣと一体化された第１出力部が第１制御駆動ＩＣ（例えば、図８における第１制御駆動ＩＣ７００L）として第１ドライバ群の一方の端部に配設され、第２ドライバＩＣと一体化された第２出力部が第２制御駆動ＩＣ（例えば、第２制御駆動ＩＣ７００R）として第２ドライバ群の一方の端部に配設される。この構成の具体例は第３実施形態として後述される。
【００１２】
本態様の電気光学装置においては、制御回路の第１出力部と第１ドライバＩＣを一体化して第１制御駆動ＩＣとして第１基板（例えば、電気光学基板）上に実装する。また、第２出力部と第２ドライバＩＣとを一体化して第２制御駆動ＩＣとして電気光学基板上に実装する。したがって、制御ＩＣとドライバＩＣを別々に構成する場合と比較して実装するＩＣチップの数が削減される。ＩＣチップの数が削減されると、部品点数が減少してコストが節減される。また、ＩＣチップと電気光学基板とを接続する接続端子の個数も減少するので、製造に関わる手間やコストが低減される。さらには、第１制御駆動ＩＣにおいて第１出力部と第１ドライバＩＣの内部回路（例えば、図９におけるドライバ部７００Ｄの内部回路２００Ａ）とを結ぶ配線は接続端子を経由しないので、当該区間においては信号がより確実に伝送される。第２制御駆動ＩＣにおいて第２出力部と第２ドライバＩＣの内部回路とを結ぶ配線についても同様のことが云える。
【００１３】
制御回路を第１基板（例えば、電気光学基板１０）に制御ＩＣとして実装する態様においては、好ましくは、第１基板の端部には、入力画像データ（例えば、図７における入力画像データＤＩ）がシリアル形式で入力される入力端子（例えば、入力端子３００ｂ）が形成され、制御ＩＣは、入力端子から供給されるシリアル形式の入力画像データをパラレル形式に変換して複数のドライバＩＣに供給する。この態様においては、入力画像データはシリアル形式の信号なので、入力画像データが入力される入力端子は１個のみでよい。これに対し、第１基板上ではなくプリント基板上に制御回路を実装する場合には、パラレル形式の出力画像データが電気光学基板に入力されるので、複数個の入力端子（例えば、図５における３００ａ1および３００ａ2）が必要となる。本態様においては、制御回路は第１基板上に実装され、シリアル形式の入力画像データが外部から制御回路に対して供給されるので、入力端子の個数が削減される。入力端子の個数が減ると外部から接続される信号線の端子との接合に関わる手間が削減できる。
【００１４】
同様に、制御回路の代わりに、第１制御駆動ＩＣと第２制御駆動ＩＣとを用いる態様においては、第１制御駆動ＩＣに接続される入力端子（例えば、図８における入力端子３００ｃ1）にはシリアル形式の第１入力画像データ（例えば、第１入力画像データＤＩ1）が供給され、第２制御駆動ＩＣに接続される別の入力端子（例えば、入力端子３００ｃ2）には第２入力画像データ（例えば、第２入力画像データＤＩ2）が供給される。よって、パラレル形式の出力画像データが第１基板に入力される場合と比較して、入力端子の個数が少なくて済む。したがって、制御回路を制御ＩＣとして電気光学基板に実装する場合と同様の効果が得られる。
【００１５】
本発明の好適な態様において、第１ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線および第２ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線（例えば、図４・図６における配線Ｗ）の全部または一部は、第１基板よりも単位面積当たりの配線抵抗が小さい第２基板（例えば、フレキシブル基板Ｆ）の表面に配設される部分を含む。好ましくは、第１制御駆動ＩＣと後段のドライバＩＣ（例えば、ドライバＤｒk-1）とを結ぶ配線もフレキシブル基板を経由してもよい。同様に、第２制御駆動ＩＣと後段のドライバＩＣ（例えば、ドライバＤｒk+2）とを結ぶ配線もフレキシブル基板を経由してもよい。第２基板の単位面積当たりの配線抵抗は第１基板よりも小さいから、第２基板を経由しない場合と比較して信号波形の鈍りを抑制することが可能となる。特に、多数のドライバＤｒが多段接続される構成においては寄生容量と配線抵抗が加重されるのでその効果は顕著となる。
【００１６】
本発明の好適な態様において、複数のドライバＩＣの各々は、クロック信号に基づいて開始パルスを順次シフトして排他的に有効となる複数のシフトパルスを出力するシフトレジスタと、複数のシフトパルスを用いて出力画像データを順次取り込み、取り込んだ出力画像データに基づいて各駆動信号を生成して複数のデータ線の各々に出力する信号生成手段とを備える。ここで、シフトレジスタは双方向に開始パルスをシフトするものであってもよいし、あるいは単方向にシフトするものであってもよい。前者の場合はシフト方向を指定する必要はあるが汎用品を用いることができる。後者の場合はシフト方向を指定する必要がない。
【００１７】
本発明に係る電気光学装置は各種の電子機器に利用される。電子機器の典型例は、電気光学装置を感光体ドラムなどの像担持体の露光に利用した画像形成装置である。また、電気光学素子がマトリクス状に配列された電気光学装置は、パーソナルコンピュータや携帯電話機など各種の電子機器の表示装置として利用される。さらに、スキャナなどの画像読取装置においては、本発明に係る電気光学装置を原稿の照明に利用することが可能である。この画像読取装置は、本発明の電気光学装置と、電気光学装置から出射して読取対象（原稿）で反射した光を電気信号に変換する受光装置（例えばＣＣＤ（Charge Coupled Device）素子などの受光素子）とを具備する。
【発明を実施するための最良の形態】
【００１８】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置Ｄの概略構成を示す平面図である。図１に示されるように、電気光学装置Ｄの基板（以下、「電気光学基板」という）１０の表面には、マトリクス状に配列する複数の画素回路４００を含む画像領域Ａが形成される。画像領域Ａには、Ｘ方向に沿ってｍ本の走査線１０１およびｍ本の発光制御線１０２、これらと直交するｎ本のデータ線１０３とが形成される。画素回路４００は、走査線１０１とデータ線１０３との交差に対応して配置される。
【００１９】
図２は、画素回路４００の構成を示す回路図である。図２に示されるように、各画素回路４００は、電気光学素子Ｅと、トランジスタ４０１〜４０４と、容量素子Ｃとを含む。各電気光学素子Ｅは、電気的な作用に応じて階調が変化する要素である。本実施形態の電気光学素子Ｅは、有機ＥＬ（Electroluminescence）材料から形成された発光層とこの発光層を挟む陽極および陰極とを有する有機発光ダイオード素子であり、発光層に供給される電流に応じた輝度で発光する。各画素回路４００には、電源電圧Ｖｄｄが電源回路５００から電源配線Ｌを介して供給される。
【００２０】
トランジスタ４０１はｐチャネルのＴＦＴ（薄膜トランジスタ）であり、駆動トランジスタとして機能する。トランジスタ４０２〜４０４はｎチャネルのＴＦＴであり、スイッチングトランジスタとして機能する。トランジスタ４０１のソース電極は電源配線Ｌに接続される一方、そのドレイン電極はトランジスタ４０３のドレイン電極とトランジスタ４０４のドレイン電極とトランジスタ４０２のソース電極とに各々接続される。
【００２１】
容量素子Ｃの一端はトランジスタ４０１のソース電極に接続される一方、その他端はトランジスタ４０１のゲート電極とトランジスタ４０２のドレイン電極とに各々接続される。トランジスタ４０３のゲート電極は走査線１０１に接続され、ソース電極はデータ線１０３に接続される。トランジスタ４０２のゲート電極は走査線１０１に接続される。トランジスタ４０４のゲート電極は発光制御線１０２に接続され、ソース電極は電気光学素子Ｅの陽極に接続される。電気光学素子Ｅの陰極は、画素回路４００のすべてに対して共通の電極であり、電源における低位の電位（基準電位）である。
【００２２】
図３に走査信号Ｙ（Ｙ1〜Ｙm）と発光制御信号Ｖｇ（Ｖｇ1〜Ｖｇm）のタイミングチャートの一例を示す。走査信号Ｙ1は、１垂直走査期間（１Ｆ）の最初のタイミングから、１水平走査期間（１Ｈ）に相当する幅のパルスであって、１行目の走査線１０１に供給される。以降、このパルスを順次シフトして、２，３，…，ｐ（ｐは、１≦ｐ≦ｍを満たす整数）行目の走査線１０１の各々に走査信号Ｙ2，Ｙ3，…，Ｙmとして供給する。一般的にｐ行目の走査線１０１に供給される走査信号ＹpがＨレベルになると、当該走査線１０１が選択されたことを示す。また、発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmとしては、例えば、走査信号Ｙ1，Ｙ2，…，Ｙmの論理レベルを反転した信号を用いる。
【００２３】
走査信号ＹpがＨレベルになると、ｎチャネル型トランジスタ４０２がオン状態となるので、トランジスタ４０１は、ゲート電極とドレイン電極とが互いに接続されたダイオードとして機能する。走査信号ＹpがＨレベルになると、ｎチャネル型トランジスタ４０３も、トランジスタ４０２と同様にオン状態となる。この結果、データ線１０３に供給される電流信号Ｘ（Ｘ1，Ｘ2，…，Ｘn）に対応する電流Ｉdataが、電源配線Ｌ→トランジスタ４０１→トランジスタ４０３→データ線１０３という経路で流れるとともに、そのときに、トランジスタ４０１のゲート電極の電位に応じた電荷が容量素子Ｃに蓄積される。
【００２４】
走査信号ＹpがＬレベルになると、トランジスタ４０２、４０３はともにオフ状態となる。このとき、トランジスタ４０１のゲート電極における入力インピーダンスは極めて高いので、容量素子Ｃにおける電荷の蓄積状態は変化しない。トランジスタ４０１のゲート・ソース間電圧は、電流Ｉdataが流れたときの電圧に保持される。また、走査信号ＹpがＬレベルになると、発光制御信号ＶｇpがＨレベルとなる。この結果、トランジスタ４０４がオンし、トランジスタ４０１のソース・ドレイン間には、そのゲート電圧に応じた注入電流Ｉoledが流れる。この電流は、電源配線Ｌ→トランジスタ４０１→トランジスタ４０４→電気光学素子Ｅという経路で流れる。
【００２５】
ここで、電気光学素子Ｅに流れる注入電流Ｉoledは、トランジスタ４０１のゲート・ソース間電圧で定まるが、その電圧は、Ｈレベルの走査信号Ｙpによって電流Ｉdataがデータ線１０３に流れたときに、容量素子Ｃによって保持された電圧である。このため、発光制御信号ＶｇpがＨレベルになったときに、電気光学素子Ｅに流れる注入電流Ｉoledは、直前に流れた電流Ｉdataに略一致する。このように画素回路４００は、電流Ｉdataによって発光輝度を規定することから、アクティブ電流プログラム方式の回路である。
【００２６】
図１に示されるように、電気光学装置Ｄは、走査線駆動回路１００と、データ線駆動回路２００と、制御回路３００とをさらに含む。走査線駆動回路１００は電気光学基板１０の左辺縁１０ａに沿う領域にＹ方向に延在する。走査線駆動回路１００には、タイミング発生回路（図示略）からＹクロック信号ＹＣＬＫおよびＹ転送開始パルスＤＹが供給される。データ線駆動回路２００は長方形の形状を有し、下辺縁１０ｂに沿う領域にＸ方向に延在する。制御回路３００は電気光学基板１０とは別のプリント基板（例えば、ＰＣＢ）３０の表面に実装されて、電気光学基板１０の下辺縁１０ｂに接続される。プリント基板３０と電気光学基板１０との間には、中継フレキシブル基板２０が介在する。
【００２７】
走査線駆動回路１００は、複数の走査線１０１を順次選択するための走査信号Ｙ1，Ｙ2…，Ｙmを生成すると共に発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmを生成する。走査信号Ｙ1，Ｙ2…，Ｙmおよび発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmは、タイミング発生回路から供給されたＹ転送開始パルスＤＹをＹクロック信号ＹＣＬＫに同期して順次転送することにより生成される。上述したように、走査信号Ｙ1，Ｙ2，…，Ｙmは、各走査線１０１を介して各画素回路４００に供給される。発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmは、各発光制御線１０２を介して各画素回路４００に供給される。
【００２８】
図４は、図１に示す電気光学装置Ｄのうち、特にデータ線駆動回路２００と制御回路３００周辺の具体的な構成を示すブロック図である。図４に示されるように、データ線駆動回路２００は、画像領域Ａの幅（Ｘ方向の長さ）に相当する領域にわたってＸ方向一列に配置された２ｋ個のドライバＤｒを含む（ｋは自然数）。２ｋ個のドライバは、ドライバＤｒ1，Ｄｒ2，…，Ｄｒkから成る第１ドライバ群Ｇ１と、ドライバＤｒk+1，…，Ｄｒ2k-1，Ｄｒ2kから成る第２ドライバ群Ｇ２とに分割される。第１ドライバ群Ｇ１および第２ドライバ群Ｇ２は同数のドライバＤｒ（各々がｋ個のドライバＤｒ）を含み、第１ドライバ群Ｇ１および第２ドライバ群Ｇ２の各群内においてｋ個のドライバＤｒはカスケード接続（多段接続）される。詳細には、図４に示されるように、第１ドライバ群Ｇ１の右側の端部にはドライバＤｒkが配設され、他方の端部に配設されるドライバＤｒ1へと向かって多段に接続される。第２ドライバ群Ｇ２の左側の端部にはドライバＤｒk+1が配設されて、第１ドライバ群Ｇ１の右側の端部と隣接する。第２ドライバ群Ｇ２の他方の端部にはドライバＤｒ2kが配設される。第２ドライバ群Ｇ２は、ドライバＤｒk+1からドライバＤｒ2kへと向かって多段に接続される。各ドライバＤｒは、Ｘ方向を長手とする長方形の形状を有し、電気光学基板１０の表面にＣＯＧ実装される。
【００２９】
画像領域Ａは、第１画像領域Ａ１と第２画像領域Ａ２に区分される。第１画像領域Ａ１内の電気光学素子Ｅは第１ドライバ群Ｇ１の各ドライバＤｒ1〜Ｄｒkから供給される駆動電流によって駆動され、第２画像領域Ａ２内の電気光学素子Ｅは第２ドライバ群Ｇ２の各ドライバＤｒk〜Ｄｒ2kから供給される駆動電流によって駆動される。
【００３０】
図５は、図４における領域Ｂ１の詳細な構成を示す平面図である。図５に示されるように、制御回路３００とドライバＤｒkとの間には両者を結ぶ複数の配線Ｓｐ1が形成され、制御回路３００とドライバＤｒk+1との間には両者を結ぶ複数の配線Ｓｐ2が形成される。各配線Ｓｐ1の制御回路３００側の端部には複数の出力端子３００ｄ1が形成され、各配線Ｓｐ2の制御回路３００側の端部には出力端子３００ｄ2が形成される。各配線Ｓｐ1のうち、プリント基板３０と中継フレキシブル基板２０との接続部分には、接続端子３００ｅ1が形成され、電気光学基板１０に至る部分には入力端子３００ａ1が形成される。また、各配線Ｓｐ1のドライバＤｒkに至る部分の端部には、入力端子２００Ｄrinが形成される。同様に、各配線Ｓｐ2は、接続端子３００ｅ2と各入力端子３００ａ2とを経由して、ドライバＤｒk+1の入力端子２００Ｄrinに至る。制御回路３００の各出力端子３００ｄ1からドライバＤｒkの入力端子２００Ｄrinまでの距離と各出力端子３００ｄ2からドライバＤｒk+1の入力端子２００Ｄrinまでの距離とは等しい。すなわち、配線Ｓｐ1の配線長と配線Ｓｐ2の配線長とは等しい。
【００３１】
制御回路３００には、外部からシリアル形式の入力画像データＤＩが供給される。入力画像データＤＩは、シリアル形式の８ビットＤ0〜Ｄ7の信号で各電気光学素子Ｅの階調を指定する。本実施形態においては、入力画像データＤＩにより、「０」から「２５５」までの２５６段階の階調値の何れかが外部から指定される。
【００３２】
図５に示されるように、制御回路３００は第１出力部３００Lと第２出力部３００Rとから構成される。第１出力部３００Lは、入力画像データＤＩのうち、第１画像領域Ａ１内の各電気光学素子Ｅに対応する信号Ｄ0〜Ｄ7を取り込んでシリアル／パラレル変換を施し、パラレル形式の第１出力画像データＤＯ1を生成する。同様に、第２出力部３００Rは、第２画像領域Ａ２内の各電気光学素子Ｅに対応する信号Ｄ0〜Ｄ7を取り込んでシリアル／パラレル変換を施し、パラレル形式の第２出力画像データＤＯ2を生成する。さらに、各第１出力部３００Lおよび第２出力部３００Rは、Ｙクロック信号ＹＣＬＫおよびＹ転送開始パルスＤＹに同期させて、Ｘクロック信号ＸＣＬＫとＸ転送開始パルスＤＸとを生成する。そして、第１出力部３００LはＸクロック信号ＸＣＬＫとＸ転送開始パルスＤＸとともに第１出力画像データＤＯ1を第１ドライバ群Ｇ１に向けて出力し、第２出力部３００RはＸクロック信号ＸＣＬＫとＸ転送開始パルスＤＸとともに第２出力画像データＤＯ2を第２ドライバ群Ｇ２に向けて出力する。第１出力画像データＤＯ1はパラレル形式のデータなので、信号D0〜D7が１ビットずつ８本の信号線に分かれて互いに同期して出力される。同様に、第２出力画像データＤＯ2も信号D0〜D7が１ビットずつ８本の信号線に分かれて互いに同期して出力される。よって、図５に示されるように、配線Ｓｐ1は、各Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸを送信するための信号線２本と、第１出力画像データＤＯ1の各信号D0〜D7を送信するための信号線８本とを含む。同様に、配線Ｓｐ2は、各Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸを送信するための信号線２本と、第２出力画像データＤＯ2の各信号D0〜D7を送信するための信号線８本とを含む。
【００３３】
ここで、出力画像データＤＯを２系統に分割して伝送する場合には、第１出力画像データＤＯ1および第２出力画像データＤＯ2の信号遅延や劣化の程度が第１ドライバ群Ｇ１と第２ドライバ群Ｇ２との間で異なると、電気光学素子Ｅの階調（ひいては、画質）が左右でばらつく。このため、信号遅延や劣化の程度が第１ドライバ群Ｇ１と第２ドライバ群Ｇ２との間で同程度であることが望ましい。そこで、本実施形態では、第１ドライバ群Ｇ１と第２ドライバ群Ｇ２の各々に含まれるドライバＤｒを同数とし、制御回路３００から各第１ドライバ群Ｇ１，Ｇ２に至るまでの配線長（配線Ｓｐ1の配線長と配線Ｓｐ2の配線長）を同一としている。よって、各第１出力画像データＤＯ1および第２出力画像データＤＯ2が伝送される距離は略同一となり、伝送距離が異なる場合に発生し得る階調のばらつき等を防ぐことが可能となる。
【００３４】
図４に示されるように、電気光学基板１０の下辺縁１０ｂには、第１ドライバ群Ｇ１および第２ドライバ群Ｇ２において隣り合うドライバＤｒの間隙に対応する位置においてフレキシブル基板Ｆが配置される。図６は、図４に示す電気光学装置Ｄに示す領域Ｂ２の詳細を示す平面図である。図６に示されるように、第１ドライバ群Ｇ１において、ドライバＤｒj（ｊは１≦ｊ≦ｋを満たす整数）とドライバＤｒj+1との間には、フレキシブル基板Ｆを経由する複数の配線Ｗが形成される。各配線Ｗのうち、ドライバＤｒjの長辺（下辺縁１０ｂ側の長辺）に接続する部分の端部には入力端子２００Ｄrinが形成され、ドライバＤｒj+1の長辺に接続する部分の端部には出力端子２００Ｄroutが形成される。また、各配線Ｗのうち、電気光学基板１０とフレキシブル基板Ｆとの接続部分には接続端子２００Finと２００Foutとが形成される。すなわち、配線Ｗはこれらの接続端子２００Fin，２００Foutに挟まれる区間においてフレキシブル基板Ｆ上に配設される。このように、配線Ｗは、ドライバＤｒj+1の出力端子２００Ｄroutと接続端子２００Finとの間の第１区間において電気光学基板１０上を通り、接続端子２００Finと２００Foutとの間の第２区間においてフレキシブル基板Ｆ上を通る。そして、接続端子２００FoutとドライバＤｒjの入力端子２００Ｄrinとの間の第３区間において電気光学基板１０上を通る。この構成において、第１出力画像データＤＯ1、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸはドライバＤｒj+1からドライバＤｒjへとフレキシブル基板Ｆを介して伝送される。一方、図示はしないが、第２ドライバ群Ｇ２においては、隣り合うドライバ間（例えば、ドライバＤｒk+1とドライバＤｒk+2との間）にフレキシブル基板Ｆが配置され、第２出力画像データＤＯ2、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸはドライバＤｒk+1から右側のドライバＤｒk+2へとフレキシブル基板Ｆを介して伝送される。よって、第２ドライバ群Ｇ２では、図６に示す第１ドライバ群Ｇ１における信号の流れとは逆の方向で各信号が伝送される。
【００３５】
図５および図６に示されるように、各ドライバＤｒにおいて、入力端子２００Ｄrinから延びる配線Ｒは内部回路２００Ａに至る。一方、配線Ｒは内部回路２００Ａに至る前に分岐して出力端子２００Ｄroutへと至る。第１ドライバ群Ｇ１の各ドライバＤｒにおいては、第１出力画像データＤＯ1、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸは、配線Ｒを介して内部回路２００Ａに入力されるとともに、配線Ｒと出力端子２００Ｄroutを介して後段のドライバＤｒに向けて出力される。同様に、第２ドライバ群Ｇ２の各ドライバＤｒにおいては、第２出力画像データＤＯ2、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸは、配線Ｒを介して内部回路２００Ａに入力されるとともに、配線Ｒと出力端子２００Ｄroutを介して後段のドライバＤｒに向けて出力される。
【００３６】
以上の構成において、第１出力画像データＤＯ1は、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸとともに配線Ｓｐ1を介してドライバＤｒkに対して伝送されて、ドライバＤｒkにカスケード接続されたｋ個のドライバＤｒに対して順次伝送されてドライバＤｒ1に至る。すなわち、制御回路３００は、第１出力画像データＤＯ1をドライバＤｒkに供給して第１ドライバ群Ｇ１の配列の他方の端部に向けて（図４に示すＤL方向に向けて）伝送する。同様に、第２ドライバ群Ｇ２に対応する第２出力画像データＤＯ2は、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸとともに配線Ｓｐ2を介してドライバＤｒk+1に対して供給され、ドライバＤｒk+1にカスケード接続されたｋ個のドライバＤｒに対して順次伝送されてドライバＤｒ2kに至る。すなわち、制御回路３００は、第２出力画像データＤＯ2をドライバＤｒk+1に供給して第２ドライバ群Ｇ２の配列の他方の端部に向けて（図４に示すＤR方向に向けて）伝送する。以上のようにして、第１出力画像データＤＯ1が第１ドライバ群Ｇ１の各ドライバＤｒに到達し、第２出力画像データＤＯ2が第２ドライバ群Ｇ２の各ドライバＤｒに到達する。
【００３７】
各ドライバＤｒの内部回路２００Ａは、双方向シフトレジスタ（図示略）と信号生成部（図示略）とを有する。双方向シフトレジスタは、Ｘクロック信号ＸＣＬＫに基づいてＸ転送開始パルスＤＸを順次シフトして排他的に有効となる複数のシフトパルスを出力する。Ｘ転送開始パルスＤＸのシフト方向は、第１ドライバ群Ｇ１の各ドライバＤｒ1〜Ｄｒkにおいては左方向にシフトするよう制御され、第２ドライバ群Ｇ２の各ドライバＤｒk+1〜Ｄｒ2kにおいては右方向にシフトするよう制御される。内部回路２００Ａは双方向シフトレジスタから出力された複数のシフトパルスを用いて各第１出力画像データＤＯ1および第２出力画像データＤＯ2に含まれる信号D0〜D7を順次取り込む。信号生成部は、信号D0〜D7によって指定された階調に応じた駆動電流（駆動信号）を生成し、各データ線１０３に供給する。
【００３８】
詳細には、各ドライバＤｒは電気光学基板１０の表面に配列するｎ本のデータ線１０３のうち、一部（「ｒ本」とする）のデータ線１０３と接続する（ｒは１≦ｒ≦nを満たす整数，ｎはｒの倍数）。よって、各ドライバＤｒの内部回路２００Ａは、例えばｐ行目に位置するｎ個の電気光学素子Ｅに対応する信号D0〜D7のうち、当該ドライバＤｒに接続するｒ本のデータ線１０３に対応するｒ個の各電気光学素子Ｅについての信号D0〜D7を取り込む。図５に示されるように、第１ドライバ群Ｇ１のドライバＤｒkは、ｑ列目（ｑは１≦ｑ≦n／２を満たす整数）からｑ＋ｒ−１列目のデータ線１０３に接続され、第２ドライバ群のドライバＤｒk+1はｔ列目（ｔは１≦ｔ≦n／２を満たす整数）からｔ＋ｒ−１列目のデータ線１０３に接続される。第１ドライバ群Ｇ１においては、第１出力画像データＤＯ1は左方向（図４におけるＤL方向）に向かって伝送されるので、ドライバＤｒkの内部回路２００Ａは、ｑ＋ｒ−１列目の信号D0〜D7をまず取り込み、ｑ＋ｒ−２列目→ … →ｑ列目へと対応する信号D0〜D7を左方向（右から左に向けて）取り込む。一方、第２ドライバ群Ｇ２においては、第２出力画像データＤＯ2は右方向（図４におけるＤR方向）に伝送されるので、信号D0〜D7は右方向に（左から右に向けて）取り込まれる。よって、ｔ列目に対応する信号D0〜D7をまず取り込み、ｔ＋１列目→ … →ｔ＋ｒ−１列目へと信号D0〜D7を右方向に（左から右に向けて）取り込む。各ドライバＤｒの内部回路２００Ａはこのようにして取り込んだｒ個の電気光学素子Ｅの信号D0〜D7を所定期間保持した後に信号生成部にて信号D0〜D7に基づいて電流信号Ｘを生成し、ｒ本のデータ線１０３に対して供給する。
【００３９】
ところで、電気光学装置Ｄにおいては、各電気光学素子Ｅは、走査線駆動回路１００によってｐ行目の走査線１０１が選択されている期間（図３における水平走査期間１Ｈ）に各データ線１０３に供給された電流信号Ｘ1，Ｘ2，…，Ｘnの電流量に応じた輝度で発光する。上述したように、出力画像データＤＯはパラレル形式の信号なので、信号Ｄ0〜Ｄ7は１ビットずつ８本の信号線に分かれて伝送される。また、データ線１０３の本数がｎ本の場合、１水平走査期間１Ｈ内に送信すべき出力画像データＤＯはｎ個の電気光学素子Ｅに対応したｎ個分の信号Ｄ0〜Ｄ7に相当する。よって、１水平走査期間１Ｈ内に電流信号Ｘ1，Ｘ2，…，Ｘnを各データ線１０３に供給するためには、１水平走査期間１Ｈに相当する期間内にｎビットの信号が２ｋ個のドライバＤｒ総てに伝送される必要がある。電気光学装置Ｄが高精細化されるとデータ線１０３の本数が増加し、１水平走査期間１Ｈに相当する期間内に伝送すべきビット数（転送レート）が増加する。ところが、電気光学基板１０上の配線は寄生容量および配線抵抗が高いため、高速に信号を伝送すると高周波成分が除去されて信号波形が鈍る。このため、１水平走査期間１Ｈ内に転送可能なデータ量（転送レート）には一定の限界がある。転送レートが不足すると、電気光学素子Ｅが所期のタイミングで発光しないといったことが起こり得る。そこで、本実施形態においては、制御回路３００は出力画像データＤＯを第１出力画像データＤＯ1と第２出力画像データＤＯ2とに２分割して、第１ドライバ群Ｇ１および第２ドライバ群Ｇ２の各々に対して２系統で伝送する構成としている。このように構成することで、出力画像データＤＯを１系統で伝送する方式と比較して、１水平走査期間１Ｈに相当する期間内に伝送が必要なデータ量が２分の１となる。よって、高精細化に伴いデータ線１０３の本数が増加した場合にも転送レートが不足することがなく、電気光学素子Ｅを所期のタイミングで確実に発光させることが可能となる。
【００４０】
一方、出力画像データＤＯを２系統で伝送する構成としては、電気光学基板１０の左右両端（電気光学基板１０の表面または外側）に２個の制御回路３００を配置し、ドライバＤｒの配列の左端に位置するドライバＤｒ1に第１出力画像データＤＯ1を供給し、右端に位置するドライバＤｒ2kに第２出力画像データＤＯ2を供給する構成も考えられる。しかしながら、この構成においては２個の制御回路３００を用いるので、各制御回路３００が実装されるプリント基板３０や中継フレキシブル基板２０および信号線・接続端子などが２組必要となる。これに対し、本実施形態の構成においては、１個の制御回路３００と１組のプリント基板および中継フレキシブル基板２０等を用いるのみでよいから、電子部品の点数が少なくて済む。したがって、より簡易且つ低コストな構成で、高精細化が実現される。
【００４１】
また、ｋ個のドライバＤｒを多段接続する構成においては、第１出力画像データＤＯ1が入力されるドライバＤｒkまたは第２出力画像データＤＯ2が入力されるドライバＤｒk+1からドライバＤｒが離れるにつれて配線の寄生容量と配線抵抗が加重される。このため、より後段に位置するドライバＤｒほど信号波形の鈍りが顕著となり、信号Ｄ0〜Ｄ7を正確に取り込むことが困難となる。この結果、ドライバＤｒが誤動作して電気光学素子Ｅの発光輝度が所期の階調で発光しないといったことが起こり得る。電気光学基板１０上の配線は超薄膜で形成されるからその配線抵抗は大きく、信号Ｄ0〜Ｄ7の劣化は特に顕著となる。一方、フレキシブル基板Ｆの配線は電気光学基板１０上の配線に比べて厚いので、電気光学基板１０上の配線と比べて単位面積当たりの配線抵抗は小さい。このため、本実施形態では、配線Ｗのうち、接続端子２００Finと２００Foutとに挟まれる第２区間をフレキシブル基板Ｆ上に形成することで、当該区間における配線抵抗を低減し、後段のドライバに順次伝達される信号Ｄ0〜Ｄ7の劣化を抑制している。
【００４２】
以上説明したように、本実施形態の電気光学装置Ｄにおいては、制御回路３００が出力画像データＤＯを第１出力画像データＤＯ1と第２出力画像データＤＯ2とに分離した上で、前者を第１ドライバ群Ｇ１に供給し、後者を第２ドライバ群Ｇ２に供給するので、１系統で出力画像データＤＯを各ドライバＤｒに伝送する場合と比較して、同じ解像度であれば転送レートが２分の１で足りる。転送レートが低いと低周波な信号が伝送されるので、信号波形の劣化が抑制される。その結果、電気光学装置Ｄの信頼性が向上する。一方、１系統で出力画像データＤＯを伝送する方式の電気光学装置を高精細化する場合には、２系統で伝送する方式に変更することで高精細化が可能となるので、転送レートを高速化せずとも出力画像データＤＯが確実に各ドライバＤｒに伝送される。このように、本実施形態の電気光学装置Ｄによれば、装置の信頼性を損なうことなく高精細化が実現される。
【００４３】
ところで、出力画像データＤＯの信号Ｄ0〜Ｄ7は、制御回路３００の出力端子からの配線距離（伝送距離）が短いほどより正確に受信側に伝達される。よって、制御回路３００に対して配線距離が短い位置に配置されたドライバＤｒ（例えば、図４におけるドライバＤｒk）によって駆動される電気光学素子Ｅと、配線距離が長い位置に配置されたドライバＤｒ（例えば、ドライバＤｒ1）によって駆動される電気光学素子Ｅとでは、同じ階調が指定された場合でも発光輝度が同一とならない（ばらつく）場合がある。本実施形態の電気光学装置Ｄにおいては、出力画像データＤＯを１系統で伝送する場合と比較して伝送距離が２分の１となるので、制御回路３００から伝送距離が離れた位置の画像領域における画質の劣化の程度が低減される。また、電気光学装置Ｄにおいては、第１ドライバ群Ｇ１における第１出力画像データＤＯ1の伝送距離と、第２ドライバ群Ｇ２における第２出力画像データＤＯ2の伝送距離とは略同一である。よって、信号の遅延や劣化の程度が左右で略同一となり、画質が左右でばらつかない。したがって、本実施形態の電気光学装置Ｄによれば、より高品質な画像を生成することが可能となる。
【００４４】
さらに、上記電気光学装置Ｄにおいては、第１ドライバ群Ｇ１および第２ドライバ群Ｇ２の各郡内において、ドライバ間を接続する配線Ｗは電気光学基板１０の下辺縁１０ｂに実装されるフレキシブル基板Ｆを経由する。フレキシブル基板Ｆの単位面積当たりの配線抵抗は電気光学基板１０よりも小さいから、フレキシブル基板Ｆを経由しない場合と比較して信号波形の鈍りを抑制することが可能となる。その結果、各ドライバ群Ｇ１，Ｇ２の最終段の各ドライバＤｒ1，Ｄｒ2kに至っても、信号Ｄ0〜Ｄ7の正確な伝達が阻害される程度にまで信号波形が劣化することなく電気光学素子Ｅを所期の輝度で発光させることが可能となる。特に、多数のドライバＤｒが多段接続される構成においてはその効果は顕著となる。また、ドライバＤｒをカスケード接続する代わりに電気光学基板上に共通バスを設けて各ドライバＤｒに駆動信号を供給する場合と比較しても、配線の寄生容量および配線抵抗を原因とする信号波形の鈍化を抑制しつつ、装置を小型化することが可能となる。
【００４５】
＜Ｂ：第２実施形態＞
第１実施形態では、制御回路３００が電気光学基板１０とは別のプリント基板３０上に実装される構成について説明したが、第２実施形態では、制御回路３００を電気光学基板１０にＣＯＧ実装する構成について説明する。なお、この点を除いては、本実施形態は第１実施形態と同一であるので、その説明を適宜に省略する。
【００４６】
図７は、第２実施形態に係る電気光学装置Ｄの概略構成を示すブロック図である。図７に示されるように、制御回路３００は、電気光学基板１０の下辺縁１０ｂに沿う領域のうち、第１ドライバ群Ｇ１の右側の端部と第２ドライバ群Ｇ２の左側の端部の図中下方の領域に配置される。制御回路３００から第１ドライバ群Ｇ１のドライバＤｒkに向けて配線Ｓｐ1が配設され、第２ドライバ群Ｇ２のドライバＤｒk+1に向けて配線Ｓｐ2が配設される。第１実施形態の場合と同様に、配線Ｓｐ1と配線Ｓｐ2の配線長は等しい。
【００４７】
電気光学基板１０の下辺縁１０ｂに沿う領域には、入力画像データＤＩが外部から入力される１個の入力端子３００ｂが形成される。入力画像データＤＩは入力端子３００ｂから入力されると電気光学基板１０上の配線Ｓｓを介して制御回路３００に入力される。入力画像データＤＩは、制御回路３００に入力されると、第１出力部３００Lおよび第２出力部３００Rに供給される。第１出力部３００Lおよび第２出力部３００Rは入力画像データＤＩにシリアル／パラレル変換など所定の処理を施した後に、配線Ｓｐ1を介して第１出力画像データＤＯ1を第１ドライバ群Ｇ１に向けて出力し、配線Ｓｐ2を介して第２出力画像データＤＯ2を第２ドライバ群Ｇ２に向けて出力する。本実施形態によれば、上記第１実施形態と同様の効果が得られる。
【００４８】
ところで、上述したように、電気光学基板１０上は配線抵抗が高いため、高周波な信号の伝送には不向きである。その一方で、電気光学装置Ｄの高精細化が進むほど、より高速な信号転送が要求される。本実施形態においては、入力端子３００ｂからシリアル形式の入力画像データＤＩが入力されるので、制御回路３００に至るまでは高速に信号が伝送される。しかしながら、配線Ｓｓにおいては電気光学基板１０上をシリアル形式の信号が伝送されるので、信号の鈍りが発生しやすい。そこで、配線Ｓｓの距離を短く設定することで、信号の正確な伝達が損なわれない程度に波形の鈍化を抑制している。
【００４９】
一方、上記第１実施形態のように、パラレル形式の出力画像データＤＯを電気光学基板１０に入力する場合には出力画像データＤＯは信号D0〜D7のビット数に相当する本数の信号線を介して伝送されるので、多数の入力端子３００ａ1，３００ａ2が必要となる。これに対し、本実施形態では、シリアル形式の入力画像データＤＩが電気光学基板１０に入力されるので、入力端子３００ｂの個数が１個のみでよい。入力端子の個数が減ると外部から接続される信号線の端子との接合の手間が軽減される。さらには、制御回路３００が実装されるプリント基板３０や中継フレキシブル基板２０が不要となるので、第１実施形態の構成と比較して部品点数が減り、これらの基板間の接合の手間も省ける。よって、装置の低コスト化が実現される。
【００５０】
＜Ｃ：第３実施形態＞
上記第２実施形態においては、制御回路３００を単体のＩＣチップとして電気光学基板１０上に実装する構成としていたが、本実施形態では、制御回路３００を用いる代わりに、制御回路３００の第１出力部３００LをドライバＤｒkと一体化するとともに、第２出力部３００RをドライバＤｒk+1と一体化して、各々をＩＣチップとして電気光学基板１０上に実装する。なお、この点を除いては、本実施形態は第２実施形態と同一であるので、その説明を適宜に省略する。
【００５１】
図８は、本実施形態における電気光学装置Ｄの概略構成を示すブロック図である。図８に示されるように、制御回路３００の第１出力部３００Lは、ドライバＤｒkと一体的に形成されて、第１制御駆動ＩＣ７００Lとして電気光学基板１０上にＣＯＧ実装される。一方、第２出力部３００RはドライバＤｒk+1と一体的に形成されて、第２制御駆動ＩＣ７００Rとして電気光学基板１０上にＣＯＧ実装される。第１制御駆動ＩＣ７００LはドライバＤｒkの代わりに第１ドライバ群Ｇ１の右側の端部に配置され、第２制御駆動ＩＣ７００RはドライバＤｒk+1の代わりに第２ドライバ群Ｇ２の左側の端部に配置される。
【００５２】
入力画像データＤＩは、第１画像領域Ａ１内の各電気光学素子Ｅに対応する信号D0〜D7を含む第１入力画像データＤＩ1と、第２画像領域Ａ２内の各電気光学素子Ｅに対応する信号D0〜D7を含む第２入力画像データＤＩ2とに予め分割されて、外部からシリアル形式で供給される。電気光学基板１０の下辺縁１０ｂに沿う領域には、入力端子３００ｃ1と３００ｃ2が１個ずつ形成される。第１入力画像データＤＩ1は入力端子３００ｃ1から電気光学基板１０に入力され、第２入力画像データＤＩ2は入力端子３００ｃ2から入力される。
【００５３】
図９は、制御駆動ＩＣ７００Rの詳細な構成を示す平面図である。図８および図９に示されるように、制御駆動ＩＣ７００Rには、配線Ｓｓ2を介してシリアル形式の第２入力画像データＤＩ2が入力される。第２入力画像データＤＩ2は、制御駆動ＩＣ７００Rの第２出力部３００Rによってパラレル形式の第２出力画像データＤＯ2に変換された後に、Ｘ転送開始パルスＤＸとＸクロック信号ＸＣＬＫとともに配線ＲＡを介して制御駆動ＩＣ７００Rのドライバ部７００Ｄに渡される。ドライバ部７００Ｄの内部回路２００Ａは、第２出力画像データＤＯ2に基づいて電流信号Ｘを生成してＸクロック信号ＸＣＬＫに同期させてデータ線１０３に供給する。一方、第２出力画像データＤＯ2とＸ転送開始パルスＤＸとＸクロック信号ＸＣＬＫとは、配線ＲＡと出力端子７００outを介してドライバＤｒk+2へ向けて出力される。図示はしないが、制御駆動ＩＣ７００Lは、制御駆動ＩＣ７００Rを左右に反転した構成を有する。制御駆動ＩＣ７００Lには、配線Ｓｓ1を介して第１入力画像データＤＩ1が入力され、第１出力部３００Lによってパラレル形式の第１出力画像データＤＯ1に変換される。第１出力画像データＤＯ1は、配線ＲＡを介してドライバ部７００Ｄの内部回路２００Ａに渡された後に電流信号Ｘとして各データ線１０３に供給される。また、第１出力画像データＤＯ1は、出力端子７００outからドライバＤｒk-1へ向けて出力される。
【００５４】
以上の構成によれば、第１実施形態および第２実施形態と同様の効果を得ることができる。また、制御回路３００の第１出力部３００Lと第１ドライバ群Ｇ１の初段のドライバＤｒkとを一体化するとともに、第２出力部３００Rと第２ドライバ群Ｇ２の初段のドライバＤｒk+1とを一体化して、各々をＩＣチップとして構成するので、これらを別々に構成する場合と比較して、実装するＩＣチップの数が削減される。ＩＣチップの数が削減されると、部品数が減少してコストが節減されるばかりでなく、接続端子の数も削減されるのでＩＣチップを電気光学基板１０上に実装する工程数や手間が少なくて済む。よって、第１および第２実施形態における構成と比較しても、装置のさらなる低コスト化が実現される。
【００５５】
＜Ｄ：変形例＞
以上の形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００５６】
（１）変形例１
上記実施形態では、各ドライバＤｒの内部回路２００Ａに双方向シフトレジスタを用いる構成としていたが、双方向シフトレジスタの代わりに単方向シフトレジスタを用いる構成としてもよい。その場合、第１ドライバ群Ｇ１の各ドライバＩＣにおいてはＸ転送開始パルスＤＸを左方向にシフトさせる左方向シフトレジスタを使用し、第２ドライバ群Ｇ２の各ドライバＩＣにおいてはＸ転送開始パルスＤＸを右方向にシフトさせる右方向シフトレジスタを使用する。この態様によれば、双方向シフトレジスタを用いた場合と比較して、シフト方向を指定する必要がないので制御が簡素化される。もっとも、双方向シフトレジスタを用いた場合には、シフト方向を指定する必要はあるが第１ドライバ群Ｇ１と第２ドライバ群Ｇ２で共通のシフトレジスタを用いればよい。よって、汎用品を用いることができコストが低減されると共に、製造工程も簡素化されるといった利点がある。
【００５７】
（２）変形例２
第１〜第３実施形態では、複数の配線Ｗすべてが第２区間においてフレキシブル基板Ｆ上に配設されると構成としたが、必ずしもそうである必要はなく、複数の配線Ｗのうち数本のみをフレキシブル基板Ｆ上に配設する構成としてもよい。例えば、配線抵抗は配線距離が長いほど増大するので、配線距離の短い配線Ｗを電気光学基板１０に配設し、他の配線Ｗをフレキシブル基板Ｆ上に配設する構成とすれば配線間のバラツキが吸収される（配線抵抗が配線間で均一化される）ので、より高品位な画像を得ることが可能となる。
【００５８】
（３）変形例３
第１〜第３実施形態では、フレキシブル基板Ｆ上に配線Ｗと接続端子２００Finと２００Foutを配設する構成としていたが、これらに加えて、各配線Ｗへの接触可能領域としてランドＭを設ける構成としてもよい。
図１０〜図１２は、本変形例に係る配線Ｗの例を示す図である。図１０に示されるように、ランドＭは、各配線Ｗの中途部分における拡幅された電極部分である。このような構成とすれば、ランドＭに補助電源配線やコンデンサなどを容易に接触させることが可能となる。例えば、ランドＭに検査用器具（プローバ）を接触させて信号状態を確認することができる。その結果、電気光学装置Ｄの機能評価を迅速かつ正確に行えるようになるため、開発や設計に関わる時間の短縮、ひいてはコストの低減が実現可能となる。
【００５９】
また、図１１に示されるように、基板Ｆに設けられた配線Ｗのうちの各駆動回路Ｄｒ1〜Ｄｒkへ電源を供給するための電源配線である各電源配線ＶＣＣおよびグラウンド配線ＶＳＳの中途部分に各ランドＭ1およびＭ2を形成する構成において、ランドＭ1に電源強化用配線であるＶＣＣ強化用バイパス配線Ｖ1を接続し、ランドＭ2にＶＳＳ強化用バイパス配線Ｖ2を接続するようにしてもよい。ＶＣＣ強化用バイパス配線Ｖ1は電源（図示略）の正極に接続され、ＶＳＳ強化用バイパス配線Ｖ2は電源の負極に接続される。この構成において、ランドＭ1を介して電源配線ＶＣＣに正の電圧が印加されると共に、グラウンド配線ＶＳＳに負の電圧が印加される。よって、電源配線ＶＣＣとグラウンド配線ＶＳＳとの間の電圧降下が低減されて各ドライバＤｒへの電源供給能力が安定化し、信号伝送回路およびその信号伝送回路を用いた電気光学装置の信頼性や動作マージンを向上させることができる。
【００６０】
なお、ＶＣＣ強化用バイパス配線Ｖ1およびＶＳＳ強化用バイパス配線Ｖ2に接続される電源は、制御回路３００の電源配線でもよいし、外部の電源であってもよい。また、各ＶＣＣ強化用バイパス配線Ｖ1およびＶＳＳ強化用バイパス配線Ｖ2を各電源配線ＶＣＣとグラウンド配線ＶＳＳに接触させるに際して、配線Ｗの幅を拡幅せずとも簡単に位置合わせができるような場合には、ランドＭ1およびＭ2を必ずしも設ける必要はない。よって、各電源配線ＶＣＣおよびグラウンド配線ＶＳＳの各中途部分に電極部分（絶縁体で被覆されない部分）を形成して、ＶＣＣ強化用バイパス配線Ｖ1とＶＳＳ強化用バイパス配線Ｖ2とを各電極部分に各々接続する構成も採用される。
【００６１】
さらに、図１２に示されるように、配線Ｗのうち、電源配線ＶＣＣにランドＭ1を設け、グラウンド配線ＶＳＳにランドＭ2を設け、ランドＭ1とＭ2との両方に電源用バイパスコンデンサＣ１を一括的に接触して配置してもよい。このように電源用バイパスコンデンサＣ１を設けることにより、ドライバＤｒ1からＤｒkへの電源供給が安定化（平滑化）され、信号伝送回路およびその信号伝送回路を用いた電気光学装置Ｄの信頼性を向上させることができる。なお、図１１の場合と同様に、必ずしもランドＭ1およびＭ2を設ける必要はなく、各電源配線ＶＣＣおよびグラウンド配線ＶＳＳの各電極部分に電源用バイパスコンデンサＣ１を接続するようにしてもよい。
【００６２】
＜Ｅ：応用例＞
次に、本発明に係る電気光学装置Ｄを利用した電子機器について説明する。図１３から図１５には、以上の何れかの形態に係る電気光学装置を表示装置として採用した電子機器の形態が図示されている。
【００６３】
図１３は、電気光学装置Ｄを採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置Ｄと、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電気光学装置Ｄは有機発光ダイオード素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００６４】
図１４は、電気光学装置を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置Ｄとを備える。スクロールボタン３００２を操作することによって、電気光学装置Ｄに表示される画面がスクロールされる。
【００６５】
図１５は、電気光学装置を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電気光学装置Ｄとを備える。複数の操作ボタン４００１を操作すると、住所録やスケジュール帳といった様々な情報が電気光学装置Ｄに表示される。
【００６６】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１３から図１５に示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込型のプリンタや電子複写機といった画像形成装置においては、用紙に形成されるべき画像に応じて感光体を露光する光ヘッド（書込ヘッド）が使用されるが、この種の光ヘッドとしても本発明の電気光学装置は利用される。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１実施形態に係る電気光学装置の構成を例示する平面図である。
【図２】画素回路の構成を示す回路図である。
【図３】走査信号と発光制御信号のタイミングチャートである。
【図４】電気光学装置の構成を示すブロック図である。
【図５】電気光学装置の一部を詳細に示す平面図である。
【図６】電気光学装置の一部を詳細に示す平面図である。
【図７】第２実施形態に係る電気光学装置の構成を示すブロック図である。
【図８】第３実施形態に係る電気光学装置の構成を示すブロック図である。
【図９】制御駆動ＩＣの詳細な構成を示す平面図である。
【図１０】本発明の変形例に係る図である。
【図１１】本発明の変形例に係る図である。
【図１２】本発明の変形例に係る図である。
【図１３】電気光学装置を利用した電子機器の一例を示す図である。
【図１４】電気光学装置を利用した電子機器の一例を示す図である。
【図１５】電気光学装置を利用した電子機器の一例を示す図である。
【符号の説明】
【００６８】
１０…電気光学基板、１０ａ…左辺縁、１０ｂ…下辺縁、２０…中継フレキシブル基板、３０…プリント基板、１００…走査線駆動回路、１０１…走査線、１０２…発光制御線、１０３…データ線、２００…データ線駆動回路、２００Ａ…内部回路、２００Ｄrin，３００ａ1，３００ａ2，３００ｂ，３００ｃ1，３００ｃ2…入力端子、２００Ｄrout，３００ｄ1，３００ｄ2，７００out…出力端子、２００Fin，２００Fout，３００ｅ1，３００ｅ2…接続端子、３００…制御回路、３００L…第１出力部、３００R…第２出力部、４００…画素回路、４０１〜４０４…トランジスタ、５００…電源回路、７００Ｄ…ドライバ部、７００L…第１制御駆動ＩＣ、７００R…第２制御駆動ＩＣ、Ａ…画像領域、Ａ１…第１画像領域、Ａ２…第２画像領域、Ｂ１，Ｂ２…領域、Ｓin，Ｓｐ1，Ｓｐ2，Ｓs，Ｓｓ1，Ｓｓ2，Ｒ，ＲＡ，Ｗ…配線、Ｃ…容量素子、Ｃ1…電源用バイパスコンデンサ、Ｄ…電気光学装置、ＤＩ…入力画像データ、ＤＩ1…第１入力画像データ、ＤＩ2…第２入力画像データ、ＤＯ…出力画像データ、ＤＯ1…第１出力画像データ、ＤＯ2…第２出力画像データ、Ｄｒ…ドライバ、Ｅ…電気光学素子、Ｆ…フレキシブル基板、Ｇ１…第１ドライバ群、Ｇ２…第２ドライバ群、Ｌ…電源配線、Ｍ，Ｍ1，Ｍ2…ランド、Ｘ…電流信号、Ｙ…走査信号、Ｖ1…ＶＣＣ強化用バイパス配線、Ｖ2…ＶＳＳ強化用バイパス配線、Ｖｇ…発光制御信号。
【特許請求の範囲】
【請求項１】
複数の電気光学素子が配列された第１基板と、
各々が前記第１基板上に実装され、一方向に配列された複数のドライバＩＣと、
前記各電気光学素子の階調を指定する出力画像データを前記複数のドライバＩＣに供給する制御回路と
を具備し、
前記複数のドライバＩＣは第１ドライバ群と第２ドライバ群とに分割され、前記第１ドライバ群の一方の端部と前記第２ドライバ群の一方の端部とは隣接し、前記第１ドライバ群の前記一方の端部には第１ドライバＩＣが配設され、前記第２ドライバ群の前記一方の端部には第２ドライバＩＣが配設され、
前記制御回路は、前記出力画像データのうち、前記第１ドライバ群によって駆動される各電気光学素子の階調を指定する出力画像データを第１出力画像データとして前記第１ドライバＩＣに供給して前記第１ドライバ群の他方の端部に向けて伝送するとともに、前記第２ドライバ群によって駆動される各電気光学素子の階調を指定する出力画像データを第２出力画像データとして前記第２ドライバＩＣに供給して前記第２ドライバ群の他方の端部に向けて伝送する
電気光学装置。
【請求項２】
前記制御回路が前記第１基板上に制御ＩＣとして実装される
請求項１に記載の電気光学装置。
【請求項３】
前記第１基板の端部には、入力画像データがシリアル形式で入力される入力端子が形成され、
前記制御ＩＣは、前記入力端子から供給される前記シリアル形式の入力画像データをパラレル形式に変換して前記複数のドライバＩＣに供給する
請求項２に記載の電気光学装置。
【請求項４】
前記第１ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線および前記第２ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線の全部または一部は、前記第１基板よりも単位面積当たりの配線抵抗が小さい第２基板の表面に配設される部分を含む
請求項１から請求項３の何れかに記載の電気光学装置。
【請求項５】
前記制御ＩＣは、前記第１出力画像データを前記第１ドライバＩＣに出力する第１出力部と、前記第２出力画像データを前記第２ドライバＩＣに出力する第２出力部とから構成され、
前記制御ＩＣを用いる代わりに、
前記第１ドライバＩＣと一体化された前記第１出力部が第１制御駆動ＩＣとして前記第１ドライバ群の前記一方の端部に配設され、
前記第２ドライバＩＣと一体化された前記第２出力部が第２制御駆動ＩＣとして前記第２ドライバ群の前記一方の端部に配設される
請求項２に記載の電気光学装置。
【請求項６】
前記第１基板の端部には、第１入力画像データがシリアル形式で入力される第１入力端子と、第２入力画像データがシリアル形式で入力される第２入力端子とが形成され、
前記第１制御駆動ＩＣの前記第１出力部は、前記第１入力端子から供給される前記シリアル形式の第１入力画像データをパラレル形式に変換して前記第１出力画像データとして出力し、
前記第２制御駆動ＩＣの前記第２出力部は、前記第２入力端子から供給される前記シリアル形式の第２入力画像データをパラレル形式に変換して前記第２出力画像データとして出力する
請求項５に記載の電気光学装置。
【請求項７】
前記第１ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線および前記第２ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線の全部または一部は、前記第１基板よりも単位面積当たりの配線抵抗が小さい第２基板の表面に配設される部分を含む
請求項５または請求項６に記載の電気光学装置。
【請求項８】
前記第１ドライバ群のうち、前記第１制御駆動ＩＣと当該第１制御駆動ＩＣに隣接するドライバＩＣとを結ぶ配線は、前記第１基板よりも単位面積当たりの配線抵抗が小さい第２基板の表面に配設される部分を含み、
前記第２ドライバ群のうち、前記第２制御駆動ＩＣと当該第２制御駆動ＩＣに隣接するドライバＩＣとを結ぶ配線は、前記第１基板よりも単位面積当たりの配線抵抗が小さい第２基板の表面に配設される部分を含む
請求項５から請求項７の何れかに記載の電気光学装置。
【請求項９】
請求項１から請求項８の何れかに記載の電気光学装置を具備する電子機器。
【請求項１】
複数の電気光学素子が配列された第１基板と、
各々が前記第１基板上に実装され、一方向に配列された複数のドライバＩＣと、
前記各電気光学素子の階調を指定する出力画像データを前記複数のドライバＩＣに供給する制御回路と
を具備し、
前記複数のドライバＩＣは第１ドライバ群と第２ドライバ群とに分割され、前記第１ドライバ群の一方の端部と前記第２ドライバ群の一方の端部とは隣接し、前記第１ドライバ群の前記一方の端部には第１ドライバＩＣが配設され、前記第２ドライバ群の前記一方の端部には第２ドライバＩＣが配設され、
前記制御回路は、前記出力画像データのうち、前記第１ドライバ群によって駆動される各電気光学素子の階調を指定する出力画像データを第１出力画像データとして前記第１ドライバＩＣに供給して前記第１ドライバ群の他方の端部に向けて伝送するとともに、前記第２ドライバ群によって駆動される各電気光学素子の階調を指定する出力画像データを第２出力画像データとして前記第２ドライバＩＣに供給して前記第２ドライバ群の他方の端部に向けて伝送する
電気光学装置。
【請求項２】
前記制御回路が前記第１基板上に制御ＩＣとして実装される
請求項１に記載の電気光学装置。
【請求項３】
前記第１基板の端部には、入力画像データがシリアル形式で入力される入力端子が形成され、
前記制御ＩＣは、前記入力端子から供給される前記シリアル形式の入力画像データをパラレル形式に変換して前記複数のドライバＩＣに供給する
請求項２に記載の電気光学装置。
【請求項４】
前記第１ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線および前記第２ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線の全部または一部は、前記第１基板よりも単位面積当たりの配線抵抗が小さい第２基板の表面に配設される部分を含む
請求項１から請求項３の何れかに記載の電気光学装置。
【請求項５】
前記制御ＩＣは、前記第１出力画像データを前記第１ドライバＩＣに出力する第１出力部と、前記第２出力画像データを前記第２ドライバＩＣに出力する第２出力部とから構成され、
前記制御ＩＣを用いる代わりに、
前記第１ドライバＩＣと一体化された前記第１出力部が第１制御駆動ＩＣとして前記第１ドライバ群の前記一方の端部に配設され、
前記第２ドライバＩＣと一体化された前記第２出力部が第２制御駆動ＩＣとして前記第２ドライバ群の前記一方の端部に配設される
請求項２に記載の電気光学装置。
【請求項６】
前記第１基板の端部には、第１入力画像データがシリアル形式で入力される第１入力端子と、第２入力画像データがシリアル形式で入力される第２入力端子とが形成され、
前記第１制御駆動ＩＣの前記第１出力部は、前記第１入力端子から供給される前記シリアル形式の第１入力画像データをパラレル形式に変換して前記第１出力画像データとして出力し、
前記第２制御駆動ＩＣの前記第２出力部は、前記第２入力端子から供給される前記シリアル形式の第２入力画像データをパラレル形式に変換して前記第２出力画像データとして出力する
請求項５に記載の電気光学装置。
【請求項７】
前記第１ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線および前記第２ドライバ群の相隣接するドライバＩＣ間を結ぶ各配線の全部または一部は、前記第１基板よりも単位面積当たりの配線抵抗が小さい第２基板の表面に配設される部分を含む
請求項５または請求項６に記載の電気光学装置。
【請求項８】
前記第１ドライバ群のうち、前記第１制御駆動ＩＣと当該第１制御駆動ＩＣに隣接するドライバＩＣとを結ぶ配線は、前記第１基板よりも単位面積当たりの配線抵抗が小さい第２基板の表面に配設される部分を含み、
前記第２ドライバ群のうち、前記第２制御駆動ＩＣと当該第２制御駆動ＩＣに隣接するドライバＩＣとを結ぶ配線は、前記第１基板よりも単位面積当たりの配線抵抗が小さい第２基板の表面に配設される部分を含む
請求項５から請求項７の何れかに記載の電気光学装置。
【請求項９】
請求項１から請求項８の何れかに記載の電気光学装置を具備する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００８−１４９９６（Ｐ２００８−１４９９６Ａ）
【公開日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願番号】特願２００６−１８３０５５（Ｐ２００６−１８３０５５）
【出願日】平成１８年７月３日（２００６．７．３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願日】平成１８年７月３日（２００６．７．３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]