電気光学装置および電子機器
【課題】高精度のデータ信号を必要せず、電気光学素子の輝度を精度良く制御する。
【解決手段】複数の走査線１２と複数のデータ線１４との交差に対応して設けられた画素回路１１０と、一端がデータ線１４に接続された保持容量４４と、データ線１４の各々の電位をそれぞれ保持する保持容量５０と、データ線１４と初期電位を給電する給電線６１との間でオンまたはオフするトランジスター４５と、保持容量４４の他端と所定電位を給電する給電線６２との間でオンまたはオフするトランジスター４６と、を有し、トランジスター４５、４６は、互いに導電型が異なり、画素回路１１０は、走査線１２に供給される走査信号に応じてデータ線１４の電位を保持するための回路と、当該保持電位に応じた輝度となる電気光学素子とを含む。トランジスター４５、４６がオンからオフに転じた後に、保持容量４４の他端に階調に応じた電位のデータ信号が供給される。
【解決手段】複数の走査線１２と複数のデータ線１４との交差に対応して設けられた画素回路１１０と、一端がデータ線１４に接続された保持容量４４と、データ線１４の各々の電位をそれぞれ保持する保持容量５０と、データ線１４と初期電位を給電する給電線６１との間でオンまたはオフするトランジスター４５と、保持容量４４の他端と所定電位を給電する給電線６２との間でオンまたはオフするトランジスター４６と、を有し、トランジスター４５、４６は、互いに導電型が異なり、画素回路１１０は、走査線１２に供給される走査信号に応じてデータ線１４の電位を保持するための回路と、当該保持電位に応じた輝度となる電気光学素子とを含む。トランジスター４５、４６がオンからオフに転じた後に、保持容量４４の他端に階調に応じた電位のデータ信号が供給される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば画素回路が微細化したときに有効な電気光学装置および電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード素子（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）などの電気光学素子を用いた電気光学装置が各種提案されている。この電気光学装置では、上記電気光学素子を含む画素回路が表示すべき画像の画素に対応して設けられる構成が一般的である。このような構成において、画素の階調レベルに応じた電位のデータ信号がデータ線に供給されると、当該画素回路では、当該データ線の電位が、走査線に供給される走査信号に応じて保持されて、電気光学素子が当該保持電位に応じた輝度となる（例えば特許文献１参照）。
一方、電気光学装置に対しては、表示サイズの小型化や表示の高精細化が要求されることが多い。表示サイズの小型化と表示の高精細化とを両立するためには、画素回路を微細化する必要があるので、電気光学装置を例えばシリコン集積回路に集積する技術も提案されている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１６４６２号公報
【特許文献２】特開２００９−２８８４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、画素回路が微細であるとき、データ線のわずかな電圧変化に対して、画素回路の輝度が大きく変化してしまう場合がある。この場合、データ線に供給するデータ信号の電位を非常に細かい精度で供給する必要が生じる。
一方、データ信号を出力する回路は、データ線を短時間で充電するために、その駆動能力が高められている。このように高い駆動能力を有する回路において、非常に細かい精度でデータ信号を出力させることは困難である。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、細かい精度のデータ信号を必要としない一方で、電気光学素子の輝度を精度良く制御することが可能な電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明に係る電気光学装置にあっては、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、前記走査線に供給される走査信号に応じて前記データ線の電位を保持するための回路と、当該保持電位に応じた輝度となる電気光学素子とを含む画素回路と、一端が前記データ線に電気的に接続された第１保持容量と、前記複数のデータ線の各々の電位をそれぞれ保持する第２保持容量と、前記データ線と初期電位を給電する第１給電線との間でオンまたはオフする第１スイッチと、前記第１保持容量の他端と所定電位を給電する第２給電線との間でオンまたはオフする第２スイッチと、を有し、前記第１スイッチおよび前記第２スイッチは、互いに導電型が異なるトランジスターであり、前記第１スイッチおよび第２スイッチがオンからオフに転じた後に、前記第１保持容量の他端に階調に応じた電位のデータ信号が供給されることを特徴とする。
本発明では、第１スイッチおよび第２スイッチがオンしていたときに、前記データ線および第１保持容量の一端が初期電位となり、前記第１保持容量の他端が所定電位となる。第１スイッチおよび第２スイッチがオフした後、階調レベルに応じた電位のデータ信号が第１保持容量の他端に供給されたとき、データ線の電位は、当該第１保持容量の他端における電位変動を第１保持容量および第２保持容量の容量比で分圧した分だけシフトする。このため、本発明によれば、第１トランジスターのゲートにおける電位範囲は、データ信号の電位範囲に対し狭められる。ここで、第１スイッチおよび第２スイッチは互いに導電型が異なるトランジスターであるので、第１スイッチおよび第２スイッチがオフしたときにおけるフィードスルーの影響が相殺される。このため、データ信号が供給されるまでの変動が抑えられるので、データ線の電位がシフトする際に悪影響が及ばない。したがって、本発明によれば、データ線の電位変化に対して、画素回路の輝度が大きく変化する場合にも、正確に輝度を制御することができる。
【０００６】
本発明において、駆動回路を有し、前記画素回路は、ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、前記データ線と前記第１トランジスターのゲートとの間でオンまたはオフする第２トランジスターと、を含み、前記電気光学素子は、第１トランジスターにより供給された電流に応じた輝度で発光する発光素子であり、前記駆動回路は、第１期間に、前記第１スイッチ、前記第２スイッチおよび前記第２トランジスターをオンさせ、前記第１期間に続く第２期間に、前記第２トランジスターをオンさせた状態で、前記第１スイッチおよび前記第２スイッチをオフさせて、前記データ信号を前記第１保持容量の他端に供給し、前記第２期間の終了時に、前記第２トランジスターをオフさせる構成が好ましい。この構成によれば、第１期間では、データ線とともに第１トランジスターのゲートが第１スイッチのオンによって初期電位となる。第２期間に、第２トランジスターをオンさせた状態で、第１スイッチおよび第２スイッチがオフとなった後、階調レベルに応じた電位のデータ信号が第１保持容量の他端に供給されたとき、データ線および第１トランジスターのゲートの電位は、当該第１保持容量の他端における電位変動を第１保持容量および第２保持容量の容量比で分圧した分だけシフトする。このため、第１トランジスターのゲートにおける電位範囲は、データ信号の電位範囲に対し狭められるので、第１トランジスターのゲート・ソース間の電圧変化に対する電流変化が大きい場合にも、正確に電流を制御することができる。
【０００７】
本発明において、前記第１スイッチを構成するトランジスターの導電型は、前記第１トランジスターの導電型である構成が好ましい。この構成によれば、第１スイッチを構成するトランジスターの導電型を前記第１トランジスターと異なる導電型とする構成よりも黒側の書き込みを改善することができる。
本発明において、前記第１スイッチを構成するトランジスターのサイズと、前記第２スイッチを構成するトランジスターのサイズとが揃えられている構成が好ましい。この構成によれば、第１スイッチおよび第２スイッチがオフしたときにおけるデータ線の電位変動をほぼゼロとすることができる。
なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る電気光学装置の構成を示す斜視図である。
【図２】同電気光学装置の構成を示す図である。
【図３】同電気光学装置における画素回路を示す図である。
【図４】同電気光学装置の動作を示すタイミングチャートである。
【図５】同電気光学装置の動作説明図である。
【図６】同電気光学装置の動作説明図である。
【図７】同電気光学装置の動作説明図である。
【図８】同電気光学装置の動作説明図である。
【図９】同電気光学装置の動作説明図である。
【図１０】同電気光学装置におけるデータ信号の振幅圧縮を示す図である。
【図１１】同電気光学装置のレベルシフト回路の要部等価回路を示す図である。
【図１２】実施形態等に係る電気光学装置を用いたＨＭＤを示す斜視図である。
【図１３】ＨＭＤの光学構成を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態について図面を参照して説明する。
【００１０】
＜全体的な構成＞
図１は、実施形態に係る電気光学装置１０の構成を示す斜視図である。電気光学装置１０は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置１０の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機ＥＬ装置であり、画素回路には、電気光学素子の一例であるＯＬＥＤが用いられている。
電気光学装置１０は、表示部で開口する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４には、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子７６が設けられて、図示省略された上位回路に接続される。当該上位回路からは、複数の端子７６を介して画像データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば８ビットで規定する。
制御回路５は、電気光学装置１０の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路５は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置１０に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置１０に供給する。
【００１１】
＜電気的な構成＞
図２は、第１実施形態に係る電気光学装置１０の構成を示す図である。この図に示されるように、電気光学装置１０は、走査線駆動回路２０と、デマルチプレクサ３０と、レベルシフト回路４０と、表示部１００とに大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、ｍ行の走査線１２が図において横方向に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線１４が図において縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２と（３ｎ）列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横（３ｎ）列でマトリクス状に配列されている。
【００１２】
ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ−１）、（３ｎ）列と呼ぶ場合がある。また、データ線１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線１４が属している、ということになる。
なお、同一行の走査線１２と同一グループに属する３列のデータ線１４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。
【００１３】
さて、電気光学装置１０には、次のような制御信号が制御回路５から供給される。詳細には、電気光学装置１０には、走査線駆動回路２０を制御するための制御信号Ｃtrと、デマルチプレクサ３０での選択を制御するための制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)と、これらの信号に対して論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)と、レベルシフト回路４０を制御するための負論理の制御信号／Ｇiniとが供給される。なお、制御信号Ｃtrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。
また、電気光学装置１０には、デマルチプレクサ３０での選択タイミングに合わせてデータ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)が、１、２、…、ｎ番目のグループに対応して制御回路５によって供給される。なお、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位の最高値をＶmaxとし、最低値をＶminとする。
【００１４】
走査線駆動回路２０は、フレームの期間にわたって走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｃtrにしたがって生成するものである。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。
【００１５】
デマルチプレクサ３０は、列毎に設けられたトランスミッションゲート３４の集合体であり、各グループを構成する３列に、データ信号を順番に供給するものである。
ここで、ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖd(j)が供給される。
ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(1)がＨレベルであるとき（制御信号／Ｓel(1)がＬレベルであるとき）にオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(2)がＨレベルであるとき（制御信号／Ｓel(2)がＬレベルであるとき）にオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(3)がＨレベルであるとき（制御信号／Ｓel(3)がＬレベルであるとき）にオンする。
【００１６】
レベルシフト回路４０は、保持容量４４とＰチャネルＭＯＳ型のトランジスター４５とＮチャネルＭＯＳ型のトランジスター４６との組を列毎にそれぞれ有し、各列のトランスミッションゲート３４の出力端から出力されるデータ信号の電位をシフトするものである。ここで、保持容量４４の一端は、対応する列のデータ線１４とトランジスター４５のソースノードとに接続される一方、保持容量４４の他端は、トランスミッションゲート３４の出力端とトランジスター４６のドレインノードとに接続される。このため、保持容量４４は、一端がデータ線１４に接続された第１保持容量として機能する。また、図２では省略しているが、保持容量４４の容量をＣrf1とする。
【００１７】
各列のトランジスター４５のドレインノードは、初期電位として電位Ｖiniを給電する給電線６１に各列にわたって共通に接続され、ゲートノードには、制御信号／Ｇiniが各列にわたって共通に供給される。このため、トランジスター４５は、データ線１４と給電線６１とを、制御信号／ＧiniがＬレベルのときに電気的に接続し、制御信号／ＧiniがＨレベルのときに電気的に非接続とする第１スイッチとして機能する。
また、各列のトランジスター４６のソースノードは、所定電位として電位Ｖrefを給電する給電線６２に各列にわたって共通に接続され、ゲートノードには、制御信号／ＧiniをＮＯＴ回路１８によって論理反転した信号Ｇiniが各列にわたって共通に供給される。このため、トランジスター４６は、保持容量４４の他端と給電線６２とを、制御信号／ＧiniがＬレベル（制御信号ＧiniがＨレベル）のときに電気的に接続し、制御信号／ＧiniがＨレベル（制御信号ＧiniがＬレベル）のときに電気的に非接続とする第２スイッチとして機能する。
【００１８】
保持容量５０は、データ線１４毎に設けられている。詳細には、保持容量５０の一端はデータ線１４に接続され、他端は、各列にわたって共通の例えば電位Ｖssに接地されている。このため、保持容量５０は、データ線１４の電位を保持する第２保持容量として機能する。
なお、保持容量５０については、図２では表示部１００の外側に設けられているが、これはあくまでも等価回路であり、表示部１００の内側、あるいは、内側から外側にわたって設けられも良いのはもちろんである。また、図２では省略しているが、保持容量５０の容量をＣdtとする。電位Ｖssは、論理信号である走査信号や制御信号のＬレベルに相当する。
【００１９】
本実施形態では、便宜的に走査線駆動回路２０、デマルチプレクサ３０およびレベルシフト回路４０に分けているが、これらについては、画素回路１１０を駆動する駆動回路としてまとめて概念することが可能である。
【００２０】
＜画素回路＞
図３を参照して画素回路１１０について説明する。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行目であって、ｊ番目のグループのうち左端列の（３ｊ−２）列目に位置するｉ行（３ｊ−２）列の画素回路１１０を例にとって説明する。
なお、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。
【００２１】
図３に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１、１２２、１２４と、ＯＬＥＤ１３０と、保持容量１３２とを含む。
この画素回路１１０には、走査信号Ｇwr(i)、制御信号Ｇel(i)が供給される。ここで、走査信号Ｇwr(i)、制御信号Ｇel(i)は、それぞれｉ行目に対応して走査線駆動回路２０によって供給されるものである。このため、走査信号Ｇwr(i)、制御信号Ｇel(i)は、ｉ行目であれば、着目している（３ｊ−２）列以外の他の列の画素回路にも共通に供給される。
【００２２】
ｉ行（３ｊ−２）列の画素回路１１０におけるトランジスター１２２にあっては、ゲートノードがｉ行目の走査線１２に接続され、ドレインまたはソースノードの一方が（３ｊ−２）列目のデータ線１４に接続され、他方がトランジスター１２１におけるゲートノードと、保持容量１３２の一端とにそれぞれ接続されている。ここで、トランジスター１２１のゲートノードについては、他のノードと区別するためにｇと表記する。
トランジスター１２１にあっては、ソースノードが給電線１１６に接続され、ドレインノードがトランジスター１２４のソースノードに接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。
トランジスター１２４にあって、ゲートノードにはｉ行目に対応した制御信号Ｇel(i)が供給され、ドレインノードがＯＬＥＤ１３０のアノードに接続されている。
ここで、トランジスター１２１が第１トランジスターに相当し、トランジスター１２２が第２トランジスターに相当する。
【００２３】
保持容量１３２の他端は、給電線１１６に接続される。このため、保持容量１３２は、トランジスター１２１のソース・ドレイン間の電圧を保持することになる。ここで、保持容量１３２の容量をＣpixと表記したとき、保持容量５０の容量Ｃdtと、保持容量４４の容量Ｃrf1と、保持容量１３２の容量Ｃpixとは、
Ｃdt＞Ｃrf1＞＞Ｃpix
となるように設定される。
すなわち、ＣdtはＣrf1よりも大きく、ＣpixはＣdtおよびＣrf1よりも十分に小さくなるように設定される。
なお、保持容量１３２としては、トランジスター１２１のゲートノードｇに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
【００２４】
本実施形態において電気光学装置１０はシリコン基板に形成されるので、トランジスター１２１、１２２、１２４の基板電位については電位Ｖelとしている。
【００２５】
ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通の共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。
ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。
【００２６】
＜動作＞
図４を参照して電気光学装置１０の動作について説明する。図４は、電気光学装置１０における各部の動作を説明するためのタイミングチャートである。なお、この図において、電位を示す縦スケールについては、走査信号および制御信号と、データの信号およびゲートとにおいて説明便宜のために異ならせている。
【００２７】
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｉ行目が水平走査される走査期間において、特にｉ行（３ｊ−２）列の画素回路１１０について着目して動作を説明する。
【００２８】
本実施形態ではｉ行目の走査期間は、大別すると、図４において（ｂ）で示される初期化期間と（ｃ）で示される書込期間とに分けられる。そして、（ｃ）の書込期間の後、間をおいて（ａ）で示されるの発光期間となり、１フレームの期間経過後に再びｉ行目の走査期間に至る。このため、時間の順でいえば、（発光期間）→初期化期間→書込期間→（発光期間）というサイクルの繰り返しとなる。
なお、図４において、ｉ行目に対し１行前の（ｉ−１）行目に対応する走査信号Ｇwr(i-1)、制御信号Ｇel(i-1)の各々については、ｉ行目に対応する走査信号Ｇwr(i)、制御信号Ｇel(i)よりも、それぞれ時間的に１水平走査期間（Ｈ）だけ時間的に先行した波形となる。
【００２９】
＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。図４に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルであり、制御信号Ｇel(i)はＬレベルである。
このため、図５に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２がオフする。したがって、トランジスター１２１は、保持容量１３２によって保持された電圧、すなわちゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給する。後述するように発光期間におけるゲートノードｇの電位は、初期電位Ｖiniから階調レベルに応じた電位のデータ信号への電位変化分を、保持容量４４、５０の容量比に応じてレベルシフトした値であるので、電圧Ｖgsについては、階調に応じた電圧ということになる。このため、トランジスター１２１は、階調レベルに応じた電流を供給するので、ＯＬＥＤ１３０は、当該電流に応じた輝度で発光することになる。
【００３０】
なお、ｉ行目の発光期間は、ｉ行目以外が水平走査される期間であるから、データ線１４の電位は適宜変動する。ただし、ｉ行目の画素回路１１０においては、トランジスター１２２がオフしているので、ここでは、データ線１４の電位変動を考慮していない。
また、図５においては、動作説明で重要となる経路を太線で示している（以下の図６〜図９においても同様である）。
【００３１】
＜初期化期間＞
次にｉ行目の走査期間に至ると、初期化期間が開始する。初期化期間では、まず、発光期間と比較して、制御信号Ｇel(i)がＨレベルになる。
このため、図６に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるので、ＯＬＥＤ１３０は、オフ（非発光）状態となる。
一方、初期化期間においては制御信号／ＧiniがＬレベルになるので、レベルシフト回路４０においては、図６に示されるようにトランジスター４５、４６がそれぞれオンする。このため、保持容量４４の一端であるノードＮa（データ線１４）は電位Ｖiniに、保持容量４４の他端であるノードＮbは電位Ｖrefに、それぞれ初期化される。
【００３２】
初期化期間では、続いて制御信号／ＧiniがＬレベルの状態で、走査信号Ｇwr(i)がＬレベルとなる期間がある。この期間が第１期間である。この第１期間では、図７に示されるように、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンするので、ゲートノードｇがデータ線１４に電気的に接続された状態になる。したがって、ゲートノードｇも電位Ｖiniになるので、保持容量１３２の保持電圧は、発光期間において保持していた電圧から（Ｖel−Ｖini）に初期化される。
【００３３】
＜書込期間＞
初期化期間の後、第２期間として（ｃ）の書込期間に至る。まず、書込期間では、走査信号Ｇwr(i)がＬレベルの状態で制御信号／ＧiniがＨレベルになるので、レベルシフト回路４０ではトランジスター４５、４６がそれぞれオフする。このとき、本実施形態では、フィードスルーの影響が次のようにして相殺される。
詳細には、Ｐチャネル型のトランジスター４５がオフしたときのフィードスルーは、図４において、ノードＮaをオン時における電位Ｖiniから「↑」で示される上昇方向に変動させる働きである。ここで、トランジスター４５のオフによるフィードスルーは、ノードＮaにととまらず、保持容量４４を介し、ノードＮbを同図において「△」で示される上昇方向に変動させようとする。
一方、Ｎチャネル型のトランジスター４６がオフしたときのフィードスルーは、同図において、ノードＮbをオン時における電位Ｖrefから「↓」で示される下降方向に変動させる働きである。ここで、トランジスター４６のオフによるフィードスルーは、ノードＮbにととまらず、保持容量４４を介し、ノードＮaを同図において「▽」で示される下降方向に変動させようとする。
このため、ノードＮaでは、トランジスター４５のオフによる電位上昇「↑」と、トランジスター４６のオフによる電位下降▽とが互いに相殺し合い、ノードＮbでも、トランジスター４６のオフによる電位下降「↓」と、トランジスター４５のオフによる電位上昇△とが互いに相殺し合うことになる。
トランジスター４５、４６がオフしたときに、図８に示されるようにノードＮaからデータ線１４を経由してゲートノードｇに至るまでの経路がフローティング状態になるものの、フィードスルーが相殺し合うので、ノードＮaは電位Ｖiniに、ノードＮbは電位Ｖrefに、それぞれ維持される。
【００３４】
次に、制御回路５は、ｉ行目の書込期間において次のようなデータ信号を出力する。すなわち、制御回路５は、ｊ番目のグループでいえば、データ信号Ｖd(j)を順番に、ｉ行目であって当該グループに属する左端列の（３ｊ−２）列、中央列の（３ｊ−１）列、右端列の（３ｊ）列の画素の階調レベルに応じた電位に順番に切り替える。制御回路５は、他のグループへのデータ信号についても、同様に電位を順番に切り替える。
また、制御回路５は、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を順番に排他的にＨレベルとする。なお、図４では省略されているが、制御回路５は、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)とは論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)についても出力している。これによって、デマルチプレクサ３０では、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。
【００３５】
ここで、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)、／Ｓel(1)によってオンしたとき、図９に示されるように、保持容量４４の他端であるノードＮbは、初期化された電位Ｖrefからデータ信号Ｖd(j)の電位に、すなわちｉ行（３ｊ−２）列の画素の階調レベルに応じた電位に変化する。このときのノードＮbの電位変化分をΔＶとして、変化後の電位を（Ｖref＋ΔＶ）として表すことにする。
一方、ゲートノードｇは、保持容量４４の一端であるノードＮaにデータ線１４を介して電気的に接続された状態にあるので、電位Ｖiniから、ノードＮbの電位変化分ΔＶに容量比ｋ1を乗じた値だけ、ノードＮbの変化方向にシフトした値となる。ここで、容量比ｋ1は、Ｃrf1/（Ｃdt＋Ｃrf1）である。厳密にいえば、保持容量１３２の容量Ｃpixも考慮しなければならないが、容量Ｃpixは、容量Ｃrf1、Ｃdtに比較して十分に小さくなるように設定しているので、無視している。
【００３６】
図１０は、書込期間におけるデータ信号の電位とゲートノードｇの電位との関係を示す図である。制御回路５から供給されるデータ信号は、上述したように画素の階調レベルに応じて最小値Ｖminから最大値Ｖmaxまでの電位範囲を取り得る。本実施形態では、当該データ信号が直接ゲートノードｇに書き込まれるのではなく、図に示されるようにレベルシフトされて、ゲートノート゛ｇに書き込まれる。
このとき、ゲートノードｇの電位範囲ΔＶgateは、データ信号の電位範囲ΔＶdata（＝Ｖmax−Ｖmin）に容量比ｋ1を乗じた値に圧縮される。例えば、Ｃrf1：Ｃdt＝１：９となるように保持容量４４、５０の容量を設定したとき、ゲートノードｇの電位範囲ΔＶgateをデータ信号の電位範囲ΔＶdataの１／１０に圧縮される。
また、ゲートノードｇの電位範囲ΔＶgateを、データ信号の電位範囲ΔＶdataに対してどの方向にどれだけシフトさせるかについては、電位Ｖini、Ｖrefで定めることができる。これは、データ信号の電位範囲ΔＶdataが、電位Ｖrefを基準にして容量比ｋ1で圧縮されるとともに、その圧縮範囲が電位Ｖiniを基準にシフトされたものが、ゲートノードｇの電位範囲ΔＶgateとなるためである。
したがって、トランジスター４５、４６がオフしたときに、ノードＮaがフィードスルーによって電位Ｖiniから変動してしまうと、電位シフトの前提が崩れてしまうが、本実施形態では、上述したようにフィードスルーが相殺し合うので、ノードＮaが電位Ｖiniから変動してしまうことが防止されている。
【００３７】
このようにｉ行目の書込期間において、ｉ行目の画素回路１１０のゲートノードｇには、階調レベルに応じた電位のデータ信号を保持容量４４、５０の容量比に応じてレベルシフトした電位が書き込まれる。
やがて走査信号Ｇwr(i)がＨレベルになり、トランジスター１２２がオフする。これによって書込期間が終了して、ゲートノードｇの電位は、シフトされた値に確定する。
【００３８】
＜発光期間＞
ｉ行目の書込期間の終了した後、間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。このため、先の図５に示したように、ゲート・ソース間の電圧Ｖgsに応じた電流Ｉdsがトランジスター１２１によってＯＬＥＤ１３０に供給されるので、当該ＯＬＥＤ１３０は、当該電流に応じた輝度で発光することになる。
【００３９】
このような動作は、ｉ行目の走査期間において、着目した（３ｊ−２）列目の画素回路１１０以外のｉ行目の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。
【００４０】
なお、図４においては、制御信号Ｓel(1)がＨレベルになったことによってｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇが、電位Ｖiniからレベルシフトしているが示されている。
ここで、ｉ行（３ｊ−２）列の画素に対応するデータ信号が電位Ｖ(i,3j-2)である場合、当レベルシフト後における当該画素のゲートノードの電位は、同図に示されるようにＶini＋ｋ1｛Ｖ(i,3j-2)−Ｖref｝となる。
また、同図には、ｉ行（３ｊ−２）列と同列であって１行前の（ｉ−１）行（３ｊ−２）列のゲートノードが、電位Ｖiniからレベルシフトしている点も示されている。
ここで、ｉ行（３ｊ−２）列の画素に対応するデータ信号が電位Ｖ(i-1,3j-2)である場合、レベルシフト後における当該画素のゲートノードの電位は、同図に示されるようにＶini＋ｋ1｛Ｖ(i-1,3j-2)−Ｖref｝となる。
【００４１】
本実施形態によれば、ゲートノードｇにおける電位範囲ΔＶgateは、データ信号の電位範囲ΔＶdataに対し狭められるので、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター１２１のゲート・ソース間に印加することができる。このため、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖgsの変化に対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。
【００４２】
また、図３において破線で示されるようにデータ線１４と画素回路１１０におけるゲートノードｇとの間には容量Ｃprsが実際には寄生する。このため、データ線１４の電位変化動幅が大きいと、当該容量Ｃprsを介してゲートノードｇに伝播し、いわゆるクロストークやムラなどが発生して表示品位を低下させてしまう。当該容量Ｃprsの影響は、画素回路１１０が微細化されたときに顕著に現れる。
これに対して、本実施形態においては、データ線１４の電位変化範囲についても、データ信号の電位範囲ΔＶdataに対し狭められるので、容量Ｃprsを介した影響を抑えることができる。
【００４３】
ここで、トランジスター４５、４６のオフによるフィードスルーの相殺について今一度検討する。フィードスルーの原因は、トランジスターの各ノード間の寄生容量に蓄積された電荷が、オンからオフになるときのゲートノードの電位変化によって各容量に再分配されるためである。
トランジスター４５、４６の周辺については、図１１に示されるような等価回路で表すことができる。なお、容量Ｃiniは、トランジスター４５におけるゲートノードと、ソースノードまたはドレインノードの一方との間の寄生容量であり、容量Ｃrefは、トランジスター４６におけるゲートノードと、ソースノードまたはドレインノードの一方との間の寄生容量である。
【００４４】
トランジスター４５がオフしたときにノードＮaで発生する電位変化分ΔＶa_iniは、トランジスター４５におけるゲートノードのＬからＨレベルへの電位変化分をΔＶsw_iniとしたときに、次式によって表される。すなわち、
ΔＶa_ini
＝ΔＶsw_ini・Ｃini/｛Ｃdt＋（Ｃrf1・Ｃref）/（Ｃrf1＋Ｃref）＋Ｃini｝
容量Ｃini、Ｃrefは、データ線１４に付加された容量Ｃdtやレベルシフトに用いる容量Ｃrf1と比較して十分に小さいので、次式のように近似することができる。
ΔＶa_ini≒ΔＶsw_ini・Ｃini/Ｃdt …（１）
なお、電位変化分は、上昇方向に変化する方向を正としている。
【００４５】
一方、トランジスター４６がオフしたときに、保持容量４４を介してノードＮaに与える電位変化分ΔＶa_refは、トランジスター４６におけるゲートノードのＨからＬレベルへの電位変化分をΔＶsw_refとしたときに、次式によって表される。すなわち、
ΔＶa_ref
＝ΔＶsw_ref・１/（Ｃdt＋Ｃini）・｛１/（Ｃdt＋Ｃini）＋１/Ｃrf1＋１/Ｃref｝−１
で、容量Ｃini、Ｃrefは容量Ｃdt、Ｃrf1と比較して十分に小さいので、次式のように近似することができる。
ΔＶa_ref≒ΔＶsw_ref・Ｃref/Ｃdt …（２）
【００４６】
ノードＮaの電位変動は、電位変化分ΔＶa_ini、ΔＶa_refの合算であるから、式（１）および（２）より、次式（３）で表すことができる。
ΔＶa_ini＋ΔＶa_ref＝（ΔＶsw_ini・Ｃini＋ΔＶsw_ref・Ｃref）／Ｃdt …（３）
このため、ノードＮaの電位変動をゼロとするには次の条件（Ａ）、（Ｂ）が導かれる。
【００４７】
すなわち、
（Ａ）ΔＶsw_ini、ΔＶsw_refは、互いに正負であり、その絶対値が等しい。
このためには、実施形態のように、トランジスター４５、４６のチャネル型（導電型）を互いに異ならせるとともに、トランジスター４５、３６への論理信号の振幅を互いに同一とすれば良い。
（Ｂ）Ｃini、Ｃrefは互い等しい。
このためには、トランジスター４５、４６のサイズを揃えて同じとすれば良い。
【００４８】
電気光学装置１０による表示画像において、黒側の表示を引き締めるためには、トランジスター１２１の閾値電圧Ｖthに対し、初期化の際にゲートノードｇに与える電位Ｖiniを（Ｖel＋Ｖth）近傍とすることが好ましい。なお、トランジスター１２１がＰチャネル型である場合、閾値電圧Ｖthは負であり、例えば微細化したときには「−１Ｖ」程度である。
また、電気光学装置１０の簡易化を図る上では、使用する電位数についてはできるだけ減らすべきである。このためには、論理信号の高位側であるＨレベルは、画素回路１１０において電源の高位側となる電位Ｖelと共通化される。
一方、データ信号の圧縮範囲のシフト基準が電位Ｖiniであるので、トランジスター１２１がＰチャネル型である場合には、当該電位Ｖiniは、高位側の電位Ｖelの半分よりも高いことが好ましいとされる。
このため、電位Ｖiniは、Ｖel＞Ｖini＞Ｖel／２の範囲に設定されるので、このような電位Ｖiniを、データ線１４を介しゲートノードｇに供給するトランジスター４５については、トランジスター１２１のチャネル型と同じＰチャネル型である構成が望ましい。
【００４９】
なお、実施形態では、トランジスター１２１をＰチャネル型として説明したが、トランジスター１２１をＮチャネル型とする場合には、トランジスター４５をＮチャネル型とし、トランジスター４６をＰチャネル型とすれば良い。
また、トランジスター４６への制御信号Ｇiniは、トランジスター４５への制御信号／ＧiniをＮＯＴ回路１８によって論理反転したものとしたが、これに限られないことはいうまでもない。
【００５０】
本実施形態において、保持容量４４の一端を給電線６１に接続する第１スイッチとしてＰチャネル型のトランジスター４５を用いるとともに、保持容量４４の他端を給電線６２に接続する第２スイッチとしてＮチャネル型のトランジスター４６を用いている。このため、第１スイッチおよび第２スイッチとしてトランスミッションゲートを用いる構成と比較して、構成が簡易化されるので、省スペースを図ることができ、その分、表示部１００の外側となる、いわゆる額縁を狭くすることができる。
【００５１】
＜応用・変形例＞
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
【００５２】
＜他の電気光学装置への適用＞
実施形態等では、電気光学素子として発光素子であるＯＬＥＤ１３０を例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するタイプが適用可能である。また、電流に応じた輝度で発光する発光素子に限られず、液晶素子や電気泳動素子にも適用可能である。要するに、データ信号が保持容量４４のカップリングを介してデータ線１４に供給される構成において、当該データ線の電位を、走査線に供給される走査信号に応じて保持するとともに、当該保持電位に応じた輝度（反射率、透過率）となる電気光学素子が適用可能である。
【００５３】
＜制御回路＞
実施形態において、データ信号を供給する制御回路５については電気光学装置１０とは別体としたが、制御回路５についても、走査線駆動回路２０やデマルチプレクサ３０、レベルシフト回路４０とともに、シリコン基板に集積化しても良い。
【００５４】
＜基板＞
実施形態においては、電気光学装置１０をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路１１０が微細化して、トランジスター１２１において、ゲート電圧Ｖgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。
【００５５】
＜デマルチプレクサ＞
実施形態等では、データ線１４を３列毎にグループ化するとともに、各グループにおいてデータ線１４を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「２」であっても良いし、「４」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサ３０を用いないで各列のデータ線１４にデータ信号を一斉に線順次で供給する構成でも良い。
【００５６】
＜トランジスターのチャネル型＞
上述した実施形態等では、画素回路１１０におけるトランジスター１２１、１２２、１２４をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型およびＮチャネル型を適宜組み合わせても良い。
【００５７】
＜電子機器＞
次に、実施形態等や応用例に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
【００５８】
図１２は、ヘッドマウント・ディスプレイの外観を示す図であり、図１３は、その光学的な構成を示す図である。
まず、図１２に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図１３に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１３において左側となるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【００５９】
この構成において、ヘッドマウント・ディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。
【００６０】
なお、電気光学装置１０については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。
【符号の説明】
【００６１】
１０…電気光学装置、１２…走査線、１４…データ線、２０…走査線駆動回路、３０…デマルチプレクサ、４０…レベルシフト回路、４４…保持容量、４５、４６…トランジスター、５０…保持容量、１００…表示部、１１０…画素回路、１１６…給電線、１１８…共通電極、１２１、１２２、１２４…トランジスター、１３０…ＯＬＥＤ、１３２…保持容量、３００…ヘッドマウント・ディスプレイ。
【技術分野】
【０００１】
本発明は、例えば画素回路が微細化したときに有効な電気光学装置および電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード素子（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）などの電気光学素子を用いた電気光学装置が各種提案されている。この電気光学装置では、上記電気光学素子を含む画素回路が表示すべき画像の画素に対応して設けられる構成が一般的である。このような構成において、画素の階調レベルに応じた電位のデータ信号がデータ線に供給されると、当該画素回路では、当該データ線の電位が、走査線に供給される走査信号に応じて保持されて、電気光学素子が当該保持電位に応じた輝度となる（例えば特許文献１参照）。
一方、電気光学装置に対しては、表示サイズの小型化や表示の高精細化が要求されることが多い。表示サイズの小型化と表示の高精細化とを両立するためには、画素回路を微細化する必要があるので、電気光学装置を例えばシリコン集積回路に集積する技術も提案されている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１６４６２号公報
【特許文献２】特開２００９−２８８４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、画素回路が微細であるとき、データ線のわずかな電圧変化に対して、画素回路の輝度が大きく変化してしまう場合がある。この場合、データ線に供給するデータ信号の電位を非常に細かい精度で供給する必要が生じる。
一方、データ信号を出力する回路は、データ線を短時間で充電するために、その駆動能力が高められている。このように高い駆動能力を有する回路において、非常に細かい精度でデータ信号を出力させることは困難である。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、細かい精度のデータ信号を必要としない一方で、電気光学素子の輝度を精度良く制御することが可能な電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明に係る電気光学装置にあっては、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、前記走査線に供給される走査信号に応じて前記データ線の電位を保持するための回路と、当該保持電位に応じた輝度となる電気光学素子とを含む画素回路と、一端が前記データ線に電気的に接続された第１保持容量と、前記複数のデータ線の各々の電位をそれぞれ保持する第２保持容量と、前記データ線と初期電位を給電する第１給電線との間でオンまたはオフする第１スイッチと、前記第１保持容量の他端と所定電位を給電する第２給電線との間でオンまたはオフする第２スイッチと、を有し、前記第１スイッチおよび前記第２スイッチは、互いに導電型が異なるトランジスターであり、前記第１スイッチおよび第２スイッチがオンからオフに転じた後に、前記第１保持容量の他端に階調に応じた電位のデータ信号が供給されることを特徴とする。
本発明では、第１スイッチおよび第２スイッチがオンしていたときに、前記データ線および第１保持容量の一端が初期電位となり、前記第１保持容量の他端が所定電位となる。第１スイッチおよび第２スイッチがオフした後、階調レベルに応じた電位のデータ信号が第１保持容量の他端に供給されたとき、データ線の電位は、当該第１保持容量の他端における電位変動を第１保持容量および第２保持容量の容量比で分圧した分だけシフトする。このため、本発明によれば、第１トランジスターのゲートにおける電位範囲は、データ信号の電位範囲に対し狭められる。ここで、第１スイッチおよび第２スイッチは互いに導電型が異なるトランジスターであるので、第１スイッチおよび第２スイッチがオフしたときにおけるフィードスルーの影響が相殺される。このため、データ信号が供給されるまでの変動が抑えられるので、データ線の電位がシフトする際に悪影響が及ばない。したがって、本発明によれば、データ線の電位変化に対して、画素回路の輝度が大きく変化する場合にも、正確に輝度を制御することができる。
【０００６】
本発明において、駆動回路を有し、前記画素回路は、ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、前記データ線と前記第１トランジスターのゲートとの間でオンまたはオフする第２トランジスターと、を含み、前記電気光学素子は、第１トランジスターにより供給された電流に応じた輝度で発光する発光素子であり、前記駆動回路は、第１期間に、前記第１スイッチ、前記第２スイッチおよび前記第２トランジスターをオンさせ、前記第１期間に続く第２期間に、前記第２トランジスターをオンさせた状態で、前記第１スイッチおよび前記第２スイッチをオフさせて、前記データ信号を前記第１保持容量の他端に供給し、前記第２期間の終了時に、前記第２トランジスターをオフさせる構成が好ましい。この構成によれば、第１期間では、データ線とともに第１トランジスターのゲートが第１スイッチのオンによって初期電位となる。第２期間に、第２トランジスターをオンさせた状態で、第１スイッチおよび第２スイッチがオフとなった後、階調レベルに応じた電位のデータ信号が第１保持容量の他端に供給されたとき、データ線および第１トランジスターのゲートの電位は、当該第１保持容量の他端における電位変動を第１保持容量および第２保持容量の容量比で分圧した分だけシフトする。このため、第１トランジスターのゲートにおける電位範囲は、データ信号の電位範囲に対し狭められるので、第１トランジスターのゲート・ソース間の電圧変化に対する電流変化が大きい場合にも、正確に電流を制御することができる。
【０００７】
本発明において、前記第１スイッチを構成するトランジスターの導電型は、前記第１トランジスターの導電型である構成が好ましい。この構成によれば、第１スイッチを構成するトランジスターの導電型を前記第１トランジスターと異なる導電型とする構成よりも黒側の書き込みを改善することができる。
本発明において、前記第１スイッチを構成するトランジスターのサイズと、前記第２スイッチを構成するトランジスターのサイズとが揃えられている構成が好ましい。この構成によれば、第１スイッチおよび第２スイッチがオフしたときにおけるデータ線の電位変動をほぼゼロとすることができる。
なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る電気光学装置の構成を示す斜視図である。
【図２】同電気光学装置の構成を示す図である。
【図３】同電気光学装置における画素回路を示す図である。
【図４】同電気光学装置の動作を示すタイミングチャートである。
【図５】同電気光学装置の動作説明図である。
【図６】同電気光学装置の動作説明図である。
【図７】同電気光学装置の動作説明図である。
【図８】同電気光学装置の動作説明図である。
【図９】同電気光学装置の動作説明図である。
【図１０】同電気光学装置におけるデータ信号の振幅圧縮を示す図である。
【図１１】同電気光学装置のレベルシフト回路の要部等価回路を示す図である。
【図１２】実施形態等に係る電気光学装置を用いたＨＭＤを示す斜視図である。
【図１３】ＨＭＤの光学構成を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態について図面を参照して説明する。
【００１０】
＜全体的な構成＞
図１は、実施形態に係る電気光学装置１０の構成を示す斜視図である。電気光学装置１０は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置１０の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機ＥＬ装置であり、画素回路には、電気光学素子の一例であるＯＬＥＤが用いられている。
電気光学装置１０は、表示部で開口する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４には、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子７６が設けられて、図示省略された上位回路に接続される。当該上位回路からは、複数の端子７６を介して画像データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば８ビットで規定する。
制御回路５は、電気光学装置１０の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路５は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置１０に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置１０に供給する。
【００１１】
＜電気的な構成＞
図２は、第１実施形態に係る電気光学装置１０の構成を示す図である。この図に示されるように、電気光学装置１０は、走査線駆動回路２０と、デマルチプレクサ３０と、レベルシフト回路４０と、表示部１００とに大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、ｍ行の走査線１２が図において横方向に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線１４が図において縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２と（３ｎ）列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横（３ｎ）列でマトリクス状に配列されている。
【００１２】
ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ−１）、（３ｎ）列と呼ぶ場合がある。また、データ線１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線１４が属している、ということになる。
なお、同一行の走査線１２と同一グループに属する３列のデータ線１４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。
【００１３】
さて、電気光学装置１０には、次のような制御信号が制御回路５から供給される。詳細には、電気光学装置１０には、走査線駆動回路２０を制御するための制御信号Ｃtrと、デマルチプレクサ３０での選択を制御するための制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)と、これらの信号に対して論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)と、レベルシフト回路４０を制御するための負論理の制御信号／Ｇiniとが供給される。なお、制御信号Ｃtrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。
また、電気光学装置１０には、デマルチプレクサ３０での選択タイミングに合わせてデータ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)が、１、２、…、ｎ番目のグループに対応して制御回路５によって供給される。なお、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位の最高値をＶmaxとし、最低値をＶminとする。
【００１４】
走査線駆動回路２０は、フレームの期間にわたって走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｃtrにしたがって生成するものである。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。
【００１５】
デマルチプレクサ３０は、列毎に設けられたトランスミッションゲート３４の集合体であり、各グループを構成する３列に、データ信号を順番に供給するものである。
ここで、ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖd(j)が供給される。
ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(1)がＨレベルであるとき（制御信号／Ｓel(1)がＬレベルであるとき）にオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(2)がＨレベルであるとき（制御信号／Ｓel(2)がＬレベルであるとき）にオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(3)がＨレベルであるとき（制御信号／Ｓel(3)がＬレベルであるとき）にオンする。
【００１６】
レベルシフト回路４０は、保持容量４４とＰチャネルＭＯＳ型のトランジスター４５とＮチャネルＭＯＳ型のトランジスター４６との組を列毎にそれぞれ有し、各列のトランスミッションゲート３４の出力端から出力されるデータ信号の電位をシフトするものである。ここで、保持容量４４の一端は、対応する列のデータ線１４とトランジスター４５のソースノードとに接続される一方、保持容量４４の他端は、トランスミッションゲート３４の出力端とトランジスター４６のドレインノードとに接続される。このため、保持容量４４は、一端がデータ線１４に接続された第１保持容量として機能する。また、図２では省略しているが、保持容量４４の容量をＣrf1とする。
【００１７】
各列のトランジスター４５のドレインノードは、初期電位として電位Ｖiniを給電する給電線６１に各列にわたって共通に接続され、ゲートノードには、制御信号／Ｇiniが各列にわたって共通に供給される。このため、トランジスター４５は、データ線１４と給電線６１とを、制御信号／ＧiniがＬレベルのときに電気的に接続し、制御信号／ＧiniがＨレベルのときに電気的に非接続とする第１スイッチとして機能する。
また、各列のトランジスター４６のソースノードは、所定電位として電位Ｖrefを給電する給電線６２に各列にわたって共通に接続され、ゲートノードには、制御信号／ＧiniをＮＯＴ回路１８によって論理反転した信号Ｇiniが各列にわたって共通に供給される。このため、トランジスター４６は、保持容量４４の他端と給電線６２とを、制御信号／ＧiniがＬレベル（制御信号ＧiniがＨレベル）のときに電気的に接続し、制御信号／ＧiniがＨレベル（制御信号ＧiniがＬレベル）のときに電気的に非接続とする第２スイッチとして機能する。
【００１８】
保持容量５０は、データ線１４毎に設けられている。詳細には、保持容量５０の一端はデータ線１４に接続され、他端は、各列にわたって共通の例えば電位Ｖssに接地されている。このため、保持容量５０は、データ線１４の電位を保持する第２保持容量として機能する。
なお、保持容量５０については、図２では表示部１００の外側に設けられているが、これはあくまでも等価回路であり、表示部１００の内側、あるいは、内側から外側にわたって設けられも良いのはもちろんである。また、図２では省略しているが、保持容量５０の容量をＣdtとする。電位Ｖssは、論理信号である走査信号や制御信号のＬレベルに相当する。
【００１９】
本実施形態では、便宜的に走査線駆動回路２０、デマルチプレクサ３０およびレベルシフト回路４０に分けているが、これらについては、画素回路１１０を駆動する駆動回路としてまとめて概念することが可能である。
【００２０】
＜画素回路＞
図３を参照して画素回路１１０について説明する。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行目であって、ｊ番目のグループのうち左端列の（３ｊ−２）列目に位置するｉ行（３ｊ−２）列の画素回路１１０を例にとって説明する。
なお、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。
【００２１】
図３に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１、１２２、１２４と、ＯＬＥＤ１３０と、保持容量１３２とを含む。
この画素回路１１０には、走査信号Ｇwr(i)、制御信号Ｇel(i)が供給される。ここで、走査信号Ｇwr(i)、制御信号Ｇel(i)は、それぞれｉ行目に対応して走査線駆動回路２０によって供給されるものである。このため、走査信号Ｇwr(i)、制御信号Ｇel(i)は、ｉ行目であれば、着目している（３ｊ−２）列以外の他の列の画素回路にも共通に供給される。
【００２２】
ｉ行（３ｊ−２）列の画素回路１１０におけるトランジスター１２２にあっては、ゲートノードがｉ行目の走査線１２に接続され、ドレインまたはソースノードの一方が（３ｊ−２）列目のデータ線１４に接続され、他方がトランジスター１２１におけるゲートノードと、保持容量１３２の一端とにそれぞれ接続されている。ここで、トランジスター１２１のゲートノードについては、他のノードと区別するためにｇと表記する。
トランジスター１２１にあっては、ソースノードが給電線１１６に接続され、ドレインノードがトランジスター１２４のソースノードに接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。
トランジスター１２４にあって、ゲートノードにはｉ行目に対応した制御信号Ｇel(i)が供給され、ドレインノードがＯＬＥＤ１３０のアノードに接続されている。
ここで、トランジスター１２１が第１トランジスターに相当し、トランジスター１２２が第２トランジスターに相当する。
【００２３】
保持容量１３２の他端は、給電線１１６に接続される。このため、保持容量１３２は、トランジスター１２１のソース・ドレイン間の電圧を保持することになる。ここで、保持容量１３２の容量をＣpixと表記したとき、保持容量５０の容量Ｃdtと、保持容量４４の容量Ｃrf1と、保持容量１３２の容量Ｃpixとは、
Ｃdt＞Ｃrf1＞＞Ｃpix
となるように設定される。
すなわち、ＣdtはＣrf1よりも大きく、ＣpixはＣdtおよびＣrf1よりも十分に小さくなるように設定される。
なお、保持容量１３２としては、トランジスター１２１のゲートノードｇに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
【００２４】
本実施形態において電気光学装置１０はシリコン基板に形成されるので、トランジスター１２１、１２２、１２４の基板電位については電位Ｖelとしている。
【００２５】
ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通の共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。
ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。
【００２６】
＜動作＞
図４を参照して電気光学装置１０の動作について説明する。図４は、電気光学装置１０における各部の動作を説明するためのタイミングチャートである。なお、この図において、電位を示す縦スケールについては、走査信号および制御信号と、データの信号およびゲートとにおいて説明便宜のために異ならせている。
【００２７】
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｉ行目が水平走査される走査期間において、特にｉ行（３ｊ−２）列の画素回路１１０について着目して動作を説明する。
【００２８】
本実施形態ではｉ行目の走査期間は、大別すると、図４において（ｂ）で示される初期化期間と（ｃ）で示される書込期間とに分けられる。そして、（ｃ）の書込期間の後、間をおいて（ａ）で示されるの発光期間となり、１フレームの期間経過後に再びｉ行目の走査期間に至る。このため、時間の順でいえば、（発光期間）→初期化期間→書込期間→（発光期間）というサイクルの繰り返しとなる。
なお、図４において、ｉ行目に対し１行前の（ｉ−１）行目に対応する走査信号Ｇwr(i-1)、制御信号Ｇel(i-1)の各々については、ｉ行目に対応する走査信号Ｇwr(i)、制御信号Ｇel(i)よりも、それぞれ時間的に１水平走査期間（Ｈ）だけ時間的に先行した波形となる。
【００２９】
＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。図４に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルであり、制御信号Ｇel(i)はＬレベルである。
このため、図５に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２がオフする。したがって、トランジスター１２１は、保持容量１３２によって保持された電圧、すなわちゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給する。後述するように発光期間におけるゲートノードｇの電位は、初期電位Ｖiniから階調レベルに応じた電位のデータ信号への電位変化分を、保持容量４４、５０の容量比に応じてレベルシフトした値であるので、電圧Ｖgsについては、階調に応じた電圧ということになる。このため、トランジスター１２１は、階調レベルに応じた電流を供給するので、ＯＬＥＤ１３０は、当該電流に応じた輝度で発光することになる。
【００３０】
なお、ｉ行目の発光期間は、ｉ行目以外が水平走査される期間であるから、データ線１４の電位は適宜変動する。ただし、ｉ行目の画素回路１１０においては、トランジスター１２２がオフしているので、ここでは、データ線１４の電位変動を考慮していない。
また、図５においては、動作説明で重要となる経路を太線で示している（以下の図６〜図９においても同様である）。
【００３１】
＜初期化期間＞
次にｉ行目の走査期間に至ると、初期化期間が開始する。初期化期間では、まず、発光期間と比較して、制御信号Ｇel(i)がＨレベルになる。
このため、図６に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるので、ＯＬＥＤ１３０は、オフ（非発光）状態となる。
一方、初期化期間においては制御信号／ＧiniがＬレベルになるので、レベルシフト回路４０においては、図６に示されるようにトランジスター４５、４６がそれぞれオンする。このため、保持容量４４の一端であるノードＮa（データ線１４）は電位Ｖiniに、保持容量４４の他端であるノードＮbは電位Ｖrefに、それぞれ初期化される。
【００３２】
初期化期間では、続いて制御信号／ＧiniがＬレベルの状態で、走査信号Ｇwr(i)がＬレベルとなる期間がある。この期間が第１期間である。この第１期間では、図７に示されるように、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンするので、ゲートノードｇがデータ線１４に電気的に接続された状態になる。したがって、ゲートノードｇも電位Ｖiniになるので、保持容量１３２の保持電圧は、発光期間において保持していた電圧から（Ｖel−Ｖini）に初期化される。
【００３３】
＜書込期間＞
初期化期間の後、第２期間として（ｃ）の書込期間に至る。まず、書込期間では、走査信号Ｇwr(i)がＬレベルの状態で制御信号／ＧiniがＨレベルになるので、レベルシフト回路４０ではトランジスター４５、４６がそれぞれオフする。このとき、本実施形態では、フィードスルーの影響が次のようにして相殺される。
詳細には、Ｐチャネル型のトランジスター４５がオフしたときのフィードスルーは、図４において、ノードＮaをオン時における電位Ｖiniから「↑」で示される上昇方向に変動させる働きである。ここで、トランジスター４５のオフによるフィードスルーは、ノードＮaにととまらず、保持容量４４を介し、ノードＮbを同図において「△」で示される上昇方向に変動させようとする。
一方、Ｎチャネル型のトランジスター４６がオフしたときのフィードスルーは、同図において、ノードＮbをオン時における電位Ｖrefから「↓」で示される下降方向に変動させる働きである。ここで、トランジスター４６のオフによるフィードスルーは、ノードＮbにととまらず、保持容量４４を介し、ノードＮaを同図において「▽」で示される下降方向に変動させようとする。
このため、ノードＮaでは、トランジスター４５のオフによる電位上昇「↑」と、トランジスター４６のオフによる電位下降▽とが互いに相殺し合い、ノードＮbでも、トランジスター４６のオフによる電位下降「↓」と、トランジスター４５のオフによる電位上昇△とが互いに相殺し合うことになる。
トランジスター４５、４６がオフしたときに、図８に示されるようにノードＮaからデータ線１４を経由してゲートノードｇに至るまでの経路がフローティング状態になるものの、フィードスルーが相殺し合うので、ノードＮaは電位Ｖiniに、ノードＮbは電位Ｖrefに、それぞれ維持される。
【００３４】
次に、制御回路５は、ｉ行目の書込期間において次のようなデータ信号を出力する。すなわち、制御回路５は、ｊ番目のグループでいえば、データ信号Ｖd(j)を順番に、ｉ行目であって当該グループに属する左端列の（３ｊ−２）列、中央列の（３ｊ−１）列、右端列の（３ｊ）列の画素の階調レベルに応じた電位に順番に切り替える。制御回路５は、他のグループへのデータ信号についても、同様に電位を順番に切り替える。
また、制御回路５は、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を順番に排他的にＨレベルとする。なお、図４では省略されているが、制御回路５は、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)とは論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)についても出力している。これによって、デマルチプレクサ３０では、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。
【００３５】
ここで、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)、／Ｓel(1)によってオンしたとき、図９に示されるように、保持容量４４の他端であるノードＮbは、初期化された電位Ｖrefからデータ信号Ｖd(j)の電位に、すなわちｉ行（３ｊ−２）列の画素の階調レベルに応じた電位に変化する。このときのノードＮbの電位変化分をΔＶとして、変化後の電位を（Ｖref＋ΔＶ）として表すことにする。
一方、ゲートノードｇは、保持容量４４の一端であるノードＮaにデータ線１４を介して電気的に接続された状態にあるので、電位Ｖiniから、ノードＮbの電位変化分ΔＶに容量比ｋ1を乗じた値だけ、ノードＮbの変化方向にシフトした値となる。ここで、容量比ｋ1は、Ｃrf1/（Ｃdt＋Ｃrf1）である。厳密にいえば、保持容量１３２の容量Ｃpixも考慮しなければならないが、容量Ｃpixは、容量Ｃrf1、Ｃdtに比較して十分に小さくなるように設定しているので、無視している。
【００３６】
図１０は、書込期間におけるデータ信号の電位とゲートノードｇの電位との関係を示す図である。制御回路５から供給されるデータ信号は、上述したように画素の階調レベルに応じて最小値Ｖminから最大値Ｖmaxまでの電位範囲を取り得る。本実施形態では、当該データ信号が直接ゲートノードｇに書き込まれるのではなく、図に示されるようにレベルシフトされて、ゲートノート゛ｇに書き込まれる。
このとき、ゲートノードｇの電位範囲ΔＶgateは、データ信号の電位範囲ΔＶdata（＝Ｖmax−Ｖmin）に容量比ｋ1を乗じた値に圧縮される。例えば、Ｃrf1：Ｃdt＝１：９となるように保持容量４４、５０の容量を設定したとき、ゲートノードｇの電位範囲ΔＶgateをデータ信号の電位範囲ΔＶdataの１／１０に圧縮される。
また、ゲートノードｇの電位範囲ΔＶgateを、データ信号の電位範囲ΔＶdataに対してどの方向にどれだけシフトさせるかについては、電位Ｖini、Ｖrefで定めることができる。これは、データ信号の電位範囲ΔＶdataが、電位Ｖrefを基準にして容量比ｋ1で圧縮されるとともに、その圧縮範囲が電位Ｖiniを基準にシフトされたものが、ゲートノードｇの電位範囲ΔＶgateとなるためである。
したがって、トランジスター４５、４６がオフしたときに、ノードＮaがフィードスルーによって電位Ｖiniから変動してしまうと、電位シフトの前提が崩れてしまうが、本実施形態では、上述したようにフィードスルーが相殺し合うので、ノードＮaが電位Ｖiniから変動してしまうことが防止されている。
【００３７】
このようにｉ行目の書込期間において、ｉ行目の画素回路１１０のゲートノードｇには、階調レベルに応じた電位のデータ信号を保持容量４４、５０の容量比に応じてレベルシフトした電位が書き込まれる。
やがて走査信号Ｇwr(i)がＨレベルになり、トランジスター１２２がオフする。これによって書込期間が終了して、ゲートノードｇの電位は、シフトされた値に確定する。
【００３８】
＜発光期間＞
ｉ行目の書込期間の終了した後、間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。このため、先の図５に示したように、ゲート・ソース間の電圧Ｖgsに応じた電流Ｉdsがトランジスター１２１によってＯＬＥＤ１３０に供給されるので、当該ＯＬＥＤ１３０は、当該電流に応じた輝度で発光することになる。
【００３９】
このような動作は、ｉ行目の走査期間において、着目した（３ｊ−２）列目の画素回路１１０以外のｉ行目の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。
【００４０】
なお、図４においては、制御信号Ｓel(1)がＨレベルになったことによってｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇが、電位Ｖiniからレベルシフトしているが示されている。
ここで、ｉ行（３ｊ−２）列の画素に対応するデータ信号が電位Ｖ(i,3j-2)である場合、当レベルシフト後における当該画素のゲートノードの電位は、同図に示されるようにＶini＋ｋ1｛Ｖ(i,3j-2)−Ｖref｝となる。
また、同図には、ｉ行（３ｊ−２）列と同列であって１行前の（ｉ−１）行（３ｊ−２）列のゲートノードが、電位Ｖiniからレベルシフトしている点も示されている。
ここで、ｉ行（３ｊ−２）列の画素に対応するデータ信号が電位Ｖ(i-1,3j-2)である場合、レベルシフト後における当該画素のゲートノードの電位は、同図に示されるようにＶini＋ｋ1｛Ｖ(i-1,3j-2)−Ｖref｝となる。
【００４１】
本実施形態によれば、ゲートノードｇにおける電位範囲ΔＶgateは、データ信号の電位範囲ΔＶdataに対し狭められるので、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター１２１のゲート・ソース間に印加することができる。このため、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖgsの変化に対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。
【００４２】
また、図３において破線で示されるようにデータ線１４と画素回路１１０におけるゲートノードｇとの間には容量Ｃprsが実際には寄生する。このため、データ線１４の電位変化動幅が大きいと、当該容量Ｃprsを介してゲートノードｇに伝播し、いわゆるクロストークやムラなどが発生して表示品位を低下させてしまう。当該容量Ｃprsの影響は、画素回路１１０が微細化されたときに顕著に現れる。
これに対して、本実施形態においては、データ線１４の電位変化範囲についても、データ信号の電位範囲ΔＶdataに対し狭められるので、容量Ｃprsを介した影響を抑えることができる。
【００４３】
ここで、トランジスター４５、４６のオフによるフィードスルーの相殺について今一度検討する。フィードスルーの原因は、トランジスターの各ノード間の寄生容量に蓄積された電荷が、オンからオフになるときのゲートノードの電位変化によって各容量に再分配されるためである。
トランジスター４５、４６の周辺については、図１１に示されるような等価回路で表すことができる。なお、容量Ｃiniは、トランジスター４５におけるゲートノードと、ソースノードまたはドレインノードの一方との間の寄生容量であり、容量Ｃrefは、トランジスター４６におけるゲートノードと、ソースノードまたはドレインノードの一方との間の寄生容量である。
【００４４】
トランジスター４５がオフしたときにノードＮaで発生する電位変化分ΔＶa_iniは、トランジスター４５におけるゲートノードのＬからＨレベルへの電位変化分をΔＶsw_iniとしたときに、次式によって表される。すなわち、
ΔＶa_ini
＝ΔＶsw_ini・Ｃini/｛Ｃdt＋（Ｃrf1・Ｃref）/（Ｃrf1＋Ｃref）＋Ｃini｝
容量Ｃini、Ｃrefは、データ線１４に付加された容量Ｃdtやレベルシフトに用いる容量Ｃrf1と比較して十分に小さいので、次式のように近似することができる。
ΔＶa_ini≒ΔＶsw_ini・Ｃini/Ｃdt …（１）
なお、電位変化分は、上昇方向に変化する方向を正としている。
【００４５】
一方、トランジスター４６がオフしたときに、保持容量４４を介してノードＮaに与える電位変化分ΔＶa_refは、トランジスター４６におけるゲートノードのＨからＬレベルへの電位変化分をΔＶsw_refとしたときに、次式によって表される。すなわち、
ΔＶa_ref
＝ΔＶsw_ref・１/（Ｃdt＋Ｃini）・｛１/（Ｃdt＋Ｃini）＋１/Ｃrf1＋１/Ｃref｝−１
で、容量Ｃini、Ｃrefは容量Ｃdt、Ｃrf1と比較して十分に小さいので、次式のように近似することができる。
ΔＶa_ref≒ΔＶsw_ref・Ｃref/Ｃdt …（２）
【００４６】
ノードＮaの電位変動は、電位変化分ΔＶa_ini、ΔＶa_refの合算であるから、式（１）および（２）より、次式（３）で表すことができる。
ΔＶa_ini＋ΔＶa_ref＝（ΔＶsw_ini・Ｃini＋ΔＶsw_ref・Ｃref）／Ｃdt …（３）
このため、ノードＮaの電位変動をゼロとするには次の条件（Ａ）、（Ｂ）が導かれる。
【００４７】
すなわち、
（Ａ）ΔＶsw_ini、ΔＶsw_refは、互いに正負であり、その絶対値が等しい。
このためには、実施形態のように、トランジスター４５、４６のチャネル型（導電型）を互いに異ならせるとともに、トランジスター４５、３６への論理信号の振幅を互いに同一とすれば良い。
（Ｂ）Ｃini、Ｃrefは互い等しい。
このためには、トランジスター４５、４６のサイズを揃えて同じとすれば良い。
【００４８】
電気光学装置１０による表示画像において、黒側の表示を引き締めるためには、トランジスター１２１の閾値電圧Ｖthに対し、初期化の際にゲートノードｇに与える電位Ｖiniを（Ｖel＋Ｖth）近傍とすることが好ましい。なお、トランジスター１２１がＰチャネル型である場合、閾値電圧Ｖthは負であり、例えば微細化したときには「−１Ｖ」程度である。
また、電気光学装置１０の簡易化を図る上では、使用する電位数についてはできるだけ減らすべきである。このためには、論理信号の高位側であるＨレベルは、画素回路１１０において電源の高位側となる電位Ｖelと共通化される。
一方、データ信号の圧縮範囲のシフト基準が電位Ｖiniであるので、トランジスター１２１がＰチャネル型である場合には、当該電位Ｖiniは、高位側の電位Ｖelの半分よりも高いことが好ましいとされる。
このため、電位Ｖiniは、Ｖel＞Ｖini＞Ｖel／２の範囲に設定されるので、このような電位Ｖiniを、データ線１４を介しゲートノードｇに供給するトランジスター４５については、トランジスター１２１のチャネル型と同じＰチャネル型である構成が望ましい。
【００４９】
なお、実施形態では、トランジスター１２１をＰチャネル型として説明したが、トランジスター１２１をＮチャネル型とする場合には、トランジスター４５をＮチャネル型とし、トランジスター４６をＰチャネル型とすれば良い。
また、トランジスター４６への制御信号Ｇiniは、トランジスター４５への制御信号／ＧiniをＮＯＴ回路１８によって論理反転したものとしたが、これに限られないことはいうまでもない。
【００５０】
本実施形態において、保持容量４４の一端を給電線６１に接続する第１スイッチとしてＰチャネル型のトランジスター４５を用いるとともに、保持容量４４の他端を給電線６２に接続する第２スイッチとしてＮチャネル型のトランジスター４６を用いている。このため、第１スイッチおよび第２スイッチとしてトランスミッションゲートを用いる構成と比較して、構成が簡易化されるので、省スペースを図ることができ、その分、表示部１００の外側となる、いわゆる額縁を狭くすることができる。
【００５１】
＜応用・変形例＞
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
【００５２】
＜他の電気光学装置への適用＞
実施形態等では、電気光学素子として発光素子であるＯＬＥＤ１３０を例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するタイプが適用可能である。また、電流に応じた輝度で発光する発光素子に限られず、液晶素子や電気泳動素子にも適用可能である。要するに、データ信号が保持容量４４のカップリングを介してデータ線１４に供給される構成において、当該データ線の電位を、走査線に供給される走査信号に応じて保持するとともに、当該保持電位に応じた輝度（反射率、透過率）となる電気光学素子が適用可能である。
【００５３】
＜制御回路＞
実施形態において、データ信号を供給する制御回路５については電気光学装置１０とは別体としたが、制御回路５についても、走査線駆動回路２０やデマルチプレクサ３０、レベルシフト回路４０とともに、シリコン基板に集積化しても良い。
【００５４】
＜基板＞
実施形態においては、電気光学装置１０をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路１１０が微細化して、トランジスター１２１において、ゲート電圧Ｖgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。
【００５５】
＜デマルチプレクサ＞
実施形態等では、データ線１４を３列毎にグループ化するとともに、各グループにおいてデータ線１４を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「２」であっても良いし、「４」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサ３０を用いないで各列のデータ線１４にデータ信号を一斉に線順次で供給する構成でも良い。
【００５６】
＜トランジスターのチャネル型＞
上述した実施形態等では、画素回路１１０におけるトランジスター１２１、１２２、１２４をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型およびＮチャネル型を適宜組み合わせても良い。
【００５７】
＜電子機器＞
次に、実施形態等や応用例に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
【００５８】
図１２は、ヘッドマウント・ディスプレイの外観を示す図であり、図１３は、その光学的な構成を示す図である。
まず、図１２に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図１３に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１３において左側となるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【００５９】
この構成において、ヘッドマウント・ディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。
【００６０】
なお、電気光学装置１０については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。
【符号の説明】
【００６１】
１０…電気光学装置、１２…走査線、１４…データ線、２０…走査線駆動回路、３０…デマルチプレクサ、４０…レベルシフト回路、４４…保持容量、４５、４６…トランジスター、５０…保持容量、１００…表示部、１１０…画素回路、１１６…給電線、１１８…共通電極、１２１、１２２、１２４…トランジスター、１３０…ＯＬＥＤ、１３２…保持容量、３００…ヘッドマウント・ディスプレイ。
【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、前記走査線に供給される走査信号に応じて前記データ線の電位を保持するための回路と、当該保持電位に応じた輝度となる電気光学素子とを含む画素回路と、
一端が前記データ線に電気的に接続された第１保持容量と、
前記複数のデータ線の各々の電位をそれぞれ保持する第２保持容量と、
前記データ線と初期電位を給電する第１給電線との間でオンまたはオフする第１スイッチと、
前記第１保持容量の他端と所定電位を給電する第２給電線との間でオンまたはオフする第２スイッチと、
を有し、
前記第１スイッチおよび前記第２スイッチは、互いに導電型が異なるトランジスターであり、
前記第１スイッチおよび第２スイッチがオンからオフに転じた後に、前記第１保持容量の他端に階調に応じた電位のデータ信号が供給される
ことを特徴とする電気光学装置。
【請求項２】
駆動回路を有し、
前記画素回路は、
ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、
前記データ線と前記第１トランジスターのゲートとの間でオンまたはオフする第２トランジスターと、
を含み、
前記電気光学素子は、第１トランジスターにより供給された電流に応じた輝度で発光する発光素子であり、
前記駆動回路は、
第１期間に、前記第１スイッチ、前記第２スイッチおよび前記第２トランジスターをオンさせ、
前記第１期間に続く第２期間に、
前記第２トランジスターをオンさせた状態で、前記第１スイッチおよび前記第２スイッチをオフさせて、前記データ信号を前記第１保持容量の他端に供給し、
前記第２期間の終了時に、前記第２トランジスターをオフさせる
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１スイッチを構成するトランジスターの導電型は、前記第１トランジスターの導電型である
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記第１スイッチを構成するトランジスターのサイズと、前記第２スイッチを構成するトランジスターのサイズとが揃えられている
ことを特徴とする請求項１乃至３のいずれかに記載の電気光学装置。
【請求項５】
請求項１乃至４のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器。
【請求項１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、前記走査線に供給される走査信号に応じて前記データ線の電位を保持するための回路と、当該保持電位に応じた輝度となる電気光学素子とを含む画素回路と、
一端が前記データ線に電気的に接続された第１保持容量と、
前記複数のデータ線の各々の電位をそれぞれ保持する第２保持容量と、
前記データ線と初期電位を給電する第１給電線との間でオンまたはオフする第１スイッチと、
前記第１保持容量の他端と所定電位を給電する第２給電線との間でオンまたはオフする第２スイッチと、
を有し、
前記第１スイッチおよび前記第２スイッチは、互いに導電型が異なるトランジスターであり、
前記第１スイッチおよび第２スイッチがオンからオフに転じた後に、前記第１保持容量の他端に階調に応じた電位のデータ信号が供給される
ことを特徴とする電気光学装置。
【請求項２】
駆動回路を有し、
前記画素回路は、
ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、
前記データ線と前記第１トランジスターのゲートとの間でオンまたはオフする第２トランジスターと、
を含み、
前記電気光学素子は、第１トランジスターにより供給された電流に応じた輝度で発光する発光素子であり、
前記駆動回路は、
第１期間に、前記第１スイッチ、前記第２スイッチおよび前記第２トランジスターをオンさせ、
前記第１期間に続く第２期間に、
前記第２トランジスターをオンさせた状態で、前記第１スイッチおよび前記第２スイッチをオフさせて、前記データ信号を前記第１保持容量の他端に供給し、
前記第２期間の終了時に、前記第２トランジスターをオフさせる
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１スイッチを構成するトランジスターの導電型は、前記第１トランジスターの導電型である
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記第１スイッチを構成するトランジスターのサイズと、前記第２スイッチを構成するトランジスターのサイズとが揃えられている
ことを特徴とする請求項１乃至３のいずれかに記載の電気光学装置。
【請求項５】
請求項１乃至４のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−８８６３８（Ｐ２０１３−８８６３８Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２２９４６９（Ｐ２０１１−２２９４６９）
【出願日】平成２３年１０月１９日（２０１１．１０．１９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月１９日（２０１１．１０．１９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]