電源回路
【課題】電力変換効率を改善する電源回路を提供する。
【解決手段】出力端子（ノードＡ）から電源電圧を出力する電源回路で、スイッチ１３１〜１３４と直流電圧源１２１〜１２４とダイオード１４１〜１４４が直列に接続されダイオードの一端が出力端子側と接続された回路部を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの出力端子側のブロックのダイオードの他端ともう一方のブロックとが接続されるように、接続されて構成された電源電圧生成回路を備え、電源電圧制御手段１６１が、所定の参照信号の信号レベルに応じて、電源電圧生成回路を構成する複数のブロックのスイッチについてオン／オフを制御することで、電源電圧生成回路から出力される電源電圧を制御する。
【解決手段】出力端子（ノードＡ）から電源電圧を出力する電源回路で、スイッチ１３１〜１３４と直流電圧源１２１〜１２４とダイオード１４１〜１４４が直列に接続されダイオードの一端が出力端子側と接続された回路部を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの出力端子側のブロックのダイオードの他端ともう一方のブロックとが接続されるように、接続されて構成された電源電圧生成回路を備え、電源電圧制御手段１６１が、所定の参照信号の信号レベルに応じて、電源電圧生成回路を構成する複数のブロックのスイッチについてオン／オフを制御することで、電源電圧生成回路から出力される電源電圧を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関し、特に、電力変換効率を改善する電源回路に関する。
【背景技術】
【０００２】
送信機の電力増幅器への要求として、設置場所の制約や据付コストの低減のために、小型・軽量化が強く求められている。装置の体積や重量としては、電力損失によって発生する熱を放熱するための放熱フィンが多くを占めるが、電力効率を改善することで放熱フィンを小さくすることが可能になり、小型・軽量化に寄与する。
電力効率を改善する方法として、電力増幅器に入力される信号の電圧振幅に応じて、電力増幅器に印加する電源電圧を制御するＥＴ（Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｉｎｇ）方式や、飽和型の電力増幅器の電源電圧を変動させるＥＥＲ（Ｅｎｖｅｌｏｐ Ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ Ｒｅｓｔｏｒａｔｉｏｎ）方式がある。
【０００３】
図８（ａ）には、ＥＴ方式の装置の構成例（ブロック構成例）を示してある。
本例の装置は、入力端子４０１と出力端子４０２、分配器４１１、主増幅器４１２、包絡線検波器４１３、電源回路４１４から構成されている。
具体的には、入力端子４０１、分配器４１１、主増幅器４１２、出力端子４０２が直列に接続されている。また、分配器４１１には包絡線検波器４１３が接続されており、包絡線検波器４１３には電源回路４１４が接続されており、電源回路４１４が主増幅器４１２の電源回路となっている。
【０００４】
図８（ｂ）には、ＥＥＲ方式の装置の構成例（ブロック構成例）を示してある。
ＥＥＲ方式の装置では、図８（ａ）に示されるＥＴ方式の装置と比べて、分配器４１１と主増幅器４１２との間に、ＲＦリミット増幅器４２１が接続されて備えられている。
【０００５】
上述のように、ＥＴ方式やＥＥＲ方式において、主増幅器４１２は高効率で動作することが可能となるが、全体効率については、電源回路４１４の効率も重要になってくる。Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ Ｄｉｖｉｓｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）の信号やＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）の信号のような広帯域の信号の包絡線信号の帯域は広く、この場合、電源回路４１４は高速に動作する必要がある。
【０００６】
高速に動作する電源回路としては、例えば、非特許文献１や非特許文献２に記載されている（非特許文献１、２参照。）。
図９には、高速に動作する電源回路（例えば、図８（ａ）や図８（ｂ）に示される電源回路４１４）の構成例を示してある。
本例の電源回路は、入力端子５０１と出力端子５０２、広帯域な電圧源のプッシュプル増幅器５２１、制御回路である電流検出器５３１及びヒステリシスコンパレータ５３２、高効率なＤＣ／ＤＣコンバータ５３３から構成されている。
なお、プッシュプル増幅器５２１の詳細については後述する。
【０００７】
ここで、入力端子５０１は包絡線検波器（例えば、図８（ａ）や図８（ｂ）に示される包絡線検波器４１３）の出力端子と接続され、出力端子５０２は主増幅器（例えば、図８（ａ）や図８（ｂ）に示される主増幅器４１２）の電源に関する入力端子と接続される。電流検出器５３１は、例えば、抵抗から構成される。
ＤＣ／ＤＣコンバータ５３３は、電圧電源５４１、スイッチ素子５４２、ダイオード５４３、インダクタンス５４４から構成されている。
【０００８】
本例の電源回路では、低い周波数成分は、高効率であるＤＣ／ＤＣコンバータ５３３から供給し、高い周波数成分は、高速動作が可能なプッシュプル増幅器５２１から供給することで、高効率で高速な動作が可能となる。
【０００９】
主増幅器の出力電力が大きい場合には、電源回路からも多くの電流を供給する必要がある。本例の電源回路において、ＤＣ／ＤＣコンバータ５３３としては、スイッチ素子５４２、ダイオード５４３、インダクタンス５４４が必要な電流を流せる部品を選択すればよいが、高スルーレートで動作するオペアンプ５０３については一般的に大電流を流せる部品はない。このため、本例のように、出力にＮＰＮトランジスタ５０８とＰＮＰトランジスタ５０９を接続することで、出力できる電流の容量を増やすことが可能である。
【００１０】
次に、従来方式のプッシュプル増幅器５２１の詳細を説明する。
本例のプッシュプル増幅器５２１は、入力端子（図示せず）と出力端子（図示せず）、演算増幅器（オペアンプ）５０３、バイアス回路を構成する抵抗器５０４、ダイオード５０５、ダイオード５０６、抵抗器５０７、プッシュプル回路のＮＰＮトランジスタ５０８とＰＮＰトランジスタ５０９、直流電圧源５１０と直流電圧源５１１から構成されている。
【００１１】
ＮＰＮトランジスタ５０８とＰＮＰトランジスタ５０９の各々の出力波形は、正弦波を半波整流した波形であり、これはＢ級にバイアスされた増幅器に相当する。Ｂ級増幅器が正弦波を出力するときの電力変換効率ηは（式１）で表されることが知られている。
【数１】
【００１２】
ＮＰＮトランジスタ５０８について（式１）を説明すると、Ｖｄｄは直流電圧源５１０の電源電圧であり、ＶｏｍａｘはＮＰＮトランジスタ５０８の出力電圧の最大値である。（式１）のＶｏｍａｘが直流電圧源５１０の電圧Ｖｄｄと同じ電圧である場合（つまり、飽和出力時）の電圧変換効率ηは７８．５％となるが、最大出力電圧Ｖｏｍａｘが下がると電力変換効率ηも低下する。
【００１３】
図１０には、従来方式のプッシュプル増幅器における電力変換効率特性の一例を示してある。
図１０のグラフでは、横軸はバックオフ（ｄＢ）を表しており、縦軸は電力変換効率（％）を表しており、出力電圧に対する電力変換効率ηの一例を示してある。
ここで、横軸はバックオフで、Ｖｏｍａｘ／Ｖｄｄの対数表示をしており、零点が飽和出力を示す。
【００１４】
なお、ここでは、ＮＰＮトランジスタ５０８について説明したが、ＰＮＰトランジスタ５０９についても同様のことが言える。従って、ＮＰＮトランジスタ５０８とＰＮＰトランジスタ５０９を組み合わせたプッシュプル増幅器の電力変換効率も（式１）及び図１０に示すようになる。
【００１５】
プッシュプル増幅器では、オペアンプやバイアス回路も電力を消費するが、ＮＰＮトランジスタ５０８及びＰＮＰトランジスタ５０９の電流増幅率ｈｆｅが大きいため、オペアンプの消費電力はプッシュプル増幅器の消費電力と比較すると僅かであるため、図１０に示される電力変換効率特性とほぼ一致する。
【００１６】
ところで、Ｗ−ＣＤＭＡ信号やＯＦＤＭ信号は、広帯域な信号であるとともに、平均電力とピーク電力との比であるＰＡＰＲ（Ｐｅａｋ ｔｏ Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ）が８ｄＢ程度である。
図１１には、ＯＦＤＭ信号における包絡線信号のスペクトラムの累積確率密度分布の一例を示してある。
図１１のグラフでは、横軸は周波数（ＭＨｚ）を表しており、縦軸は累積確率密度分布（％）を表している。
これは、帯域が１０ＭＨｚでＰＡＰＲが８ｄＢであるＯＦＤＭ変調信号の包絡線を求めて、電力の累積確率密度分布をＤＣから１０ＭＨｚまでプロットしたグラフである。
【００１７】
ここで、電源回路（例えば、図９に示される電源回路）では、ＤＣ成分と低い周波数成分はＤＣ／ＤＣコンバータ５３３から供給し、高い周波数成分はプッシュプル増幅器５２１から供給するが、仮に、３ＭＨｚ以下をＤＣ／ＤＣコンバータ５３３から供給し、３ＭＨｚ以上をプッシュプル増幅器５２１から供給すると、図１１のグラフから、電源回路が供給する電力の内、ＤＣ／ＤＣコンバータ５３３から９０％の電力を供給し、プッシュプル増幅器５２１から１０％の電力を供給することになる。
【００１８】
また、ＤＣ／ＤＣコンバータ５３３の電力変換効率は、スイッチ素子５４２のオン抵抗やスイッチング損失、ダイオード５４３の順方向電圧、インダクタンス５４４の損失などで決まり、ηｄとする。一方、プッシュプル増幅器５２１の電力変換効率は、図１０から読み取れ、ＯＦＤＭ信号のＰＡＰＲが８ｄＢであることから、当該電力変換効率は−８ｄＢの電力変換効率となり、ここでは、このときの電力変換効率をηｂとする。
【００１９】
以上の条件において、電源回路が主増幅器へ供給する電力の内、１０％を電力変換効率ηｂのプッシュプル増幅器から供給し、９０％を電力変換効率ηｄのＤＣ／ＤＣコンバータ５３３から供給することになる。これにより、電源回路の電力変換効率ηｓは（式２）により計算できる。
【数２】
【００２０】
仮に、ηｂ＝３０％、ηｄ＝９０％として計算すると、ηｓ＝７５％となる。電源回路の電力変換効率を改善するためには、電力変換効率が低いプッシュプル増幅器の効率を上げることが必要である。
【００２１】
上述のように、図９に示されるような電源回路では、広帯域、且つ、ＰＡＰＲが高い信号においては、プッシュプル増幅器の電力変換効率が低いため、電源回路としての電力変換効率が低下するという問題があった。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００９−１５９２１８号公報
【非特許文献】
【００２３】
【非特許文献１】“Ａｎ Ｉｍｐｒｏｖｅｄ Ｐｏｗｅｒ−Ａｄｄｅｄ Ｅｆｆｉｃｉｅｎｃｙ １９−ｄＢｍ Ｈｙｂｒｉｄ Ｅｎｖｅｌｏｐｅ Ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ Ｒｅｓｔｏｒａｔｉｏｎ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ ｆｏｒ ８０２．１１ｇ ＷＬＡＮ Ａｐｐｌｉｃａｔｉｏｎｓ”、Ｆｅｉｐｅｎｇ Ｗａｎｇ ｅｔ ａｌ．、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＩＣＲＯＷＡＶＥ ＴＨＥＯＲＹ ＡＮＤ ＴＥＣＨＮＩＱＵＥＳ、 ＶＯＬ．５４、ＮＯ．１２、ＤＥＣＥＭＢＥＲ ２００６、 ｐ．４０８６−４０９９
【非特許文献２】“Ａ Ｃｌａｓｓ Ｂ Ｓｗｉｔｃｈ−Ｍｏｄｅ Ａｓｓｉｓｔｅｄ Ｌｉｎｅａｒ Ａｍｐｌｉｆｉｅｒ”、Ｇｅｏｆｆｒｅｙ Ｒ． Ｗａｌｋｅｒ、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＰＯＷＥＲ ＥＬＥＣＴＲＯＮＩＣＳ、 ＶＯＬ．１８、ＮＯ．６、ＮＯＶＥＭＢＥＲ ２００３、 ｐ．１２７８−１２８５
【発明の概要】
【発明が解決しようとする課題】
【００２４】
上述のように、従来の電源回路では、電力変換効率を向上させることが要求されていた。
本発明は、このような従来の事情に鑑み為されたもので、電力変換効率を改善した電源回路を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するため、本発明では、出力端子から電源電圧を出力する電源回路において、次のような構成とした。
すなわち、スイッチと直流電圧源とダイオードが直列に接続され前記ダイオードの一端が前記出力端子側と接続された回路部を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの前記出力端子側のブロックの前記ダイオードの他端ともう一方のブロックとが接続されるように、接続されて構成された電源電圧生成回路を備えた。
そして、電源電圧制御手段が、所定の参照信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン／オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する。
従って、電力変換効率を改善した電源回路を実現することができる。
【００２６】
以下で、更なる構成例を示す。
一構成例として、前記電源電圧生成回路と同様な構成を有する複数の回路であって前記ブロックの段数が同一のもの又は異なるものが直列に接続され、
この場合に、隣接する異なる電源電圧生成回路のうちの前記出力端子側の電源電圧生成回路を構成する当該出力端子側とは反対側の端のブロックの前記ダイオードの他端（のみ）ともう一方の電源電圧生成回路を構成する前記複数のブロックの前記ダイオードの一端とが接続される。
従って、複数の電源電圧生成回路を直列に接続して用いることができる。
【００２７】
一構成例として、前記所定の参照信号と前記出力端子側へ伝送する信号を入力する誤差増幅器と、
前記誤差増幅器側から前記出力端子側へ伝送する信号に前記電源電圧生成回路からの信号を加算する加算器と、
を備えた。
従って、誤差増幅器により波形歪を小さくすることができる。
【００２８】
一構成例として、プッシュプル増幅器を構成する増幅器の端子に当該電源回路の前記出力端子が直接又は間接に接続され、
当該電源回路は前記プッシュプル増幅器を構成する前記増幅器へ電源電圧を供給する。
従って、一例として、プッシュプル増幅器の電源回路として適用することができる。
【００２９】
一構成例として、増幅器のコレクタ端子又はドレイン端子に当該電源回路の前記出力端子が直接又は間接に接続され、
当該電源回路は前記増幅器へ電源電圧を供給する。
従って、一例として、増幅器のコレクタ端子又はドレイン端子への電源電圧の供給に適用することができる。
【００３０】
一構成例として、入力信号を増幅する電力増幅器であって、
前記入力信号を増幅する増幅素子と、
前記電源電圧生成回路と、
前記電源電圧制御手段と、を備え、
前記電源電圧生成回路は、前記増幅素子に対して電源電圧を出力し、
前記電源電圧制御手段は、前記所定の参照信号として、前記入力信号の信号レベル又は前記増幅素子で増幅された出力信号の信号レベルを用いる。
従って、増幅素子を備えた電力増幅器を実現することができる。
【００３１】
一構成例として、入力信号を差動増幅器及びプッシュプル回路により増幅するプッシュプル増幅器であって、
前記差動増幅器からの出力信号を前記プッシュプル回路により増幅し、前記プッシュプル回路からの出力信号を前記差動増幅器の入力信号として帰還する構成を有しており、
当該プッシュプル増幅器は、前記プッシュプル回路を構成する複数の増幅素子の各々の電源電圧を生成する回路として、前記電源電圧生成回路を備え、また、前記電源電圧制御手段を備えた。
従って、差動増幅器及びプッシュプル回路を備えたプッシュプル増幅器を実現することができる。
【００３２】
一構成例として、プッシュプル増幅器を備え、入力信号を増幅して出力する電源用の回路であって、
前記プッシュプル増幅器からの出力の電流値を検出する電流検出器と、
前記電流検出器により検出された電流値を入力するヒステリシスコンパレータと、
前記ヒステリシスコンパレータからの出力信号に応じて制御されるＤＣ／ＤＣコンバータと、を備え、
前記プッシュプル増幅器からの出力信号と前記ＤＣ／ＤＣコンバータからの出力信号が合成されて当該電源用の回路の出力信号として出力される構成を有する、
ことを特徴とする電源用の回路。
従って、電源用の回路（電源電圧生成回路を備えた電源回路を有するプッシュプル増幅器を用いて構成された電源回路）を実現することができる。
【発明の効果】
【００３３】
以上説明したように、電力変換効率を改善した電源回路を実現することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施例（第１実施例）に係るプッシュプル増幅器の構成例を示す図である。
【図２】（ａ）はプッシュプル増幅器におけるスイッチ制御信号の一例を示す図であり、（ｂ）はトランジスタのコレクタ（Ｃ）端子の電圧を示す図である。
【図３】プッシュプル増幅器における電力変換効率特性の一例を示す図である。
【図４】本発明の一実施例（第２実施例）に係る制御用電源回路（印加電圧制御回路）の構成例を示す図である。
【図５】ノードＡ端子の電圧を示す図である。
【図６】本発明の一実施例（第３実施例）に係る制御用電源回路（印加電圧制御回路）の構成例を示す図である。
【図７】本発明の一実施例（第４実施例）に係る制御用電源回路（印加電圧制御回路）の構成例を示す図である。
【図８】（ａ）はＥＴ方式の装置の構成例を示す図であり、（ｂ）はＥＥＲ方式の装置の構成例を示す図である。
【図９】高速に動作する電源回路の構成例を示す図である。
【図１０】従来方式のプッシュプル増幅器における電力変換効率特性の一例を示す図である。
【図１１】ＯＦＤＭ信号における包絡線信号のスペクトラムの累積確率密度分布の一例を示す図である。
【発明を実施するための形態】
【００３５】
本発明に係る実施例を図面を参照して説明する。
【実施例１】
【００３６】
本発明の第１実施例を説明する。
図１には、本発明の一実施例に係るプッシュプル増幅器の構成例を示してある。
本例のプッシュプル増幅器は、入力端子１と出力端子２、演算増幅器（オペアンプ）３、バイアス回路を構成する抵抗器４、ダイオード５、ダイオード６、抵抗器７、プッシュプル回路のＮＰＮトランジスタ８とＰＮＰトランジスタ９、直流電圧源１０と直流電圧源１１を備えており、これらの構成については、概略的には、図９（プッシュプル増幅器５２１の部分）に示される対応する部分と同様であるが、本例では、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）の接続の仕方と、ＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）の接続の仕方が異なっている。
【００３７】
本例のプッシュプル増幅器は、上記のような従来方式と同様な構成を有するとともに、更に、複数（本例では、８つ）の直流電圧源２１〜２８、これと同数（本例では、８つ）のスイッチ３１〜３８、これと同数（本例では、８つ）のダイオード４１〜４８、直流電圧源５１と直流電圧源５２、スイッチ制御部６１を備えている。
また、直流電圧源５１の−側の出力点７１と、直流電圧源５２の＋側の出力点７２を示してある。
【００３８】
具体的な接続の仕方を説明する。
まず、ＮＰＮトランジスタ８側について説明する。
ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）と直流電圧源５１（電圧Ｖ０）の＋側とが接続されている。
直流電圧源５１の−側（出力点７１）には、直列に設けられた４段の回路のそれぞれが接続されている。
【００３９】
各段の回路は、１つのダイオード（それぞれ、４１、４２、４３、４４）と、１つの直流電圧源（それぞれ、２１、２２、２３、２４）と、１つのスイッチ（それぞれ、３１、３２、３３、３４）から構成されている。
初段である１段目の回路は、端点（本例では、接地されている点）８１に対して直流電圧源２１の−側とダイオード４１のアノード端子を並列に接続し、直流電圧源２１の＋側とスイッチ３１の一端を接続し、ダイオード４１のカソード端子と出力点７１を接続して、構成されている。
【００４０】
初段及び最終段ではない中間段の回路（本例では、２〜３段目の回路）は、前段のスイッチ３１、３２の他端（前段の直流電圧源２１、２２とは接続されていない方の端子）に対して直流電圧源２２、２３の−側とダイオード４２、４３のアノード端子を並列に接続し、直流電圧源２２、２３の＋側とスイッチ３２、３３の一端を接続し、ダイオード４２、４３のカソード端子と出力点７１を接続して、構成されている。
【００４１】
最終段の回路（本例では、４段目の回路）は、前段のスイッチ３３の他端（前段の直流電圧源２３とは接続されていない方の端子）に対して直流電圧源２４の−側とダイオード４４のアノード端子を並列に接続し、直流電圧源２４の＋側とスイッチ３４の一端を接続し、スイッチ３４の他端及びダイオード４４のカソード端子と出力点７１を接続して、構成されている。
ここで、全ての段の回路のダイオード４１〜４４のカソード端子は、共通の出力点７１に接続される。
なお、１段目の回路から４段目の回路まで、順に、直流電圧源２１、２２、２３、２４の電圧をＶ１、Ｖ２、Ｖ３、Ｖ４とする。
【００４２】
次に、ＰＮＰトランジスタ９側について説明する。
ＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）と直流電圧源５２（電圧Ｖ０）の−側とが接続されている。
直流電圧源５２の＋側（出力点７２）には、直列に設けられた４段の回路のそれぞれが接続されている。
【００４３】
各段の回路は、１つのダイオード（それぞれ、４５、４６、４７、４８）と、１つの直流電圧源（それぞれ、２５、２６、２７、２８）と、１つのスイッチ（それぞれ、３５、３６、３７、３８）から構成されている。
初段である１段目の回路は、端点（本例では、接地されている点）８２に対してスイッチ３５の一端とダイオード４５のカソード端子を並列に接続し、スイッチ３５の他端と直流電圧源２５の＋側を接続し、ダイオード４５のアノード端子と出力点７２を接続して、構成されている。
【００４４】
初段及び最終段ではない中間段の回路（本例では、２〜３段目の回路）は、前段の直流電圧源２５、２６の−側に対してスイッチ３６、３７の一端とダイオード４６、４７のカソード端子を並列に接続し、スイッチ３６、３７の他端と直流電圧源２６、２７の＋側を接続し、ダイオード４６、４７のアノード端子と出力点７２を接続して、構成されている。
【００４５】
最終段の回路（本例では、４段目の回路）は、前段の直流電圧源２７の−側に対してスイッチ３８の一端とダイオード４８のカソード端子を並列に接続し、スイッチ３８の他端と直流電圧源２８の＋側を接続し、直流電圧源２８の−側及びダイオード４８のアノード端子と出力点７２を接続して、構成されている。
ここで、全ての段の回路のダイオード４５〜４８のアノード端子は、共通の出力点７２に接続される。
なお、１段目の回路から４段目の回路まで、順に、直流電圧源２５、２６、２７、２８の電圧をＶ１、Ｖ２、Ｖ３、Ｖ４とする。
【００４６】
次に、ＮＰＮトランジスタ８側とＰＮＰトランジスタ９側に共通な部分について説明する。
入力端子１とオペアンプ３の＋端子との間の接続線に、スイッチ制御部６１が接続されている。
スイッチ制御部６１は、入力端子１から入力される信号に基づいて、ＮＰＮトランジスタ８側の４段の回路のそれぞれのスイッチ３１〜３４と、ＰＮＰトランジスタ９側の４段の回路のそれぞれのスイッチ３５〜３８を制御する。
なお、スイッチ制御部６１からＮＰＮトランジスタ８側の４段の回路のそれぞれのスイッチ３１〜３４への制御信号（スイッチ制御信号）をＣ１、Ｃ２、Ｃ３、Ｃ４とし、スイッチ制御部６１からＰＮＰトランジスタ９側の４段の回路のそれぞれのスイッチ３５〜３８への制御信号（スイッチ制御信号）をＣ５、Ｃ６、Ｃ７、Ｃ８とする。
【００４７】
このように、本例のプッシュプル増幅器では、図９（プッシュプル増幅器５２１の部分）の従来方式との違いは、ＮＰＮトランジスタ８及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子に接続されている電源回路にある。
なお、従来方式では、ＮＰＮトランジスタ５０８のコレクタ（Ｃ）端子には直流電圧源５１０が接続されているとともに、ＰＮＰトランジスタ５０９のコレクタ（Ｃ）端子には直流電圧源５１１が接続されており、ＮＰＮトランジスタ５０８及びＰＮＰトランジスタ５０９のコレクタ（Ｃ）端子の電圧は固定であった。
【００４８】
これに対して、本例の方式では、スイッチ３１〜３８を入力レベルによって切り替えることにより、ＮＰＮトランジスタ８及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子の電圧値が変化する。
直流電圧源２１とスイッチ３１とダイオード４１で１つのブロック（１つの段の回路）を構成し、このような同じ構成を有するブロックが４段と直流電圧源５１が接続されてＮＰＮトランジスタ８のコレクタ（Ｃ）端子に接続される。同様に、直流電圧源２５とスイッチ３５とダイオード４５で１つのブロック（１つの段の回路）を構成し、このような同じ構成を有するブロックが４段と直流電圧源５２が接続されてＰＮＰトランジスタ９のコレクタ（Ｃ）端子に接続される。
スイッチ３１〜３８は、スイッチ制御部６１から出力されるスイッチ制御信号Ｃ１〜Ｃ８で制御される。
【００４９】
ここで、本例では、印加電圧を制御するための回路（印加電圧制御回路）をプッシュプル増幅器の電源に適用した場合の例を示している。
具体的には、各段のダイオード４１〜４８は各段から印加電圧制御回路の出力点７１、７２へ直接接続される。本例では、ＮＰＮトランジスタ８のコレクタ（Ｃ）側に接続されている印加電圧制御回路においては、４つのダイオード４１〜４４のカソード端子が出力点７１に接続される。同様に、ＰＮＰトランジスタ９のコレクタ（Ｃ）側に接続されている印加電圧制御回路においては、４つのダイオード４５〜４８のアノード端子が出力点７２に接続される。また、各スイッチ３１〜３８は、スイッチ制御部６１から出力されるスイッチ制御信号Ｃ１〜Ｃ８で制御される。
【００５０】
本例のプッシュプル増幅器における動作について説明する。
図２（ａ）には、本例のプッシュプル増幅器におけるスイッチ制御信号Ｃ１〜Ｃ８の一例を示してあり、これに対応して、図２（ｂ）には、トランジスタ８、９のコレクタ（Ｃ）端子の電圧を示してある。
図２（ａ）のグラフでは、横軸は時間を表しており、縦軸はスイッチ制御信号がスイッチをオン（ＯＮ）にする状態（本例では、ハイ（Ｈ）の状態）であるか或いはスイッチをオフ（ＯＦＦ）にする状態（本例では、ロウ（Ｌ）の状態）であるかを表している。
図２（ｂ）のグラフでは、横軸は時間を表しており、縦軸はノードＡ、Ｂについて電圧を表している。なお、基準電圧としては、例えば、ゼロ（０）が用いられる。
【００５１】
図２（ａ）、（ｂ）により、スイッチ制御信号Ｃ１〜Ｃ８の状態に対する、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）の電圧及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）の電圧の関係が示されている。
なお、説明のために、時間（時刻）Ｔ１〜Ｔ１６を示してある。
【００５２】
より具体的に説明する。
本例では、スイッチ制御信号Ｃ１〜Ｃ８がＨであるときに、対応するスイッチ３１〜３８がオンする。
プッシュプル増幅器が基準電圧よりも高い信号を出力する場合、即ち、ＮＰＮトランジスタ８が動作する場合について、ＮＰＮトランジスタ８のコレクタ（Ｃ）側に接続された印加電圧制御回路に着目して動作を説明する。
全てのスイッチ３１〜３４のスイッチ制御信号Ｃ１〜Ｃ４がＬであるときには、直流電圧源２１〜２４には電流が流れず、電流はダイオード４１に流れる。スイッチ３１のスイッチ制御信号Ｃ１がＨであり他のスイッチ３２〜３４のスイッチ制御信号Ｃ２〜Ｃ４がＬであるときは、電流は直流電圧源２１とダイオード４２に流れ、ダイオード４１には電流が流れない。スイッチ３１のスイッチ制御信号Ｃ１とスイッチ３２のスイッチ制御信号Ｃ２がＨであり他のスイッチ３３、３４のスイッチ制御信号Ｃ３、Ｃ４がＬであるときには、直流電圧源２１及び直流電圧源２２とダイオード４３に電流が流れ、ダイオード４１とダイオード４２には電流が流れない。スイッチ３１〜３３のスイッチ制御信号Ｃ１〜Ｃ３がＨであり他のスイッチ３４のスイッチ制御信号Ｃ４がＬであるときには、直流電圧源２１〜２３とダイオード４４に電流が流れ、ダイオード４１〜４３には電流が流れない。全てのスイッチ３１〜３４のスイッチ制御信号Ｃ１〜Ｃ４がＨであるときには、直流電圧源２１〜２４に電流が流れ、ダイオード４１〜４４には電流が流れない。
【００５３】
次に、ノードＡの電圧に着目して説明する。
時間が０からＴ１までの間は、スイッチ制御信号Ｃ１〜Ｃ４が全てＬであるため、スイッチ３１〜３４は全てオフであり、従って、電流はダイオード３１を流れ、ノードＡには直流電圧源５１の電圧Ｖ０からダイオード３１の順方向電圧ＶＦを差し引いた電圧Ｖ０−ＶＦが印加される。
続いて、時間がＴ１からＴ２までの間はスイッチ制御信号Ｃ１のみがＨであり他のスイッチ制御信号Ｃ２〜Ｃ４はＬであるため、スイッチ３１のみがオンしている。すると、電流は直流電圧源２１とダイオード４２及び直流電圧源５１を流れるため、ノードＡの電圧はＶ０＋Ｖ１−ＶＦとなる。つまり、スイッチがオンになるブロックの直流電圧源の電圧を直流電圧源５１の電圧Ｖ０に加算した電圧からダイオード一個分の順方向電圧ＶＦを差し引いた電圧がノードＡにかかる。
【００５４】
続いて、時間Ｔ２、Ｔ３のそれぞれでスイッチ制御信号Ｃ２、Ｃ３のそれぞれがＨとなりスイッチ３２、３３のそれぞれがオンになることで、ノードＡの電圧としては、電圧Ｖ２、Ｖ３のそれぞれが加算される。
続いて、時間Ｔ４でスイッチ制御信号Ｃ１〜Ｃ４の全てがＨとなり、スイッチ３１〜３４の全てがオンになると、電流は直流電圧源２１〜２４（のみ）を通過し、ダイオード４１〜４４は通過しないため、ノードＡに印加される電圧はＶ０＋Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４となる。
【００５５】
また、時間Ｔ５でスイッチ制御信号Ｃ４がＬとなりスイッチ３４がオフになることで、ノードＡに印加される電圧はＶ０＋Ｖ１＋Ｖ２＋Ｖ３−ＶＦとなる。
続いて、時間Ｔ６、Ｔ７、Ｔ８のそれぞれでスイッチ制御信号Ｃ３、Ｃ２、Ｃ１のそれぞれがＬとなりスイッチ３３、３２、３１のそれぞれがオフになることで、ノードＡの電圧としては、電圧Ｖ３、Ｖ２、Ｖ１のそれぞれが減算される。
本例では、いずれの状態においても、電流が流れるダイオードは１個以下であるため、差し引かれるダイオードの順方向電圧は１個分のＶＦ以下となる。
【００５６】
次に、ノードＢの電圧に着目して説明する。
ノードＢの電圧についても、ノードＡの電圧について説明したのと同様に、スイッチ制御信号Ｃ５〜Ｃ８で制御されるスイッチ３５〜３８がオン、オフ切り替えすることで、対応する電圧Ｖ１〜Ｖ４の大きさの加算、減算などがされる。
なお、時間Ｔ９〜Ｔ１６におけるノードＢの電圧の変化の例が図２（ａ）、（ｂ）に示されている。ノードＢの電圧については、ノードＡの電圧に対して正負が逆になっている。
【００５７】
ここで、以上の説明では、簡単のために、全てのダイオード４１〜４８の特性は等しいものとして、等しい大きさの順方向電圧ＶＦを持つものとして説明したが、必要なダイオードの耐圧などの特性を考慮して、各段に応じて最適なダイオード（例えば、順方向電圧が異なるダイオード）を選択することも可能である。
【００５８】
スイッチ制御部６１の動作について説明する。
ノードＡの電圧を制御するためのスイッチ３１〜３４を制御するスイッチ制御信号Ｃ１〜Ｃ４は、出力波形が正であるときに変化する。
スイッチ制御信号Ｃ１は出力波形の電圧がＶ０−ＶＦよりも大きいときにＨとなり、スイッチ制御信号Ｃ２は出力波形の電圧がＶ０＋Ｖ１−ＶＦよりも大きいときにＨとなり、スイッチ制御信号Ｃ３は出力波形の電圧がＶ０＋Ｖ１＋Ｖ２−ＶＦよりも大きいときにＨとなり、スイッチ制御信号Ｃ４は出力波形の電圧がＶ０＋Ｖ１＋Ｖ２＋Ｖ３−ＶＦよりも大きいときにＨとなる。
【００５９】
ノードＢの電圧を制御するためのスイッチ３５〜３８を制御するスイッチ制御信号Ｃ５〜Ｃ８は、出力波形が負であるときに変化する。
スイッチ制御信号Ｃ５は出力波形の電圧が−Ｖ０＋ＶＦよりも小さいときにＨとなり、スイッチ制御信号Ｃ６は出力波形の電圧が−Ｖ０−Ｖ１＋ＶＦよりも小さいときにＨとなり、スイッチ制御信号Ｃ７は出力波形の電圧が−Ｖ０−Ｖ１−Ｖ２＋ＶＦよりも小さいときにＨとなり、スイッチ制御信号Ｃ８は出力波形の電圧が−Ｖ０−Ｖ１−Ｖ２−Ｖ３＋ＶＦよりも小さいときにＨとなる。
【００６０】
その他の条件では、スイッチ制御信号Ｃ１〜Ｃ８はＬとなる。
以上のような条件でスイッチ制御信号Ｃ１〜Ｃ８が動作するようにスイッチ制御部６１は構成されており、このような構成は例えばコンパレータ回路を用いることで容易に実現することができる。このコンパレータ回路にはヒステリシス特性を持たせてもよい。
【００６１】
図１に示されるように、本例では、スイッチ制御部６１は、入力端子１から入力される信号からスイッチ制御信号Ｃ１〜Ｃ８を作成するため、入力レベルに対する出力レベルの利得を考慮して設計される。
なお、他の構成例として、スイッチ制御部６１が、出力端子２から出力される信号（或いは、他のところの信号）に基づいてスイッチ制御信号Ｃ１〜Ｃ８を作成する構成が用いられてもよい。
【００６２】
ここで、各電圧Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４としては、それぞれ種々な値が用いられてもよく、例えば、同じ電圧であってもよく、また、それぞれ異なった電圧であってもよい。
また、本例では、ノードＡの電圧及びノードＢの電圧は、それぞれ５段階に変化するように構成されているが、何段でも構わない。具体例として、本例では、オンオフ切り替えが可能な直流電圧源を４段使用する構成例を示したが、必要な電圧ステップが得られるように他の段数が選択されて実施されてもよい。
また、本例では、スイッチ制御信号Ｃ１〜Ｃ８について、出力波形とＶ０、Ｖ１、Ｖ２、Ｖ３、ＶＦの加算又は減算で組み合わせた値とを比較して信号レベルを決めているが、必ずしもそのようにする必要はなく、他の構成が用いられてもよい。
【００６３】
本例の方式では、図２（ａ）、（ｂ）を参照して説明したように、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）の電圧及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）の電圧が、出力波形に応じて変化する。つまり、出力波形が小さいときはコレクタ（Ｃ）端子の電圧の絶対値も小さくなるように、ノードＡの電圧及びノードＢの電圧を制御する。
【００６４】
一方、従来方式では、図１０に示されるように、出力レベルが飽和出力から下がるに従って、電力変換効率も下がってしまう。これは（式１）で示される通りである。
これに対して、本例の方式では、コレクタ（Ｃ）端子の電圧を出力波形に応じて制御するため、常に飽和出力に近い状態で動作する。このため、本例の方式では、従来方式と比較して、電力変換効率が向上する。
【００６５】
図３には、本例のプッシュプル増幅器における電力変換効率特性の一例を示してある。
図３のグラフでは、横軸はバックオフ（ｄＢ）を表しており、縦軸は電力変換効率（％）を表しており、出力電圧に対する電力変換効率の一例を示してある。
ここで、横軸はバックオフで、（式１）におけるＶｏｍａｘ／Ｖｄｄの対数表示をしており、零点が飽和出力を示す。
【００６６】
図３に示される本例の電力変換特性では、図１０に示される従来方式の電力変換特性と比較して、飽和出力よりも低い出力で効率が向上している。
なお、本例では、バイポーラトランジスタによる回路で説明しているが、電界効果トランジスタによる回路でもよく、同様の効果が得られる。
【００６７】
以上のように、本例の印加電圧制御回路（制御型電源回路）では、次のような構成とした。
すなわち、複数の電源入力端子、スイッチ３１〜３８、及び、ダイオード４１〜４８を持つ。前記複数の電源入力端子には、それぞれ、直流電圧源２１〜２８が接続される。前記複数のスイッチ３１〜３８は、前記複数の電源入力端子に接続された直流電圧源２１〜２８を個別に導通又は非導通に切り替えるように接続され、且つ、前記複数のスイッチ３１〜３８の導通、非導通の状態により、前記複数の直流電圧源２１〜２８が直列に接続され、且つ、直列に接続される直流電圧源２１〜２８の個数が制御されることが可能である。制御型電源において、前記複数のダイオード４１〜４８は、直列に接続されたスイッチ３１〜３８と直流電圧源２１〜２８の一方の端子と出力端子との間に接続される。前記複数のスイッチ３１〜３８と縦続接続される電源の個数によって決まる、切り替え可能な従属段数の数よりも、出力信号が通過するダイオード４１〜４８の個数が少ない。
【００６８】
また、本例の印加電圧制御回路では、出力段にプッシュプル回路を具備し、参照信号（例えば、入力信号や出力信号など）の波形に応じて、出力電圧を制御する構成とし、この場合に、本例に示されるような印加電圧制御回路をプッシュプル増幅器の電源に適用した。
また、本例では、コレクタ（Ｃ）端子又はドレイン（Ｄ）端子の電圧を制御することで、高効率を実現するプッシュプル増幅器において、本例に示されるような印加電圧制御回路により、コレクタ（Ｃ）端子又はドレイン（Ｄ）端子の電圧を制御する。ここで、本例では、コレクタ（Ｃ）端子の電圧を制御する構成例を示したが、ドレイン（Ｄ）端子などの電圧を制御する構成が用いられてもよい。
また、本例の印加電圧制御回路やプッシュプル増幅器は、例えば、広帯域の高周波信号で無線通信を行う送信機などに適用することが可能である。
【００６９】
ここで、例えば、図９に示されるような従来方式に係るプッシュプル増幅器５２１では、ＮＰＮトランジスタ５０８のコレクタ（Ｃ）端子、ＰＮＰトランジスタ５０９のコレクタ（Ｃ）端子に接続される直流電圧源５１０、直流電圧源５１１の電圧は出力レベルに関係なく一定であるため、出力レベルが下がるに従って電力変換効率も低下してしまった。
そこで、本例では、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子の電圧及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子の電圧を出力レベルに応じて制御するようにした。
【００７０】
一構成例として、入力信号を差動増幅器（本例では、オペアンプ３）及びプッシュプル回路（本例では、トランジスタ８、９を用いて構成されるもの）により電力増幅を行うプッシュプル増幅器であって、差動増幅器の出力信号をプッシュプル回路において増幅すること、プッシュプル回路の出力を差動増幅器の入力に帰還すること、プッシュプル回路を構成する複数の増幅素子（本例では、トランジスタ８、９）の各々の電源電圧を当該プッシュプル増幅器の入力信号若しくは出力信号の信号レベルに応じて制御すること、を行う。
【００７１】
従って、本例では、増幅器（本例では、プッシュプル増幅器）において、オペアンプ３の出力を補助するために接続される増幅器（主に、本例のようにプッシュプル回路）の高効率化を実現して増幅効率を向上させることができる。
このように、本例では、従来方式のプッシュプル増幅器（プッシュプル回路で出力を強化したオペアンプ回路）の電力変換効率が、出力レベルが下がるに従って低下する、という問題を改善することができる。
【００７２】
以上に説明したように、本例の印加電圧制御回路やプッシュプル増幅器では、複数の直流電圧源２１〜２８を直列に接続して、各々の直流電圧源２１〜２８をオン／オフすることで、直列に導通される直流電圧源２１〜２８の段数を制御することを可能とし、そして、ダイオード４１〜４８の順方向電圧により生じる電力損失の増大を最小限に抑え、効率を改善することができる。これにより、本例では、例えば、ＥＥＲ方式の電力変換効率を向上することが可能となり、消費電力の低減、電力損失により発生する熱を放熱するための放熱フィンの小型化に寄与する。また、本例では、トランジスタ８、９のコレクタ電圧を出力レベル（出力レベル自体が参照されずに、出力レベルに関する他の指標が参照されてもよい）に応じて制御することから、トランジスタ８、９のコレクタ−エミッタにかかる電圧を低く抑えることができるため、設計時に低い耐圧のトランジスタを選択することができる。
【実施例２】
【００７３】
本発明の第２実施例を説明する。
上述した第１実施例では、制御用電源回路（印加電圧制御回路）をプッシュプル増幅器の電圧源として使用する例を示したが、他の例として、このような印加電圧制御回路を単独で使用することもでき、例えば、図８（ａ）や図８（ｂ）に示される電源回路４１４として使用することが可能であり、つまり、ＥＴ方式やＥＥＲ方式の電源回路として適用することが可能である。
【００７４】
図４には、本発明の一実施例に係る制御用電源回路（印加電圧制御回路）の構成例を示してある。
本例の印加電圧制御回路は、図１に示されるノードＡ側の印加電圧制御回路と同様な構成を有しており、同様な動作を行う。
具体的には、本例の印加電圧制御回路は、入力端子１０１、４個の直流電圧源１２１〜１２４、４個のスイッチ１３１〜１３４、４個のダイオード１４１〜１４４、直流電圧源１５１、スイッチ制御部１６１を備えている。また、端点（本例では、接地されている点）１７１を示してある。
【００７５】
図５には、ノードＡ端子の電圧を示してある。
図５のグラフでは、横軸は時間を表しており、縦軸はノードＡについて電圧を表している。なお、基準電圧としては、例えば、ゼロ（０）が用いられる。
本例においても、図２（ａ）、（ｂ）に示されるのと同様な動作が行われ、いずれの状態においても、電流が流れるダイオードは１個以下であるため、差し引かれるダイオードの順方向電圧は１個分のＶＦ以下となる。
本例のような構成をとることで、より簡易な構成で出力信号に追従した電源を作ることができる。
【００７６】
ここで、上述した第１実施例で述べた内容において、本例と同様な構成に関するものについては、本例に適用することが可能である。例えば、本例では、スイッチ制御部１６１は、入力端子１０１から入力される信号からスイッチ制御信号Ｃ１〜Ｃ４を作成するため、入力レベルに対する出力レベルの利得を考慮して設計される。また、各電圧Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４としては、それぞれ種々な値が用いられてもよく、例えば、同じ電圧であってもよく、また、それぞれ異なった電圧であってもよい。また、本例では、ノードＡの電圧は、それぞれ５段階に変化するように構成されているが、何段でも構わない。また、本例では、スイッチ制御信号Ｃ１〜Ｃ４について、出力波形とＶ０、Ｖ１、Ｖ２、Ｖ３、ＶＦの加算又は減算で組み合わせた値とを比較して信号レベルを決めているが、必ずしもそのようにする必要はなく、他の構成が用いられてもよい。
【００７７】
本例の印加電圧制御回路を図８（ａ）や図８（ｂ）に示される電源回路４１４として使用する場合には、入力端子１０１は図８（ａ）や図８（ｂ）に示される包絡線検波器４１３の出力端子と接続されており、出力端子（ノードＡ）は図８（ａ）や図８（ｂ）に示される電源回路の主増幅器４１２の電源入力端子と接続されている。
【実施例３】
【００７８】
本発明の第３実施例を説明する。
図６には、本発明の一実施例に係る制御用電源回路（印加電圧制御回路）の構成例を示してある。
本例の印加電圧制御回路は、図４に示されるのと同様な構成において、更に、誤差増幅器（誤差アンプ）２０１と、加算器２０２を備えている。
【００７９】
誤差増幅器２０１の２つの入力端子のうちの一方は入力端子１０１と接続されており、他方はノードＡと接続されている。
加算器２０２の２つの入力端子のうちの一方は誤差増幅器２０１の出力端子と接続されており、他方は直流電圧源１５１の＋側と接続されている。
加算器２０２の出力端子はノードＡ側と接続されており、その接続線を流れる信号（出力信号）が誤差増幅器２０１へフィードバックされる。
【００８０】
本例の印加電圧制御回路では、誤差増幅器２０１を追加して、参照信号（本例では、入力信号）と出力信号とを比較して、その誤差分の補正を行うことで、より所望の出力信号波形を得ることが可能となる。このように、本例の印加電圧制御回路から出力される信号の波形は、より所望の波形に近づき、例えば、波形歪の小さい信号を出力することが可能となる。
【００８１】
以上のように、本例の印加電圧制御回路（制御型電源回路）では、誤差増幅器２０１を具備し、参照信号の波形と印加電圧制御回路の出力波形を比較し、その差分を補正することにより、参照信号の波形に応じた出力信号の波形を得ることができる。
【実施例４】
【００８２】
本発明の第４実施例を説明する。
図７には、本発明の一実施例に係る制御用電源回路（印加電圧制御回路）の構成例を示してある。
本例の制御用電源回路（印加電圧制御回路）は、概略的には、図６に示されるような構成に対して、更に、もう１つの印加電圧制御回路（説明の便宜上から、印加電圧制御回路要素と言う。）を縦（直列）に接続したような構成となっている。
【００８３】
具体的には、本例の印加電圧制御回路は、入力端子３０１、誤差増幅器２０１、加算器２０２、直流電圧源１５１、スイッチ制御部３１１、第１の印加電圧制御回路要素、第２の印加電圧制御回路要素を備えている。
第１の印加電圧制御回路要素は、図６に示されるものと同様に、４個の直流電圧源１２１−１〜１２４−１、４個のスイッチ１３１−１〜１３４−１、４個のダイオード１４１−１〜１４４−１を備えている。
また、第２の印加電圧制御回路要素は、第１の印加電圧制御回路要素と同様に、４個の直流電圧源１２１−２〜１２４−２、４個のスイッチ１３１−２〜１３４−２、４個のダイオード１４１−２〜１４４−２を備えている。
【００８４】
ここで、第１の印加電圧制御回路要素と第２の印加電圧制御回路要素は同様な構成を有しており、本例では、第１の印加電圧制御回路要素における初段の直流電圧源１２１−１の−端子及びダイオード１４１−１のアノード端子と、第２の印加電圧制御回路要素における各段のダイオード１４１−２〜１４４−２のカソード端子及び最終段のスイッチ１３４−２とが接続されており、また、第２の印加電圧制御回路要素における初段の直流電圧源１２１−２の−端子及びダイオード１４１−２のアノード端子と端点（本例では、接地されている点）１７１とが接続されている。
【００８５】
また、本例では、スイッチ制御部３１１は、入力信号に応じて、第１の印加電圧制御回路要素における各スイッチ１３１−１〜１３４−１に対するスイッチ制御信号Ｃ１−１〜Ｃ４−１及び第２の印加電圧制御回路要素における各スイッチ１３１−２〜１３４−２に対するスイッチ制御信号Ｃ１−２〜Ｃ４−２を出力する。
【００８６】
このように、本例の印加電圧制御回路では、複数の印加電圧制御回路（印加電圧制御回路要素）を縦続接続している。これにより、電流が通過するダイオードの個数を少なく抑えつつ、ダイオード１個当たりに印加される最大逆方向電圧を低減することが可能である。
以上のように、本例では、印加電圧制御回路要素（制御型電源回路要素）が複数従属接続される。
【実施例５】
【００８７】
本発明の第５実施例を説明する。
本発明の一実施例として、第１実施例の図１に示されるプッシュプル増幅器を適用した電源回路の例を示す。
本例の電源回路は、図９に示される電源回路において、図９に示される構成のプッシュプル増幅器５２１の代わりに、図１に示される構成のプッシュプル増幅器（第１実施例に係るプッシュプル増幅器）を用いた構成となっている。
具体的には、図１に示されるプッシュプル増幅器の入力端子１は図９に示される電源回路の入力端子５０１と接続されており（或いは、入力端子５０１自体でもよい）、図１に示されるプッシュプル増幅器の出力端子２は図９に示される電源回路の電流検出器５３１の一端（ノードＰ１）と接続されている。
【００８８】
本例のように、図１に示されるプッシュプル増幅器を図９に示される電源回路に適用すると、効率が改善する。例えば、（式２）において、ηｂ＝５５％、ηｄ＝９０％として計算するとηｓ＝８４．６％となり、従来方式のηｓ＝７５％から電力変換効率が９．６％向上する。これにより、ＥＥＲ方式などの装置の全体の効率が向上する。
【００８９】
一構成例として、入力信号を増幅して出力する電源回路であって、入力信号を増幅する差動増幅器（本例では、オペアンプ３）を用いたプッシュプル増幅器（例えば、ＤＣ／ＤＣコンバータ５３３に比べて広帯域な信号を増幅するもので、主に電圧源となるもの）と、プッシュプル増幅器からの出力電流値を検出して出力する電流検出器５３１と、電流検出器５３１で検出した電流値を入力するヒステリシスコンパレータ５３２と、ヒステリシスコンパレータ５３２の出力信号に応じて制御されるＤＣ／ＤＣコンバータ５３３と、プッシュプル増幅器の出力信号とＤＣ／ＤＣコンバータ５３３の出力信号を合成して当該電源回路の出力信号として出力する合成部（本例では、プッシュプル増幅器の出力信号とＤＣ／ＤＣコンバータ５３３の出力信号を合成する回路構成部分）と、を備え、更に、プッシュプル増幅器として、図１に示されるような増幅器（第１実施例に係るプッシュプル増幅器）を用いる。
【００９０】
従って、本例の電源回路では、プッシュプル増幅器においてオペアンプ３の出力を補助するために接続される増幅器（一例として、本例のようにプッシュプル回路）の高効率化を実現して増幅効率を向上させることができる。
具体的には、本例では、例えば、ＥＥＲ方式などの電力変換効率を向上させることが可能となり、消費電力の低減、電力損失により発生する熱を放熱するための放熱フィンの小型化に寄与する。また、本例では、トランジスタ８、９のコレクタ電圧を出力レベル（出力レベル自体が参照されずに、出力レベルに関する他の指標が参照されてもよい）に応じて制御することから、トランジスタ８、９のコレクタ−エミッタにかかる電圧を低く抑えることができるため、設計時に低い耐圧のトランジスタを選択することが可能である。
【００９１】
（実施例のまとめ）
（以下、構成例の説明）
（構成例１：図１との対応例を示す。図４、図６、図７との対応についても同様である。）
出力端子（ノードＡ又はノードＢ）から電源電圧を出力する電源回路において、
スイッチと直流電圧源とダイオード（スイッチ３１〜３４と直流電圧源２１〜２４とダイオード４１〜４４又はスイッチ３５〜３８と直流電圧源２５〜２８とダイオード４５〜４８）が直列に接続され前記ダイオードの一端が前記出力端子側と接続された（例えば、前記出力端子と直接又は間接に接続された）回路部を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの前記出力端子側のブロックの前記ダイオードの他端ともう一方のブロックとが接続されるように、接続されて構成された電源電圧生成回路と、
所定の参照信号（本例では、入力信号）の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン／オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する電源電圧制御手段（本例では、スイッチ制御部６１の機能）と、
を備えたことを特徴とする電源回路。
【００９２】
ここで、スイッチと直流電圧源とダイオードの接続の順序としては、任意の態様が用いられてもよい。
また、例えば、出力端子側に、一定電圧の直流電圧源などが備えられてもよい。
また、電源電圧制御手段により行われる制御の態様としては、種々なものが用いられてもよい。所定の参照信号としては、種々な信号が用いられてもよく、例えば、入力信号、出力信号、或いは、これらの両方、或いは、他のところの信号を用いることができる。
【００９３】
（構成例２：図７との対応例を示す。）
前記電源電圧生成回路と同様な構成を有する複数の回路（本例では、２つの回路）であって前記ブロックの段数が同一のもの又は異なるもの（ブロックの段数はそれぞれ任意でもよく、本例では、同一で４段のもの）が直列に接続され、
この場合に、隣接する異なる電源電圧生成回路のうちの前記出力端子（本例では、ノードＡ）側の電源電圧生成回路を構成する当該出力端子側とは反対側の端のブロックの前記ダイオード（本例では、ダイオード１４１−１）の他端（のみ）ともう一方の電源電圧生成回路を構成する前記複数のブロックの前記ダイオード（本例では、ダイオード１４１−２〜１４４−２）の一端とが接続される。
ここで、電源電圧生成回路と同様な構成を有する複数の回路の数としては、種々な数が用いられてもよい。
【００９４】
（構成例３：図６との対応例を示す。図７との対応についても同様である。）
前記所定の参照信号（本例では、入力信号）と前記出力端子（本例では、ノードＡ）側へ伝送する信号（本例では、出力信号）を入力する誤差増幅器（本例では、誤差増幅器２０１）と、
前記誤差増幅器側から前記出力端子側へ伝送する信号（本例では、誤差増幅器２０１からの出力信号）に前記電源電圧生成回路からの信号を加算する加算器（本例では、加算器２０２）と、
を備えた。
【００９５】
（構成例４：図１との対応例を示す。）
プッシュプル増幅器を構成する増幅器（本例では、ＮＰＮトランジスタ８やＰＮＰトランジスタ９）の端子に当該電源回路の前記出力端子が直接又は間接に接続され、
当該電源回路は前記プッシュプル増幅器を構成する前記増幅器へ電源電圧を供給する。
【００９６】
（構成例５：図１との対応例を示す。）
増幅器（本例では、ＮＰＮトランジスタ８やＰＮＰトランジスタ９）のコレクタ端子（又は、ドレイン端子）に当該電源回路の前記出力端子が直接又は間接に接続され、
当該電源回路は前記増幅器へ電源電圧を供給する。
【００９７】
（構成例６：図１との対応例を示す。）
入力信号を増幅するプッシュプル増幅器（図１に示される構成のもの）であって、
前記入力信号を増幅する増幅素子（本例では、差動増幅器（オペアンプ）３及びプッシュプル回路）と、
前記電源電圧生成回路（本例では、ノードＡ側の回路と、ノードＢ側の回路）と、
前記電源電圧制御手段（本例では、スイッチ制御部６１の機能）と、を備え、
前記電源電圧生成回路は、前記増幅素子（本例では、ＮＰＮトランジスタ８やＰＮＰトランジスタ９）に対して電源電圧を出力し、
前記電源電圧制御手段は、前記所定の参照信号として、前記入力信号の信号レベル（又は、前記増幅素子で増幅された出力信号の信号レベル）を用いる。
【００９８】
（構成例７：図１との対応例を示す。）
入力信号を差動増幅器（本例では、オペアンプ３）及びプッシュプル回路（本例では、トランジスタ８、９を用いて構成されるもの）により増幅するプッシュプル増幅器（図１に示される構成のもの）であって、
前記差動増幅器からの出力信号を前記プッシュプル回路により増幅し、前記プッシュプル回路からの出力信号を前記差動増幅器の入力信号として帰還する構成を有しており、
当該プッシュプル増幅器は、前記プッシュプル回路を構成する複数の増幅素子（本例では、トランジスタ８、９）の各々の電源電圧を生成する回路として、前記電源電圧生成回路を備え、また、前記電源電圧制御手段（本例では、スイッチ制御部６１の機能）を備えた。
【００９９】
（構成例８：図１の構成を図９の構成に適用したものとの対応例を示す。）
プッシュプル増幅器（本例では、図１に示されるプッシュプル増幅器）を備え、入力信号を増幅して出力する電源用の回路（図９に示される構成のもの）であって、
前記プッシュプル増幅器からの出力の電流値を検出する電流検出器（本例では、電流検出器５３１）と、
前記電流検出器により検出された電流値を入力するヒステリシスコンパレータ（本例では、ヒステリシスコンパレータ５３２）と、
前記ヒステリシスコンパレータからの出力信号に応じて制御されるＤＣ／ＤＣコンバータ（本例では、ＤＣ／ＤＣコンパレータ５３３）と、を備え、
前記プッシュプル増幅器からの出力信号と前記ＤＣ／ＤＣコンバータからの出力信号が合成されて当該電源用の回路の出力信号として出力される構成を有する、
ことを特徴とする電源用の回路。
（以上、構成例の説明）
【０１００】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【符号の説明】
【０１０１】
１、１０１、３０１、４０１、５０１・・入力端子、 ２、４０２、５０２・・出力端子、 ３、５０３・・オペアンプ、 ４、７、５０４、５０７７・・抵抗器、 ５、６、４１〜４８、１４１〜１４４、５０５、５０６、５４３・・ダイオード、 ８、５０８・・ＮＰＮトランジスタ、 ９、５０９・・ＰＮＰトランジスタ、 １０、１１、２１〜２８、５１、５２、１２１〜１２４、１５１、５１０、５１１・・直流電圧源、 ３１〜３８、１３１〜１３４・・スイッチ、 ６１、１６１、３１１・・スイッチ制御部、 ７１、７２・・出力点、 ８１、８２、１７１・・端点、 ２０１・・誤差増幅器、 ２０２・・加算器、 ４１１・・分配器、 ４１２・・主増幅器、 ４１３・・包絡線検波器、 ４１４・・電源回路、 ４２１・・ＲＦリミット増幅器、 ５２１・・プッシュプル増幅器、 ５３１・・電流検波器、 ５３２・・ヒステリシスコンパレータ、 ５３３・・ＤＣ／ＤＣコンバータ、 ５４１・・電源電圧、 ５４２・・スイッチ素子、 ５４４・・インダクタンス、
【技術分野】
【０００１】
本発明は、電源回路に関し、特に、電力変換効率を改善する電源回路に関する。
【背景技術】
【０００２】
送信機の電力増幅器への要求として、設置場所の制約や据付コストの低減のために、小型・軽量化が強く求められている。装置の体積や重量としては、電力損失によって発生する熱を放熱するための放熱フィンが多くを占めるが、電力効率を改善することで放熱フィンを小さくすることが可能になり、小型・軽量化に寄与する。
電力効率を改善する方法として、電力増幅器に入力される信号の電圧振幅に応じて、電力増幅器に印加する電源電圧を制御するＥＴ（Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｉｎｇ）方式や、飽和型の電力増幅器の電源電圧を変動させるＥＥＲ（Ｅｎｖｅｌｏｐ Ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ Ｒｅｓｔｏｒａｔｉｏｎ）方式がある。
【０００３】
図８（ａ）には、ＥＴ方式の装置の構成例（ブロック構成例）を示してある。
本例の装置は、入力端子４０１と出力端子４０２、分配器４１１、主増幅器４１２、包絡線検波器４１３、電源回路４１４から構成されている。
具体的には、入力端子４０１、分配器４１１、主増幅器４１２、出力端子４０２が直列に接続されている。また、分配器４１１には包絡線検波器４１３が接続されており、包絡線検波器４１３には電源回路４１４が接続されており、電源回路４１４が主増幅器４１２の電源回路となっている。
【０００４】
図８（ｂ）には、ＥＥＲ方式の装置の構成例（ブロック構成例）を示してある。
ＥＥＲ方式の装置では、図８（ａ）に示されるＥＴ方式の装置と比べて、分配器４１１と主増幅器４１２との間に、ＲＦリミット増幅器４２１が接続されて備えられている。
【０００５】
上述のように、ＥＴ方式やＥＥＲ方式において、主増幅器４１２は高効率で動作することが可能となるが、全体効率については、電源回路４１４の効率も重要になってくる。Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ Ｄｉｖｉｓｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）の信号やＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）の信号のような広帯域の信号の包絡線信号の帯域は広く、この場合、電源回路４１４は高速に動作する必要がある。
【０００６】
高速に動作する電源回路としては、例えば、非特許文献１や非特許文献２に記載されている（非特許文献１、２参照。）。
図９には、高速に動作する電源回路（例えば、図８（ａ）や図８（ｂ）に示される電源回路４１４）の構成例を示してある。
本例の電源回路は、入力端子５０１と出力端子５０２、広帯域な電圧源のプッシュプル増幅器５２１、制御回路である電流検出器５３１及びヒステリシスコンパレータ５３２、高効率なＤＣ／ＤＣコンバータ５３３から構成されている。
なお、プッシュプル増幅器５２１の詳細については後述する。
【０００７】
ここで、入力端子５０１は包絡線検波器（例えば、図８（ａ）や図８（ｂ）に示される包絡線検波器４１３）の出力端子と接続され、出力端子５０２は主増幅器（例えば、図８（ａ）や図８（ｂ）に示される主増幅器４１２）の電源に関する入力端子と接続される。電流検出器５３１は、例えば、抵抗から構成される。
ＤＣ／ＤＣコンバータ５３３は、電圧電源５４１、スイッチ素子５４２、ダイオード５４３、インダクタンス５４４から構成されている。
【０００８】
本例の電源回路では、低い周波数成分は、高効率であるＤＣ／ＤＣコンバータ５３３から供給し、高い周波数成分は、高速動作が可能なプッシュプル増幅器５２１から供給することで、高効率で高速な動作が可能となる。
【０００９】
主増幅器の出力電力が大きい場合には、電源回路からも多くの電流を供給する必要がある。本例の電源回路において、ＤＣ／ＤＣコンバータ５３３としては、スイッチ素子５４２、ダイオード５４３、インダクタンス５４４が必要な電流を流せる部品を選択すればよいが、高スルーレートで動作するオペアンプ５０３については一般的に大電流を流せる部品はない。このため、本例のように、出力にＮＰＮトランジスタ５０８とＰＮＰトランジスタ５０９を接続することで、出力できる電流の容量を増やすことが可能である。
【００１０】
次に、従来方式のプッシュプル増幅器５２１の詳細を説明する。
本例のプッシュプル増幅器５２１は、入力端子（図示せず）と出力端子（図示せず）、演算増幅器（オペアンプ）５０３、バイアス回路を構成する抵抗器５０４、ダイオード５０５、ダイオード５０６、抵抗器５０７、プッシュプル回路のＮＰＮトランジスタ５０８とＰＮＰトランジスタ５０９、直流電圧源５１０と直流電圧源５１１から構成されている。
【００１１】
ＮＰＮトランジスタ５０８とＰＮＰトランジスタ５０９の各々の出力波形は、正弦波を半波整流した波形であり、これはＢ級にバイアスされた増幅器に相当する。Ｂ級増幅器が正弦波を出力するときの電力変換効率ηは（式１）で表されることが知られている。
【数１】
【００１２】
ＮＰＮトランジスタ５０８について（式１）を説明すると、Ｖｄｄは直流電圧源５１０の電源電圧であり、ＶｏｍａｘはＮＰＮトランジスタ５０８の出力電圧の最大値である。（式１）のＶｏｍａｘが直流電圧源５１０の電圧Ｖｄｄと同じ電圧である場合（つまり、飽和出力時）の電圧変換効率ηは７８．５％となるが、最大出力電圧Ｖｏｍａｘが下がると電力変換効率ηも低下する。
【００１３】
図１０には、従来方式のプッシュプル増幅器における電力変換効率特性の一例を示してある。
図１０のグラフでは、横軸はバックオフ（ｄＢ）を表しており、縦軸は電力変換効率（％）を表しており、出力電圧に対する電力変換効率ηの一例を示してある。
ここで、横軸はバックオフで、Ｖｏｍａｘ／Ｖｄｄの対数表示をしており、零点が飽和出力を示す。
【００１４】
なお、ここでは、ＮＰＮトランジスタ５０８について説明したが、ＰＮＰトランジスタ５０９についても同様のことが言える。従って、ＮＰＮトランジスタ５０８とＰＮＰトランジスタ５０９を組み合わせたプッシュプル増幅器の電力変換効率も（式１）及び図１０に示すようになる。
【００１５】
プッシュプル増幅器では、オペアンプやバイアス回路も電力を消費するが、ＮＰＮトランジスタ５０８及びＰＮＰトランジスタ５０９の電流増幅率ｈｆｅが大きいため、オペアンプの消費電力はプッシュプル増幅器の消費電力と比較すると僅かであるため、図１０に示される電力変換効率特性とほぼ一致する。
【００１６】
ところで、Ｗ−ＣＤＭＡ信号やＯＦＤＭ信号は、広帯域な信号であるとともに、平均電力とピーク電力との比であるＰＡＰＲ（Ｐｅａｋ ｔｏ Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ）が８ｄＢ程度である。
図１１には、ＯＦＤＭ信号における包絡線信号のスペクトラムの累積確率密度分布の一例を示してある。
図１１のグラフでは、横軸は周波数（ＭＨｚ）を表しており、縦軸は累積確率密度分布（％）を表している。
これは、帯域が１０ＭＨｚでＰＡＰＲが８ｄＢであるＯＦＤＭ変調信号の包絡線を求めて、電力の累積確率密度分布をＤＣから１０ＭＨｚまでプロットしたグラフである。
【００１７】
ここで、電源回路（例えば、図９に示される電源回路）では、ＤＣ成分と低い周波数成分はＤＣ／ＤＣコンバータ５３３から供給し、高い周波数成分はプッシュプル増幅器５２１から供給するが、仮に、３ＭＨｚ以下をＤＣ／ＤＣコンバータ５３３から供給し、３ＭＨｚ以上をプッシュプル増幅器５２１から供給すると、図１１のグラフから、電源回路が供給する電力の内、ＤＣ／ＤＣコンバータ５３３から９０％の電力を供給し、プッシュプル増幅器５２１から１０％の電力を供給することになる。
【００１８】
また、ＤＣ／ＤＣコンバータ５３３の電力変換効率は、スイッチ素子５４２のオン抵抗やスイッチング損失、ダイオード５４３の順方向電圧、インダクタンス５４４の損失などで決まり、ηｄとする。一方、プッシュプル増幅器５２１の電力変換効率は、図１０から読み取れ、ＯＦＤＭ信号のＰＡＰＲが８ｄＢであることから、当該電力変換効率は−８ｄＢの電力変換効率となり、ここでは、このときの電力変換効率をηｂとする。
【００１９】
以上の条件において、電源回路が主増幅器へ供給する電力の内、１０％を電力変換効率ηｂのプッシュプル増幅器から供給し、９０％を電力変換効率ηｄのＤＣ／ＤＣコンバータ５３３から供給することになる。これにより、電源回路の電力変換効率ηｓは（式２）により計算できる。
【数２】
【００２０】
仮に、ηｂ＝３０％、ηｄ＝９０％として計算すると、ηｓ＝７５％となる。電源回路の電力変換効率を改善するためには、電力変換効率が低いプッシュプル増幅器の効率を上げることが必要である。
【００２１】
上述のように、図９に示されるような電源回路では、広帯域、且つ、ＰＡＰＲが高い信号においては、プッシュプル増幅器の電力変換効率が低いため、電源回路としての電力変換効率が低下するという問題があった。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００９−１５９２１８号公報
【非特許文献】
【００２３】
【非特許文献１】“Ａｎ Ｉｍｐｒｏｖｅｄ Ｐｏｗｅｒ−Ａｄｄｅｄ Ｅｆｆｉｃｉｅｎｃｙ １９−ｄＢｍ Ｈｙｂｒｉｄ Ｅｎｖｅｌｏｐｅ Ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ Ｒｅｓｔｏｒａｔｉｏｎ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ ｆｏｒ ８０２．１１ｇ ＷＬＡＮ Ａｐｐｌｉｃａｔｉｏｎｓ”、Ｆｅｉｐｅｎｇ Ｗａｎｇ ｅｔ ａｌ．、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＩＣＲＯＷＡＶＥ ＴＨＥＯＲＹ ＡＮＤ ＴＥＣＨＮＩＱＵＥＳ、 ＶＯＬ．５４、ＮＯ．１２、ＤＥＣＥＭＢＥＲ ２００６、 ｐ．４０８６−４０９９
【非特許文献２】“Ａ Ｃｌａｓｓ Ｂ Ｓｗｉｔｃｈ−Ｍｏｄｅ Ａｓｓｉｓｔｅｄ Ｌｉｎｅａｒ Ａｍｐｌｉｆｉｅｒ”、Ｇｅｏｆｆｒｅｙ Ｒ． Ｗａｌｋｅｒ、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＰＯＷＥＲ ＥＬＥＣＴＲＯＮＩＣＳ、 ＶＯＬ．１８、ＮＯ．６、ＮＯＶＥＭＢＥＲ ２００３、 ｐ．１２７８−１２８５
【発明の概要】
【発明が解決しようとする課題】
【００２４】
上述のように、従来の電源回路では、電力変換効率を向上させることが要求されていた。
本発明は、このような従来の事情に鑑み為されたもので、電力変換効率を改善した電源回路を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するため、本発明では、出力端子から電源電圧を出力する電源回路において、次のような構成とした。
すなわち、スイッチと直流電圧源とダイオードが直列に接続され前記ダイオードの一端が前記出力端子側と接続された回路部を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの前記出力端子側のブロックの前記ダイオードの他端ともう一方のブロックとが接続されるように、接続されて構成された電源電圧生成回路を備えた。
そして、電源電圧制御手段が、所定の参照信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン／オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する。
従って、電力変換効率を改善した電源回路を実現することができる。
【００２６】
以下で、更なる構成例を示す。
一構成例として、前記電源電圧生成回路と同様な構成を有する複数の回路であって前記ブロックの段数が同一のもの又は異なるものが直列に接続され、
この場合に、隣接する異なる電源電圧生成回路のうちの前記出力端子側の電源電圧生成回路を構成する当該出力端子側とは反対側の端のブロックの前記ダイオードの他端（のみ）ともう一方の電源電圧生成回路を構成する前記複数のブロックの前記ダイオードの一端とが接続される。
従って、複数の電源電圧生成回路を直列に接続して用いることができる。
【００２７】
一構成例として、前記所定の参照信号と前記出力端子側へ伝送する信号を入力する誤差増幅器と、
前記誤差増幅器側から前記出力端子側へ伝送する信号に前記電源電圧生成回路からの信号を加算する加算器と、
を備えた。
従って、誤差増幅器により波形歪を小さくすることができる。
【００２８】
一構成例として、プッシュプル増幅器を構成する増幅器の端子に当該電源回路の前記出力端子が直接又は間接に接続され、
当該電源回路は前記プッシュプル増幅器を構成する前記増幅器へ電源電圧を供給する。
従って、一例として、プッシュプル増幅器の電源回路として適用することができる。
【００２９】
一構成例として、増幅器のコレクタ端子又はドレイン端子に当該電源回路の前記出力端子が直接又は間接に接続され、
当該電源回路は前記増幅器へ電源電圧を供給する。
従って、一例として、増幅器のコレクタ端子又はドレイン端子への電源電圧の供給に適用することができる。
【００３０】
一構成例として、入力信号を増幅する電力増幅器であって、
前記入力信号を増幅する増幅素子と、
前記電源電圧生成回路と、
前記電源電圧制御手段と、を備え、
前記電源電圧生成回路は、前記増幅素子に対して電源電圧を出力し、
前記電源電圧制御手段は、前記所定の参照信号として、前記入力信号の信号レベル又は前記増幅素子で増幅された出力信号の信号レベルを用いる。
従って、増幅素子を備えた電力増幅器を実現することができる。
【００３１】
一構成例として、入力信号を差動増幅器及びプッシュプル回路により増幅するプッシュプル増幅器であって、
前記差動増幅器からの出力信号を前記プッシュプル回路により増幅し、前記プッシュプル回路からの出力信号を前記差動増幅器の入力信号として帰還する構成を有しており、
当該プッシュプル増幅器は、前記プッシュプル回路を構成する複数の増幅素子の各々の電源電圧を生成する回路として、前記電源電圧生成回路を備え、また、前記電源電圧制御手段を備えた。
従って、差動増幅器及びプッシュプル回路を備えたプッシュプル増幅器を実現することができる。
【００３２】
一構成例として、プッシュプル増幅器を備え、入力信号を増幅して出力する電源用の回路であって、
前記プッシュプル増幅器からの出力の電流値を検出する電流検出器と、
前記電流検出器により検出された電流値を入力するヒステリシスコンパレータと、
前記ヒステリシスコンパレータからの出力信号に応じて制御されるＤＣ／ＤＣコンバータと、を備え、
前記プッシュプル増幅器からの出力信号と前記ＤＣ／ＤＣコンバータからの出力信号が合成されて当該電源用の回路の出力信号として出力される構成を有する、
ことを特徴とする電源用の回路。
従って、電源用の回路（電源電圧生成回路を備えた電源回路を有するプッシュプル増幅器を用いて構成された電源回路）を実現することができる。
【発明の効果】
【００３３】
以上説明したように、電力変換効率を改善した電源回路を実現することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施例（第１実施例）に係るプッシュプル増幅器の構成例を示す図である。
【図２】（ａ）はプッシュプル増幅器におけるスイッチ制御信号の一例を示す図であり、（ｂ）はトランジスタのコレクタ（Ｃ）端子の電圧を示す図である。
【図３】プッシュプル増幅器における電力変換効率特性の一例を示す図である。
【図４】本発明の一実施例（第２実施例）に係る制御用電源回路（印加電圧制御回路）の構成例を示す図である。
【図５】ノードＡ端子の電圧を示す図である。
【図６】本発明の一実施例（第３実施例）に係る制御用電源回路（印加電圧制御回路）の構成例を示す図である。
【図７】本発明の一実施例（第４実施例）に係る制御用電源回路（印加電圧制御回路）の構成例を示す図である。
【図８】（ａ）はＥＴ方式の装置の構成例を示す図であり、（ｂ）はＥＥＲ方式の装置の構成例を示す図である。
【図９】高速に動作する電源回路の構成例を示す図である。
【図１０】従来方式のプッシュプル増幅器における電力変換効率特性の一例を示す図である。
【図１１】ＯＦＤＭ信号における包絡線信号のスペクトラムの累積確率密度分布の一例を示す図である。
【発明を実施するための形態】
【００３５】
本発明に係る実施例を図面を参照して説明する。
【実施例１】
【００３６】
本発明の第１実施例を説明する。
図１には、本発明の一実施例に係るプッシュプル増幅器の構成例を示してある。
本例のプッシュプル増幅器は、入力端子１と出力端子２、演算増幅器（オペアンプ）３、バイアス回路を構成する抵抗器４、ダイオード５、ダイオード６、抵抗器７、プッシュプル回路のＮＰＮトランジスタ８とＰＮＰトランジスタ９、直流電圧源１０と直流電圧源１１を備えており、これらの構成については、概略的には、図９（プッシュプル増幅器５２１の部分）に示される対応する部分と同様であるが、本例では、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）の接続の仕方と、ＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）の接続の仕方が異なっている。
【００３７】
本例のプッシュプル増幅器は、上記のような従来方式と同様な構成を有するとともに、更に、複数（本例では、８つ）の直流電圧源２１〜２８、これと同数（本例では、８つ）のスイッチ３１〜３８、これと同数（本例では、８つ）のダイオード４１〜４８、直流電圧源５１と直流電圧源５２、スイッチ制御部６１を備えている。
また、直流電圧源５１の−側の出力点７１と、直流電圧源５２の＋側の出力点７２を示してある。
【００３８】
具体的な接続の仕方を説明する。
まず、ＮＰＮトランジスタ８側について説明する。
ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）と直流電圧源５１（電圧Ｖ０）の＋側とが接続されている。
直流電圧源５１の−側（出力点７１）には、直列に設けられた４段の回路のそれぞれが接続されている。
【００３９】
各段の回路は、１つのダイオード（それぞれ、４１、４２、４３、４４）と、１つの直流電圧源（それぞれ、２１、２２、２３、２４）と、１つのスイッチ（それぞれ、３１、３２、３３、３４）から構成されている。
初段である１段目の回路は、端点（本例では、接地されている点）８１に対して直流電圧源２１の−側とダイオード４１のアノード端子を並列に接続し、直流電圧源２１の＋側とスイッチ３１の一端を接続し、ダイオード４１のカソード端子と出力点７１を接続して、構成されている。
【００４０】
初段及び最終段ではない中間段の回路（本例では、２〜３段目の回路）は、前段のスイッチ３１、３２の他端（前段の直流電圧源２１、２２とは接続されていない方の端子）に対して直流電圧源２２、２３の−側とダイオード４２、４３のアノード端子を並列に接続し、直流電圧源２２、２３の＋側とスイッチ３２、３３の一端を接続し、ダイオード４２、４３のカソード端子と出力点７１を接続して、構成されている。
【００４１】
最終段の回路（本例では、４段目の回路）は、前段のスイッチ３３の他端（前段の直流電圧源２３とは接続されていない方の端子）に対して直流電圧源２４の−側とダイオード４４のアノード端子を並列に接続し、直流電圧源２４の＋側とスイッチ３４の一端を接続し、スイッチ３４の他端及びダイオード４４のカソード端子と出力点７１を接続して、構成されている。
ここで、全ての段の回路のダイオード４１〜４４のカソード端子は、共通の出力点７１に接続される。
なお、１段目の回路から４段目の回路まで、順に、直流電圧源２１、２２、２３、２４の電圧をＶ１、Ｖ２、Ｖ３、Ｖ４とする。
【００４２】
次に、ＰＮＰトランジスタ９側について説明する。
ＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）と直流電圧源５２（電圧Ｖ０）の−側とが接続されている。
直流電圧源５２の＋側（出力点７２）には、直列に設けられた４段の回路のそれぞれが接続されている。
【００４３】
各段の回路は、１つのダイオード（それぞれ、４５、４６、４７、４８）と、１つの直流電圧源（それぞれ、２５、２６、２７、２８）と、１つのスイッチ（それぞれ、３５、３６、３７、３８）から構成されている。
初段である１段目の回路は、端点（本例では、接地されている点）８２に対してスイッチ３５の一端とダイオード４５のカソード端子を並列に接続し、スイッチ３５の他端と直流電圧源２５の＋側を接続し、ダイオード４５のアノード端子と出力点７２を接続して、構成されている。
【００４４】
初段及び最終段ではない中間段の回路（本例では、２〜３段目の回路）は、前段の直流電圧源２５、２６の−側に対してスイッチ３６、３７の一端とダイオード４６、４７のカソード端子を並列に接続し、スイッチ３６、３７の他端と直流電圧源２６、２７の＋側を接続し、ダイオード４６、４７のアノード端子と出力点７２を接続して、構成されている。
【００４５】
最終段の回路（本例では、４段目の回路）は、前段の直流電圧源２７の−側に対してスイッチ３８の一端とダイオード４８のカソード端子を並列に接続し、スイッチ３８の他端と直流電圧源２８の＋側を接続し、直流電圧源２８の−側及びダイオード４８のアノード端子と出力点７２を接続して、構成されている。
ここで、全ての段の回路のダイオード４５〜４８のアノード端子は、共通の出力点７２に接続される。
なお、１段目の回路から４段目の回路まで、順に、直流電圧源２５、２６、２７、２８の電圧をＶ１、Ｖ２、Ｖ３、Ｖ４とする。
【００４６】
次に、ＮＰＮトランジスタ８側とＰＮＰトランジスタ９側に共通な部分について説明する。
入力端子１とオペアンプ３の＋端子との間の接続線に、スイッチ制御部６１が接続されている。
スイッチ制御部６１は、入力端子１から入力される信号に基づいて、ＮＰＮトランジスタ８側の４段の回路のそれぞれのスイッチ３１〜３４と、ＰＮＰトランジスタ９側の４段の回路のそれぞれのスイッチ３５〜３８を制御する。
なお、スイッチ制御部６１からＮＰＮトランジスタ８側の４段の回路のそれぞれのスイッチ３１〜３４への制御信号（スイッチ制御信号）をＣ１、Ｃ２、Ｃ３、Ｃ４とし、スイッチ制御部６１からＰＮＰトランジスタ９側の４段の回路のそれぞれのスイッチ３５〜３８への制御信号（スイッチ制御信号）をＣ５、Ｃ６、Ｃ７、Ｃ８とする。
【００４７】
このように、本例のプッシュプル増幅器では、図９（プッシュプル増幅器５２１の部分）の従来方式との違いは、ＮＰＮトランジスタ８及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子に接続されている電源回路にある。
なお、従来方式では、ＮＰＮトランジスタ５０８のコレクタ（Ｃ）端子には直流電圧源５１０が接続されているとともに、ＰＮＰトランジスタ５０９のコレクタ（Ｃ）端子には直流電圧源５１１が接続されており、ＮＰＮトランジスタ５０８及びＰＮＰトランジスタ５０９のコレクタ（Ｃ）端子の電圧は固定であった。
【００４８】
これに対して、本例の方式では、スイッチ３１〜３８を入力レベルによって切り替えることにより、ＮＰＮトランジスタ８及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子の電圧値が変化する。
直流電圧源２１とスイッチ３１とダイオード４１で１つのブロック（１つの段の回路）を構成し、このような同じ構成を有するブロックが４段と直流電圧源５１が接続されてＮＰＮトランジスタ８のコレクタ（Ｃ）端子に接続される。同様に、直流電圧源２５とスイッチ３５とダイオード４５で１つのブロック（１つの段の回路）を構成し、このような同じ構成を有するブロックが４段と直流電圧源５２が接続されてＰＮＰトランジスタ９のコレクタ（Ｃ）端子に接続される。
スイッチ３１〜３８は、スイッチ制御部６１から出力されるスイッチ制御信号Ｃ１〜Ｃ８で制御される。
【００４９】
ここで、本例では、印加電圧を制御するための回路（印加電圧制御回路）をプッシュプル増幅器の電源に適用した場合の例を示している。
具体的には、各段のダイオード４１〜４８は各段から印加電圧制御回路の出力点７１、７２へ直接接続される。本例では、ＮＰＮトランジスタ８のコレクタ（Ｃ）側に接続されている印加電圧制御回路においては、４つのダイオード４１〜４４のカソード端子が出力点７１に接続される。同様に、ＰＮＰトランジスタ９のコレクタ（Ｃ）側に接続されている印加電圧制御回路においては、４つのダイオード４５〜４８のアノード端子が出力点７２に接続される。また、各スイッチ３１〜３８は、スイッチ制御部６１から出力されるスイッチ制御信号Ｃ１〜Ｃ８で制御される。
【００５０】
本例のプッシュプル増幅器における動作について説明する。
図２（ａ）には、本例のプッシュプル増幅器におけるスイッチ制御信号Ｃ１〜Ｃ８の一例を示してあり、これに対応して、図２（ｂ）には、トランジスタ８、９のコレクタ（Ｃ）端子の電圧を示してある。
図２（ａ）のグラフでは、横軸は時間を表しており、縦軸はスイッチ制御信号がスイッチをオン（ＯＮ）にする状態（本例では、ハイ（Ｈ）の状態）であるか或いはスイッチをオフ（ＯＦＦ）にする状態（本例では、ロウ（Ｌ）の状態）であるかを表している。
図２（ｂ）のグラフでは、横軸は時間を表しており、縦軸はノードＡ、Ｂについて電圧を表している。なお、基準電圧としては、例えば、ゼロ（０）が用いられる。
【００５１】
図２（ａ）、（ｂ）により、スイッチ制御信号Ｃ１〜Ｃ８の状態に対する、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）の電圧及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）の電圧の関係が示されている。
なお、説明のために、時間（時刻）Ｔ１〜Ｔ１６を示してある。
【００５２】
より具体的に説明する。
本例では、スイッチ制御信号Ｃ１〜Ｃ８がＨであるときに、対応するスイッチ３１〜３８がオンする。
プッシュプル増幅器が基準電圧よりも高い信号を出力する場合、即ち、ＮＰＮトランジスタ８が動作する場合について、ＮＰＮトランジスタ８のコレクタ（Ｃ）側に接続された印加電圧制御回路に着目して動作を説明する。
全てのスイッチ３１〜３４のスイッチ制御信号Ｃ１〜Ｃ４がＬであるときには、直流電圧源２１〜２４には電流が流れず、電流はダイオード４１に流れる。スイッチ３１のスイッチ制御信号Ｃ１がＨであり他のスイッチ３２〜３４のスイッチ制御信号Ｃ２〜Ｃ４がＬであるときは、電流は直流電圧源２１とダイオード４２に流れ、ダイオード４１には電流が流れない。スイッチ３１のスイッチ制御信号Ｃ１とスイッチ３２のスイッチ制御信号Ｃ２がＨであり他のスイッチ３３、３４のスイッチ制御信号Ｃ３、Ｃ４がＬであるときには、直流電圧源２１及び直流電圧源２２とダイオード４３に電流が流れ、ダイオード４１とダイオード４２には電流が流れない。スイッチ３１〜３３のスイッチ制御信号Ｃ１〜Ｃ３がＨであり他のスイッチ３４のスイッチ制御信号Ｃ４がＬであるときには、直流電圧源２１〜２３とダイオード４４に電流が流れ、ダイオード４１〜４３には電流が流れない。全てのスイッチ３１〜３４のスイッチ制御信号Ｃ１〜Ｃ４がＨであるときには、直流電圧源２１〜２４に電流が流れ、ダイオード４１〜４４には電流が流れない。
【００５３】
次に、ノードＡの電圧に着目して説明する。
時間が０からＴ１までの間は、スイッチ制御信号Ｃ１〜Ｃ４が全てＬであるため、スイッチ３１〜３４は全てオフであり、従って、電流はダイオード３１を流れ、ノードＡには直流電圧源５１の電圧Ｖ０からダイオード３１の順方向電圧ＶＦを差し引いた電圧Ｖ０−ＶＦが印加される。
続いて、時間がＴ１からＴ２までの間はスイッチ制御信号Ｃ１のみがＨであり他のスイッチ制御信号Ｃ２〜Ｃ４はＬであるため、スイッチ３１のみがオンしている。すると、電流は直流電圧源２１とダイオード４２及び直流電圧源５１を流れるため、ノードＡの電圧はＶ０＋Ｖ１−ＶＦとなる。つまり、スイッチがオンになるブロックの直流電圧源の電圧を直流電圧源５１の電圧Ｖ０に加算した電圧からダイオード一個分の順方向電圧ＶＦを差し引いた電圧がノードＡにかかる。
【００５４】
続いて、時間Ｔ２、Ｔ３のそれぞれでスイッチ制御信号Ｃ２、Ｃ３のそれぞれがＨとなりスイッチ３２、３３のそれぞれがオンになることで、ノードＡの電圧としては、電圧Ｖ２、Ｖ３のそれぞれが加算される。
続いて、時間Ｔ４でスイッチ制御信号Ｃ１〜Ｃ４の全てがＨとなり、スイッチ３１〜３４の全てがオンになると、電流は直流電圧源２１〜２４（のみ）を通過し、ダイオード４１〜４４は通過しないため、ノードＡに印加される電圧はＶ０＋Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４となる。
【００５５】
また、時間Ｔ５でスイッチ制御信号Ｃ４がＬとなりスイッチ３４がオフになることで、ノードＡに印加される電圧はＶ０＋Ｖ１＋Ｖ２＋Ｖ３−ＶＦとなる。
続いて、時間Ｔ６、Ｔ７、Ｔ８のそれぞれでスイッチ制御信号Ｃ３、Ｃ２、Ｃ１のそれぞれがＬとなりスイッチ３３、３２、３１のそれぞれがオフになることで、ノードＡの電圧としては、電圧Ｖ３、Ｖ２、Ｖ１のそれぞれが減算される。
本例では、いずれの状態においても、電流が流れるダイオードは１個以下であるため、差し引かれるダイオードの順方向電圧は１個分のＶＦ以下となる。
【００５６】
次に、ノードＢの電圧に着目して説明する。
ノードＢの電圧についても、ノードＡの電圧について説明したのと同様に、スイッチ制御信号Ｃ５〜Ｃ８で制御されるスイッチ３５〜３８がオン、オフ切り替えすることで、対応する電圧Ｖ１〜Ｖ４の大きさの加算、減算などがされる。
なお、時間Ｔ９〜Ｔ１６におけるノードＢの電圧の変化の例が図２（ａ）、（ｂ）に示されている。ノードＢの電圧については、ノードＡの電圧に対して正負が逆になっている。
【００５７】
ここで、以上の説明では、簡単のために、全てのダイオード４１〜４８の特性は等しいものとして、等しい大きさの順方向電圧ＶＦを持つものとして説明したが、必要なダイオードの耐圧などの特性を考慮して、各段に応じて最適なダイオード（例えば、順方向電圧が異なるダイオード）を選択することも可能である。
【００５８】
スイッチ制御部６１の動作について説明する。
ノードＡの電圧を制御するためのスイッチ３１〜３４を制御するスイッチ制御信号Ｃ１〜Ｃ４は、出力波形が正であるときに変化する。
スイッチ制御信号Ｃ１は出力波形の電圧がＶ０−ＶＦよりも大きいときにＨとなり、スイッチ制御信号Ｃ２は出力波形の電圧がＶ０＋Ｖ１−ＶＦよりも大きいときにＨとなり、スイッチ制御信号Ｃ３は出力波形の電圧がＶ０＋Ｖ１＋Ｖ２−ＶＦよりも大きいときにＨとなり、スイッチ制御信号Ｃ４は出力波形の電圧がＶ０＋Ｖ１＋Ｖ２＋Ｖ３−ＶＦよりも大きいときにＨとなる。
【００５９】
ノードＢの電圧を制御するためのスイッチ３５〜３８を制御するスイッチ制御信号Ｃ５〜Ｃ８は、出力波形が負であるときに変化する。
スイッチ制御信号Ｃ５は出力波形の電圧が−Ｖ０＋ＶＦよりも小さいときにＨとなり、スイッチ制御信号Ｃ６は出力波形の電圧が−Ｖ０−Ｖ１＋ＶＦよりも小さいときにＨとなり、スイッチ制御信号Ｃ７は出力波形の電圧が−Ｖ０−Ｖ１−Ｖ２＋ＶＦよりも小さいときにＨとなり、スイッチ制御信号Ｃ８は出力波形の電圧が−Ｖ０−Ｖ１−Ｖ２−Ｖ３＋ＶＦよりも小さいときにＨとなる。
【００６０】
その他の条件では、スイッチ制御信号Ｃ１〜Ｃ８はＬとなる。
以上のような条件でスイッチ制御信号Ｃ１〜Ｃ８が動作するようにスイッチ制御部６１は構成されており、このような構成は例えばコンパレータ回路を用いることで容易に実現することができる。このコンパレータ回路にはヒステリシス特性を持たせてもよい。
【００６１】
図１に示されるように、本例では、スイッチ制御部６１は、入力端子１から入力される信号からスイッチ制御信号Ｃ１〜Ｃ８を作成するため、入力レベルに対する出力レベルの利得を考慮して設計される。
なお、他の構成例として、スイッチ制御部６１が、出力端子２から出力される信号（或いは、他のところの信号）に基づいてスイッチ制御信号Ｃ１〜Ｃ８を作成する構成が用いられてもよい。
【００６２】
ここで、各電圧Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４としては、それぞれ種々な値が用いられてもよく、例えば、同じ電圧であってもよく、また、それぞれ異なった電圧であってもよい。
また、本例では、ノードＡの電圧及びノードＢの電圧は、それぞれ５段階に変化するように構成されているが、何段でも構わない。具体例として、本例では、オンオフ切り替えが可能な直流電圧源を４段使用する構成例を示したが、必要な電圧ステップが得られるように他の段数が選択されて実施されてもよい。
また、本例では、スイッチ制御信号Ｃ１〜Ｃ８について、出力波形とＶ０、Ｖ１、Ｖ２、Ｖ３、ＶＦの加算又は減算で組み合わせた値とを比較して信号レベルを決めているが、必ずしもそのようにする必要はなく、他の構成が用いられてもよい。
【００６３】
本例の方式では、図２（ａ）、（ｂ）を参照して説明したように、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）の電圧及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）の電圧が、出力波形に応じて変化する。つまり、出力波形が小さいときはコレクタ（Ｃ）端子の電圧の絶対値も小さくなるように、ノードＡの電圧及びノードＢの電圧を制御する。
【００６４】
一方、従来方式では、図１０に示されるように、出力レベルが飽和出力から下がるに従って、電力変換効率も下がってしまう。これは（式１）で示される通りである。
これに対して、本例の方式では、コレクタ（Ｃ）端子の電圧を出力波形に応じて制御するため、常に飽和出力に近い状態で動作する。このため、本例の方式では、従来方式と比較して、電力変換効率が向上する。
【００６５】
図３には、本例のプッシュプル増幅器における電力変換効率特性の一例を示してある。
図３のグラフでは、横軸はバックオフ（ｄＢ）を表しており、縦軸は電力変換効率（％）を表しており、出力電圧に対する電力変換効率の一例を示してある。
ここで、横軸はバックオフで、（式１）におけるＶｏｍａｘ／Ｖｄｄの対数表示をしており、零点が飽和出力を示す。
【００６６】
図３に示される本例の電力変換特性では、図１０に示される従来方式の電力変換特性と比較して、飽和出力よりも低い出力で効率が向上している。
なお、本例では、バイポーラトランジスタによる回路で説明しているが、電界効果トランジスタによる回路でもよく、同様の効果が得られる。
【００６７】
以上のように、本例の印加電圧制御回路（制御型電源回路）では、次のような構成とした。
すなわち、複数の電源入力端子、スイッチ３１〜３８、及び、ダイオード４１〜４８を持つ。前記複数の電源入力端子には、それぞれ、直流電圧源２１〜２８が接続される。前記複数のスイッチ３１〜３８は、前記複数の電源入力端子に接続された直流電圧源２１〜２８を個別に導通又は非導通に切り替えるように接続され、且つ、前記複数のスイッチ３１〜３８の導通、非導通の状態により、前記複数の直流電圧源２１〜２８が直列に接続され、且つ、直列に接続される直流電圧源２１〜２８の個数が制御されることが可能である。制御型電源において、前記複数のダイオード４１〜４８は、直列に接続されたスイッチ３１〜３８と直流電圧源２１〜２８の一方の端子と出力端子との間に接続される。前記複数のスイッチ３１〜３８と縦続接続される電源の個数によって決まる、切り替え可能な従属段数の数よりも、出力信号が通過するダイオード４１〜４８の個数が少ない。
【００６８】
また、本例の印加電圧制御回路では、出力段にプッシュプル回路を具備し、参照信号（例えば、入力信号や出力信号など）の波形に応じて、出力電圧を制御する構成とし、この場合に、本例に示されるような印加電圧制御回路をプッシュプル増幅器の電源に適用した。
また、本例では、コレクタ（Ｃ）端子又はドレイン（Ｄ）端子の電圧を制御することで、高効率を実現するプッシュプル増幅器において、本例に示されるような印加電圧制御回路により、コレクタ（Ｃ）端子又はドレイン（Ｄ）端子の電圧を制御する。ここで、本例では、コレクタ（Ｃ）端子の電圧を制御する構成例を示したが、ドレイン（Ｄ）端子などの電圧を制御する構成が用いられてもよい。
また、本例の印加電圧制御回路やプッシュプル増幅器は、例えば、広帯域の高周波信号で無線通信を行う送信機などに適用することが可能である。
【００６９】
ここで、例えば、図９に示されるような従来方式に係るプッシュプル増幅器５２１では、ＮＰＮトランジスタ５０８のコレクタ（Ｃ）端子、ＰＮＰトランジスタ５０９のコレクタ（Ｃ）端子に接続される直流電圧源５１０、直流電圧源５１１の電圧は出力レベルに関係なく一定であるため、出力レベルが下がるに従って電力変換効率も低下してしまった。
そこで、本例では、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子の電圧及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子の電圧を出力レベルに応じて制御するようにした。
【００７０】
一構成例として、入力信号を差動増幅器（本例では、オペアンプ３）及びプッシュプル回路（本例では、トランジスタ８、９を用いて構成されるもの）により電力増幅を行うプッシュプル増幅器であって、差動増幅器の出力信号をプッシュプル回路において増幅すること、プッシュプル回路の出力を差動増幅器の入力に帰還すること、プッシュプル回路を構成する複数の増幅素子（本例では、トランジスタ８、９）の各々の電源電圧を当該プッシュプル増幅器の入力信号若しくは出力信号の信号レベルに応じて制御すること、を行う。
【００７１】
従って、本例では、増幅器（本例では、プッシュプル増幅器）において、オペアンプ３の出力を補助するために接続される増幅器（主に、本例のようにプッシュプル回路）の高効率化を実現して増幅効率を向上させることができる。
このように、本例では、従来方式のプッシュプル増幅器（プッシュプル回路で出力を強化したオペアンプ回路）の電力変換効率が、出力レベルが下がるに従って低下する、という問題を改善することができる。
【００７２】
以上に説明したように、本例の印加電圧制御回路やプッシュプル増幅器では、複数の直流電圧源２１〜２８を直列に接続して、各々の直流電圧源２１〜２８をオン／オフすることで、直列に導通される直流電圧源２１〜２８の段数を制御することを可能とし、そして、ダイオード４１〜４８の順方向電圧により生じる電力損失の増大を最小限に抑え、効率を改善することができる。これにより、本例では、例えば、ＥＥＲ方式の電力変換効率を向上することが可能となり、消費電力の低減、電力損失により発生する熱を放熱するための放熱フィンの小型化に寄与する。また、本例では、トランジスタ８、９のコレクタ電圧を出力レベル（出力レベル自体が参照されずに、出力レベルに関する他の指標が参照されてもよい）に応じて制御することから、トランジスタ８、９のコレクタ−エミッタにかかる電圧を低く抑えることができるため、設計時に低い耐圧のトランジスタを選択することができる。
【実施例２】
【００７３】
本発明の第２実施例を説明する。
上述した第１実施例では、制御用電源回路（印加電圧制御回路）をプッシュプル増幅器の電圧源として使用する例を示したが、他の例として、このような印加電圧制御回路を単独で使用することもでき、例えば、図８（ａ）や図８（ｂ）に示される電源回路４１４として使用することが可能であり、つまり、ＥＴ方式やＥＥＲ方式の電源回路として適用することが可能である。
【００７４】
図４には、本発明の一実施例に係る制御用電源回路（印加電圧制御回路）の構成例を示してある。
本例の印加電圧制御回路は、図１に示されるノードＡ側の印加電圧制御回路と同様な構成を有しており、同様な動作を行う。
具体的には、本例の印加電圧制御回路は、入力端子１０１、４個の直流電圧源１２１〜１２４、４個のスイッチ１３１〜１３４、４個のダイオード１４１〜１４４、直流電圧源１５１、スイッチ制御部１６１を備えている。また、端点（本例では、接地されている点）１７１を示してある。
【００７５】
図５には、ノードＡ端子の電圧を示してある。
図５のグラフでは、横軸は時間を表しており、縦軸はノードＡについて電圧を表している。なお、基準電圧としては、例えば、ゼロ（０）が用いられる。
本例においても、図２（ａ）、（ｂ）に示されるのと同様な動作が行われ、いずれの状態においても、電流が流れるダイオードは１個以下であるため、差し引かれるダイオードの順方向電圧は１個分のＶＦ以下となる。
本例のような構成をとることで、より簡易な構成で出力信号に追従した電源を作ることができる。
【００７６】
ここで、上述した第１実施例で述べた内容において、本例と同様な構成に関するものについては、本例に適用することが可能である。例えば、本例では、スイッチ制御部１６１は、入力端子１０１から入力される信号からスイッチ制御信号Ｃ１〜Ｃ４を作成するため、入力レベルに対する出力レベルの利得を考慮して設計される。また、各電圧Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４としては、それぞれ種々な値が用いられてもよく、例えば、同じ電圧であってもよく、また、それぞれ異なった電圧であってもよい。また、本例では、ノードＡの電圧は、それぞれ５段階に変化するように構成されているが、何段でも構わない。また、本例では、スイッチ制御信号Ｃ１〜Ｃ４について、出力波形とＶ０、Ｖ１、Ｖ２、Ｖ３、ＶＦの加算又は減算で組み合わせた値とを比較して信号レベルを決めているが、必ずしもそのようにする必要はなく、他の構成が用いられてもよい。
【００７７】
本例の印加電圧制御回路を図８（ａ）や図８（ｂ）に示される電源回路４１４として使用する場合には、入力端子１０１は図８（ａ）や図８（ｂ）に示される包絡線検波器４１３の出力端子と接続されており、出力端子（ノードＡ）は図８（ａ）や図８（ｂ）に示される電源回路の主増幅器４１２の電源入力端子と接続されている。
【実施例３】
【００７８】
本発明の第３実施例を説明する。
図６には、本発明の一実施例に係る制御用電源回路（印加電圧制御回路）の構成例を示してある。
本例の印加電圧制御回路は、図４に示されるのと同様な構成において、更に、誤差増幅器（誤差アンプ）２０１と、加算器２０２を備えている。
【００７９】
誤差増幅器２０１の２つの入力端子のうちの一方は入力端子１０１と接続されており、他方はノードＡと接続されている。
加算器２０２の２つの入力端子のうちの一方は誤差増幅器２０１の出力端子と接続されており、他方は直流電圧源１５１の＋側と接続されている。
加算器２０２の出力端子はノードＡ側と接続されており、その接続線を流れる信号（出力信号）が誤差増幅器２０１へフィードバックされる。
【００８０】
本例の印加電圧制御回路では、誤差増幅器２０１を追加して、参照信号（本例では、入力信号）と出力信号とを比較して、その誤差分の補正を行うことで、より所望の出力信号波形を得ることが可能となる。このように、本例の印加電圧制御回路から出力される信号の波形は、より所望の波形に近づき、例えば、波形歪の小さい信号を出力することが可能となる。
【００８１】
以上のように、本例の印加電圧制御回路（制御型電源回路）では、誤差増幅器２０１を具備し、参照信号の波形と印加電圧制御回路の出力波形を比較し、その差分を補正することにより、参照信号の波形に応じた出力信号の波形を得ることができる。
【実施例４】
【００８２】
本発明の第４実施例を説明する。
図７には、本発明の一実施例に係る制御用電源回路（印加電圧制御回路）の構成例を示してある。
本例の制御用電源回路（印加電圧制御回路）は、概略的には、図６に示されるような構成に対して、更に、もう１つの印加電圧制御回路（説明の便宜上から、印加電圧制御回路要素と言う。）を縦（直列）に接続したような構成となっている。
【００８３】
具体的には、本例の印加電圧制御回路は、入力端子３０１、誤差増幅器２０１、加算器２０２、直流電圧源１５１、スイッチ制御部３１１、第１の印加電圧制御回路要素、第２の印加電圧制御回路要素を備えている。
第１の印加電圧制御回路要素は、図６に示されるものと同様に、４個の直流電圧源１２１−１〜１２４−１、４個のスイッチ１３１−１〜１３４−１、４個のダイオード１４１−１〜１４４−１を備えている。
また、第２の印加電圧制御回路要素は、第１の印加電圧制御回路要素と同様に、４個の直流電圧源１２１−２〜１２４−２、４個のスイッチ１３１−２〜１３４−２、４個のダイオード１４１−２〜１４４−２を備えている。
【００８４】
ここで、第１の印加電圧制御回路要素と第２の印加電圧制御回路要素は同様な構成を有しており、本例では、第１の印加電圧制御回路要素における初段の直流電圧源１２１−１の−端子及びダイオード１４１−１のアノード端子と、第２の印加電圧制御回路要素における各段のダイオード１４１−２〜１４４−２のカソード端子及び最終段のスイッチ１３４−２とが接続されており、また、第２の印加電圧制御回路要素における初段の直流電圧源１２１−２の−端子及びダイオード１４１−２のアノード端子と端点（本例では、接地されている点）１７１とが接続されている。
【００８５】
また、本例では、スイッチ制御部３１１は、入力信号に応じて、第１の印加電圧制御回路要素における各スイッチ１３１−１〜１３４−１に対するスイッチ制御信号Ｃ１−１〜Ｃ４−１及び第２の印加電圧制御回路要素における各スイッチ１３１−２〜１３４−２に対するスイッチ制御信号Ｃ１−２〜Ｃ４−２を出力する。
【００８６】
このように、本例の印加電圧制御回路では、複数の印加電圧制御回路（印加電圧制御回路要素）を縦続接続している。これにより、電流が通過するダイオードの個数を少なく抑えつつ、ダイオード１個当たりに印加される最大逆方向電圧を低減することが可能である。
以上のように、本例では、印加電圧制御回路要素（制御型電源回路要素）が複数従属接続される。
【実施例５】
【００８７】
本発明の第５実施例を説明する。
本発明の一実施例として、第１実施例の図１に示されるプッシュプル増幅器を適用した電源回路の例を示す。
本例の電源回路は、図９に示される電源回路において、図９に示される構成のプッシュプル増幅器５２１の代わりに、図１に示される構成のプッシュプル増幅器（第１実施例に係るプッシュプル増幅器）を用いた構成となっている。
具体的には、図１に示されるプッシュプル増幅器の入力端子１は図９に示される電源回路の入力端子５０１と接続されており（或いは、入力端子５０１自体でもよい）、図１に示されるプッシュプル増幅器の出力端子２は図９に示される電源回路の電流検出器５３１の一端（ノードＰ１）と接続されている。
【００８８】
本例のように、図１に示されるプッシュプル増幅器を図９に示される電源回路に適用すると、効率が改善する。例えば、（式２）において、ηｂ＝５５％、ηｄ＝９０％として計算するとηｓ＝８４．６％となり、従来方式のηｓ＝７５％から電力変換効率が９．６％向上する。これにより、ＥＥＲ方式などの装置の全体の効率が向上する。
【００８９】
一構成例として、入力信号を増幅して出力する電源回路であって、入力信号を増幅する差動増幅器（本例では、オペアンプ３）を用いたプッシュプル増幅器（例えば、ＤＣ／ＤＣコンバータ５３３に比べて広帯域な信号を増幅するもので、主に電圧源となるもの）と、プッシュプル増幅器からの出力電流値を検出して出力する電流検出器５３１と、電流検出器５３１で検出した電流値を入力するヒステリシスコンパレータ５３２と、ヒステリシスコンパレータ５３２の出力信号に応じて制御されるＤＣ／ＤＣコンバータ５３３と、プッシュプル増幅器の出力信号とＤＣ／ＤＣコンバータ５３３の出力信号を合成して当該電源回路の出力信号として出力する合成部（本例では、プッシュプル増幅器の出力信号とＤＣ／ＤＣコンバータ５３３の出力信号を合成する回路構成部分）と、を備え、更に、プッシュプル増幅器として、図１に示されるような増幅器（第１実施例に係るプッシュプル増幅器）を用いる。
【００９０】
従って、本例の電源回路では、プッシュプル増幅器においてオペアンプ３の出力を補助するために接続される増幅器（一例として、本例のようにプッシュプル回路）の高効率化を実現して増幅効率を向上させることができる。
具体的には、本例では、例えば、ＥＥＲ方式などの電力変換効率を向上させることが可能となり、消費電力の低減、電力損失により発生する熱を放熱するための放熱フィンの小型化に寄与する。また、本例では、トランジスタ８、９のコレクタ電圧を出力レベル（出力レベル自体が参照されずに、出力レベルに関する他の指標が参照されてもよい）に応じて制御することから、トランジスタ８、９のコレクタ−エミッタにかかる電圧を低く抑えることができるため、設計時に低い耐圧のトランジスタを選択することが可能である。
【００９１】
（実施例のまとめ）
（以下、構成例の説明）
（構成例１：図１との対応例を示す。図４、図６、図７との対応についても同様である。）
出力端子（ノードＡ又はノードＢ）から電源電圧を出力する電源回路において、
スイッチと直流電圧源とダイオード（スイッチ３１〜３４と直流電圧源２１〜２４とダイオード４１〜４４又はスイッチ３５〜３８と直流電圧源２５〜２８とダイオード４５〜４８）が直列に接続され前記ダイオードの一端が前記出力端子側と接続された（例えば、前記出力端子と直接又は間接に接続された）回路部を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの前記出力端子側のブロックの前記ダイオードの他端ともう一方のブロックとが接続されるように、接続されて構成された電源電圧生成回路と、
所定の参照信号（本例では、入力信号）の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン／オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する電源電圧制御手段（本例では、スイッチ制御部６１の機能）と、
を備えたことを特徴とする電源回路。
【００９２】
ここで、スイッチと直流電圧源とダイオードの接続の順序としては、任意の態様が用いられてもよい。
また、例えば、出力端子側に、一定電圧の直流電圧源などが備えられてもよい。
また、電源電圧制御手段により行われる制御の態様としては、種々なものが用いられてもよい。所定の参照信号としては、種々な信号が用いられてもよく、例えば、入力信号、出力信号、或いは、これらの両方、或いは、他のところの信号を用いることができる。
【００９３】
（構成例２：図７との対応例を示す。）
前記電源電圧生成回路と同様な構成を有する複数の回路（本例では、２つの回路）であって前記ブロックの段数が同一のもの又は異なるもの（ブロックの段数はそれぞれ任意でもよく、本例では、同一で４段のもの）が直列に接続され、
この場合に、隣接する異なる電源電圧生成回路のうちの前記出力端子（本例では、ノードＡ）側の電源電圧生成回路を構成する当該出力端子側とは反対側の端のブロックの前記ダイオード（本例では、ダイオード１４１−１）の他端（のみ）ともう一方の電源電圧生成回路を構成する前記複数のブロックの前記ダイオード（本例では、ダイオード１４１−２〜１４４−２）の一端とが接続される。
ここで、電源電圧生成回路と同様な構成を有する複数の回路の数としては、種々な数が用いられてもよい。
【００９４】
（構成例３：図６との対応例を示す。図７との対応についても同様である。）
前記所定の参照信号（本例では、入力信号）と前記出力端子（本例では、ノードＡ）側へ伝送する信号（本例では、出力信号）を入力する誤差増幅器（本例では、誤差増幅器２０１）と、
前記誤差増幅器側から前記出力端子側へ伝送する信号（本例では、誤差増幅器２０１からの出力信号）に前記電源電圧生成回路からの信号を加算する加算器（本例では、加算器２０２）と、
を備えた。
【００９５】
（構成例４：図１との対応例を示す。）
プッシュプル増幅器を構成する増幅器（本例では、ＮＰＮトランジスタ８やＰＮＰトランジスタ９）の端子に当該電源回路の前記出力端子が直接又は間接に接続され、
当該電源回路は前記プッシュプル増幅器を構成する前記増幅器へ電源電圧を供給する。
【００９６】
（構成例５：図１との対応例を示す。）
増幅器（本例では、ＮＰＮトランジスタ８やＰＮＰトランジスタ９）のコレクタ端子（又は、ドレイン端子）に当該電源回路の前記出力端子が直接又は間接に接続され、
当該電源回路は前記増幅器へ電源電圧を供給する。
【００９７】
（構成例６：図１との対応例を示す。）
入力信号を増幅するプッシュプル増幅器（図１に示される構成のもの）であって、
前記入力信号を増幅する増幅素子（本例では、差動増幅器（オペアンプ）３及びプッシュプル回路）と、
前記電源電圧生成回路（本例では、ノードＡ側の回路と、ノードＢ側の回路）と、
前記電源電圧制御手段（本例では、スイッチ制御部６１の機能）と、を備え、
前記電源電圧生成回路は、前記増幅素子（本例では、ＮＰＮトランジスタ８やＰＮＰトランジスタ９）に対して電源電圧を出力し、
前記電源電圧制御手段は、前記所定の参照信号として、前記入力信号の信号レベル（又は、前記増幅素子で増幅された出力信号の信号レベル）を用いる。
【００９８】
（構成例７：図１との対応例を示す。）
入力信号を差動増幅器（本例では、オペアンプ３）及びプッシュプル回路（本例では、トランジスタ８、９を用いて構成されるもの）により増幅するプッシュプル増幅器（図１に示される構成のもの）であって、
前記差動増幅器からの出力信号を前記プッシュプル回路により増幅し、前記プッシュプル回路からの出力信号を前記差動増幅器の入力信号として帰還する構成を有しており、
当該プッシュプル増幅器は、前記プッシュプル回路を構成する複数の増幅素子（本例では、トランジスタ８、９）の各々の電源電圧を生成する回路として、前記電源電圧生成回路を備え、また、前記電源電圧制御手段（本例では、スイッチ制御部６１の機能）を備えた。
【００９９】
（構成例８：図１の構成を図９の構成に適用したものとの対応例を示す。）
プッシュプル増幅器（本例では、図１に示されるプッシュプル増幅器）を備え、入力信号を増幅して出力する電源用の回路（図９に示される構成のもの）であって、
前記プッシュプル増幅器からの出力の電流値を検出する電流検出器（本例では、電流検出器５３１）と、
前記電流検出器により検出された電流値を入力するヒステリシスコンパレータ（本例では、ヒステリシスコンパレータ５３２）と、
前記ヒステリシスコンパレータからの出力信号に応じて制御されるＤＣ／ＤＣコンバータ（本例では、ＤＣ／ＤＣコンパレータ５３３）と、を備え、
前記プッシュプル増幅器からの出力信号と前記ＤＣ／ＤＣコンバータからの出力信号が合成されて当該電源用の回路の出力信号として出力される構成を有する、
ことを特徴とする電源用の回路。
（以上、構成例の説明）
【０１００】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【符号の説明】
【０１０１】
１、１０１、３０１、４０１、５０１・・入力端子、 ２、４０２、５０２・・出力端子、 ３、５０３・・オペアンプ、 ４、７、５０４、５０７７・・抵抗器、 ５、６、４１〜４８、１４１〜１４４、５０５、５０６、５４３・・ダイオード、 ８、５０８・・ＮＰＮトランジスタ、 ９、５０９・・ＰＮＰトランジスタ、 １０、１１、２１〜２８、５１、５２、１２１〜１２４、１５１、５１０、５１１・・直流電圧源、 ３１〜３８、１３１〜１３４・・スイッチ、 ６１、１６１、３１１・・スイッチ制御部、 ７１、７２・・出力点、 ８１、８２、１７１・・端点、 ２０１・・誤差増幅器、 ２０２・・加算器、 ４１１・・分配器、 ４１２・・主増幅器、 ４１３・・包絡線検波器、 ４１４・・電源回路、 ４２１・・ＲＦリミット増幅器、 ５２１・・プッシュプル増幅器、 ５３１・・電流検波器、 ５３２・・ヒステリシスコンパレータ、 ５３３・・ＤＣ／ＤＣコンバータ、 ５４１・・電源電圧、 ５４２・・スイッチ素子、 ５４４・・インダクタンス、
【特許請求の範囲】
【請求項１】
出力端子から電源電圧を出力する電源回路において、
スイッチと直流電圧源とダイオードが直列に接続され前記ダイオードの一端が前記出力端子側と接続された回路部を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの前記出力端子側のブロックの前記ダイオードの他端ともう一方のブロックとが接続されるように、接続されて構成された電源電圧生成回路と、
所定の参照信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン／オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する電源電圧制御手段と、
を備えたことを特徴とする電源回路。
【請求項１】
出力端子から電源電圧を出力する電源回路において、
スイッチと直流電圧源とダイオードが直列に接続され前記ダイオードの一端が前記出力端子側と接続された回路部を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの前記出力端子側のブロックの前記ダイオードの他端ともう一方のブロックとが接続されるように、接続されて構成された電源電圧生成回路と、
所定の参照信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン／オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する電源電圧制御手段と、
を備えたことを特徴とする電源回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１２９７８７（Ｐ２０１２−１２９７８７Ａ）
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願番号】特願２０１０−２７９３１０（Ｐ２０１０−２７９３１０）
【出願日】平成２２年１２月１５日（２０１０．１２．１５）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願日】平成２２年１２月１５日（２０１０．１２．１５）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
[ Back to top ]