電源装置
【課題】電源の供給を停止させる際にイレギュラーな操作が行われた場合であっても、より確実に、電源供給先へ電源の供給を継続する。
【解決手段】主電源スイッチ１４と並列に接続されたリレー接点１６ｇ、及び励磁状態でリレー接点１６ｇを閉にし、励磁状態が解除されたときにリレー接点１６ｇを開にする励磁コイル１６ｆを備えたリレー１６ｅと、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作されたときに、励磁コイル１６ｆを励磁して励磁状態を保持し、副電源スイッチ１７がオフ操作された場合に励磁コイル１６ｆの励磁状態を解除するようにリレー１６ｅを駆動する駆動手段とを備える
【解決手段】主電源スイッチ１４と並列に接続されたリレー接点１６ｇ、及び励磁状態でリレー接点１６ｇを閉にし、励磁状態が解除されたときにリレー接点１６ｇを開にする励磁コイル１６ｆを備えたリレー１６ｅと、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作されたときに、励磁コイル１６ｆを励磁して励磁状態を保持し、副電源スイッチ１７がオフ操作された場合に励磁コイル１６ｆの励磁状態を解除するようにリレー１６ｅを駆動する駆動手段とを備える
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
従来、記憶装置を備え、ＤＣ電源回路への電源供給ラインに対して電源ＳＷと並列にトライアックを設け、その駆動制御は制御基板のＣＰＵにより行うようにした画像形成装置が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−４４２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、従来技術と比較して、電源の供給を停止させる際にイレギュラーな操作が行われた場合であっても、より確実に、電源供給先へ電源の供給を継続することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、請求項１記載の発明の電源装置は、オンオフ操作されると共に電源に接続された主電源スイッチと、オンオフ操作される副電源スイッチと、前記主電源スイッチと電源供給先との間に前記主電源スイッチと直列に接続された電源供給スイッチと、前記主電源スイッチと並列に接続されたリレー接点、及び励磁状態で前記リレー接点を閉にし、励磁状態が解除されたときに前記リレー接点を開にする励磁コイルを備えたリレーと、前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されたときに、前記電源供給スイッチがオンになり、前記副電源スイッチがオフ操作されたときに、前記電源供給スイッチがオフになるように制御する制御手段と、前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されたときに、前記励磁コイルを励磁して励磁状態を保持し、前記副電源スイッチがオフ操作された場合に前記励磁コイルの励磁状態を解除するように前記リレーを駆動する駆動手段とを備えている。
【０００６】
また、請求項２記載の発明の電源装置は、請求項１記載の発明において、前記駆動手段を、前記副電源スイッチがオフ操作された場合に、該オフ操作されてから予め定められた時間が経過した後に前記励磁コイルの励磁状態を解除するように前記リレーを駆動するようにしたものである。
【０００７】
また、請求項３記載の発明の電源装置は、請求項１記載の発明の電源装置または請求項２記載の発明の電源装置において、前記電源供給先を、情報を記憶する記憶手段とし、前記制御手段を、前記記憶手段に情報を記憶させるための処理を実行する処理実行装置を含むようにしたものである。
【０００８】
また、請求項４記載の発明の電源装置は、請求項３記載の発明の電源装置において、前記処理実行装置を、更に、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作された場合には、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作されたことを示す情報を記憶するように制御する処理を実行するようにしたものである。
【０００９】
また、請求項５記載の発明の電源装置は、請求項４記載の発明の電源装置において、前記処理実行装置を、更に、前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されて前記電源供給スイッチがオン状態になった場合に、前記情報が記憶されていたときには、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作されたことを示す情報を報知するように制御する処理を実行するようにしたものである。
【発明の効果】
【００１０】
請求項１記載の発明によれば、副電源スイッチがオン状態で主電源スイッチがオフ操作された場合であっても、電源供給先に電源を供給し続けることができる。
【００１１】
請求項２記載の発明によれば、副電源スイッチがオフ操作されてから、予め定められた時間が経過するまで、電源供給先に電源を供給し続けることができる。
【００１２】
請求項３記載の発明によれば、副電源スイッチがオン状態で主電源スイッチがオフ操作された場合であっても、記憶手段に記憶される情報が一部欠落することなどを防止することができる。
【００１３】
請求項４記載の発明、及び請求項５記載の発明によれば、副電源スイッチがオン状態で主電源スイッチがオフ操作されたことをユーザ等が認識することができる。これにより、ユーザ等は、副電源スイッチがオン状態で主電源スイッチがオフ操作されたことによる異常が発生していないかを確認することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施の形態における電源装置の概略構成図である。
【図２】正しい順番で電源スイッチを操作した場合のシーケンス図である。
【図３】正しい順番で電源スイッチを操作した場合の信号の状態を示す図である。
【図４】誤った順番で電源スイッチを操作した場合のシーケンス図である。
【図５】誤った順番で電源スイッチを操作した場合の信号の状態を示す図である。
【図６】本実施の形態のコントローラ部が実行する異常状態検出処理のフローチャートである。
【図７】変形例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明を画像形成装置の電源装置に適用した場合の実施形態について説明する。
【００１６】
図１は、本実施の形態における画像形成装置の電源装置１０の概略構成図である。なお、本実施の形態では、本発明の主要な部分について説明する。
【００１７】
図１に示すように、電源装置１０は、商用電源（例えばＡＣ１００Ｖ／２００Ｖ）の電力を供給するためのコンセントから電源コード１２によって、電源装置１０に商用電源から電力が供給される。すなわち、交流電源から交流電圧が電源装置１０に入力される。
【００１８】
電源装置１０は、上記電源コード１２、オンオフ操作される主電源スイッチ１４、直流電源生成部（ＬＶＰＳ）１６、オンオフ操作される副電源スイッチ１７、主電源スイッチ状態検出部１８、メインコントローラユニット（ＭＣＵ）２０、バックプレーン（Ｂａｃｋｐｌａｎｅ）２２、及びコントローラ部（ＥＳＳ）２４を備えている。
【００１９】
主電源スイッチ１４の一端１４ａは電源コード１２を介して電源と接続されており、他端１４ｂは、詳細を以下で説明する直流電源生成部１６の第１の直流電源生成回路１６ａ、第２の直流電源生成回路１６ｂ、及び第３の直流電源生成回路１６ｃと接続されている。すなわち、主電源スイッチ１４は、オンオフ操作されると共に電源に接続されており、これにより、主電源スイッチ１４がオン状態である場合には、第１の直流電源生成回路１６ａ、第２の直流電源生成回路１６ｂ、及び第３の直流電源生成回路１６ｃへ交流電圧（交流電源）を供給可能である。
【００２０】
直流電源生成部１６は、第１の直流電源生成回路１６ａ、第２の直流電源生成回路１６ｂ、第３の直流電源生成回路１６ｃ、ＮＰＮ型のトランジスタ１６ｄ、及びリレースイッチ１６ｅを備えている。
【００２１】
第１の直流電源生成回路１６ａは、供給された交流電圧を直流電圧（＋５Ｖ）に変換してコントローラ部２４に出力する。なお、本実施の形態では、この直流電圧は、待機モード（スタンバイモード）時の電圧である。
【００２２】
第２の直流電源生成回路１６ｂは、スイッチング素子を含んで構成されており、詳細を以下で説明するＰＮＰ型のトランジスタ２４ｃのコレクタ端子に抵抗２４ｄを介して接続されている。第２の直流電源生成回路１６ｂは、詳細を以下で説明するＣＰＵ（Central Processing Unit）２４ｂから出力される信号の状態に応じて、オンまたはオフを示す信号を出力するＰＮＰ型のトランジスタ２４ｃからオンを示す信号（ＬＯＷ）が出力された場合には、供給された交流電圧を直流電圧（＋５Ｖ）に変換して、メインコントローラユニット２０、情報を記憶する記憶手段としてのＨＤＤ２６、及びコントローラ部２４等の電源供給先に出力する。なお、本実施の形態では、この直流電圧は、通常モード時の制御系の負荷に印加（供給）するためのものであり、電源供給先は、例えば、制御系の負荷である。また、第２の直流電源生成回路１６ｂは、主電源スイッチ１４と電源供給先との間に、主電源スイッチ１４と直列に接続されている。
【００２３】
第３の直流電源生成回路１６ｃは、スイッチング素子を含んで構成されており、ＰＮＰ型のトランジスタ２４ｃのコレクタ端子に抵抗２４ｄを介して接続されている。第３の直流電源生成回路１６ｂは、ＰＮＰ型のトランジスタ２４ｃからオンを示す信号（ＬＯＷ）が出力された場合には、供給された交流電圧を直流電圧（＋２４Ｖ）に変換して、コントローラ部２４、原稿から画像を読取って画像情報を取得する画像読取装置（図示せず）、及び用紙上に画像を形成して出力する画像出力装置（図示せず）等の電源供給先に出力する。なお、本実施の形態では、この直流電圧は、通常モード時の駆動系の負荷に印加（供給）するためのものであり、電源供給先は、例えば、駆動系の負荷である。また、第３の直流電源生成回路１６ｃは、主電源スイッチ１４と電源供給先との間に、主電源スイッチ１４と直列に接続されている。
【００２４】
ここで、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃにオンを示す信号が抵抗２４を介してトランジスタ２４ｃから入力されている場合には、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃの状態をオンとし、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃにオフを示す信号が抵抗２４を介してトランジスタ２４ｃから入力されている場合には、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃの状態をオフとする。
【００２５】
なお、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃは、本発明の電源供給スイッチに対応する。
【００２６】
ＮＰＮ型のトランジスタ１６ｄのエミッタ端子は接地されており、ＮＰＮ型のトランジスタ１６ｄのベース端子は、詳細を以下で説明するＰＮＰ型のトランジスタ２０ａのコレクタ端子に接続されており、ＮＰＮ型のトランジスタ１６ｄのコレクタ端子は、詳細を以下で説明するリレースイッチ１６ｅの励磁コイル１６ｆの一端１６ｆ＿ａに接続されている。
【００２７】
リレースイッチ１６ｅは、励磁コイル１６ｆ、及びリレー接点１６ｇを備えている。
【００２８】
リレー接点１６ｇは、主電源スイッチ１４と配線を介して電気的に並列に接続されている。
【００２９】
励磁コイル１６ｆの他端１６ｆ＿ｂには、上記第１の電源生成回路１６ａが接続されており、これにより励磁コイル１６ｆに、第１の電源生成回路１６ａによって直流電圧（＋５Ｖ）が印加可能となる。励磁コイル１６ｆに電流が流れると励磁コイル１６ｆは励磁状態となる。励磁コイル１６ｆは、励磁状態でリレー接点１６ｇを閉にし、励磁状態が解除されたときにリレー接点１６ｇを開にする。
【００３０】
なおリレースイッチ１６ｅは、本発明のリレーに対応する。
【００３１】
副電源スイッチ１７の一端１７ａは接地されており、他端１７ｂは、抵抗２０ｂの一端２０ｂ＿ａに接続されている。
【００３２】
主電源スイッチ状態検出部１８は、主電源スイッチ１４の状態を検出するためのものであり、ＣＰＵ２４ｂに接続されている。主電源スイッチ状態検出部１８は、主電源スイッチ１４がオン状態である場合には、主電源スイッチ１４がオン状態であることを示す信号（例えばＨＩの信号）をＣＰＵ２４ｂに出力し、主電源スイッチ１４がオフ状態である場合には、主電源スイッチ１４がオフ状態であることを示す信号（例えばＬＯＷの信号）をＣＰＵ２４ｂに出力する。
【００３３】
メインコントローラユニット２０は、ＰＮＰ型のトランジスタ２０ａ、及び抵抗２０ｂを備えている。
【００３４】
ＰＮＰ型のトランジスタ２０ａのエミッタ端子は３．３Ｖの電源に接続されており、ＰＮＰ型のトランジスタ２０ａのベース端子は抵抗２０ｂの他端２０ｂ＿ｂに接続されている。また、抵抗２０ｂの一端２０ｂ＿ａには、コントローラ部２４の副電源スイッチ状態検出回路２４ａが接続されている。
【００３５】
コントローラ部２４は、副電源スイッチ状態検出回路２４ａ、ＣＰＵ２４ｂ、ＰＮＰ型のトランジスタ２４ｃ、及び抵抗２４ｄを備えている。
【００３６】
副電源スイッチ状態検出回路２４ａは、反転回路２４ａ＿ａ、及び一端が３．３Ｖの電源に接続されたプルアップ用の抵抗２４ａ＿ｂを備えている。
【００３７】
反転回路２４ａ＿ａの入力端子は、抵抗２０ｂの一端２０ｂ＿ａに接続されている。反転回路２４ａ＿ａは、入力端子に入力された信号の状態を反転させて出力端子から出力する。反転回路２４ａ＿ａの出力端子は、ＣＰＵ２４ｂ及びプルアップ用の抵抗２４ａ＿ｂの他端に接続されている。
【００３８】
従って、本実施の形態の副電源スイッチ状態検出回路２４ａは、副電源スイッチ１７がオン操作されてオン状態になると、副電源スイッチ１７がオン状態であることを示す信号（ＨＩ）をＣＰＵ２４ｂに出力する。また、本実施の形態の副電源スイッチ状態検出回路２４ａは、副電源スイッチ１７がオフ操作されてオフ状態になると、副電源スイッチ１７がオフ状態であることを示す信号（ＬＯＷ）をＣＰＵ２４ｂに出力する。
【００３９】
ＣＰＵ２４ｂは、画像形成装置全体の動作を司るものである。ＣＰＵ２４ｂは、ＰＮＰ型のトランジスタ２４ｃのベースに接続されている。本実施の形態のＣＰＵ２４ｂは、例えば、副電源スイッチ状態検出回路２４ａから副電源スイッチ１７がオン状態であることを示す信号（ＨＩ）が入力されると、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃから直流電源が出力されるように、ＰＮＰ型のトランジスタ２４ｃのベース端子にＬＯＷの信号を出力する。また、本実施の形態のＣＰＵ２４ｂは、例えば、副電源スイッチ状態検出回路２４ａから副電源スイッチ１７がオフ状態であることを示す信号（ＬＯＷ）が入力されると、ＨＤＤ２６に記憶させるための情報の退避や電源オフに必要な各退避動作を行う。
【００４０】
ＰＮＰ型のトランジスタ２４ｃのエミッタ端子には３．３Ｖの電源が接続されている。また、上述したように、ＰＮＰ型のトランジスタ２４ｃのコレクタ端子には、抵抗２４ｄを介して、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃが接続されている。従って、ＣＰＵ２４ｂからＰＮＰ型のトランジスタ２４ｃのベース端子にＬＯＷの信号が入力されると、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃの各々は、交流電圧を直流電圧に変換して、各々の電源供給先に供給する。
【００４１】
また、ＣＰＵ２４ｂは、記憶手段としてのＨＤＤ２６に情報を記憶させるための処理を実行する。
【００４２】
また、ＣＰＵ２４ｂは、副電源スイッチ状態検出回路２４ａからの信号が示す状態が、副電源スイッチ１７がオン状態であることを示している状態で、主電源スイッチ状態検出部１８からの信号が示す状態が、主電源スイッチ１４がオン状態からオフ状態に変化した場合には、イレギュラーな操作が行われたと判断して、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報を不揮発性のメモリ（図示せず）に記憶するように制御する処理を実行する。ＣＰＵ２４ｂは、例えば、副電源スイッチ状態検出回路２４ａからの信号が示す状態が、副電源スイッチ１７がオン状態であることを示している状態で、主電源スイッチ状態検出部１８からの信号が示す状態が、主電源スイッチ１４がオン状態からオフ状態に変化した場合には、メモリ上の所定のフラグ（初期値として０が設定されたフラグ）の値を１に設定する処理を実行する。このフラグが１に設定されている場合には、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたと判断される。すなわち、本実施の形態のＣＰＵ２４ｂは、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作された場合には、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報を記憶するように制御する処理を実行する。なお、このような処理の一例として、図６に示す異常状態検出処理がある。この異常状態検出処理については、以下で詳細を説明する。
【００４３】
また、ＣＰＵ２４ｂは、主電源スイッチ状態検出部１８からの信号が示す状態が、主電源スイッチ１４がオン状態であることを示している状態で、副電源スイッチ状態検出回路２４ａからの信号が示す状態が、副電源スイッチ１７がオフ状態からオン状態に変化した場合に、上記の情報（副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報）がメモリに記憶されていたときには、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報を報知するように制御する。例えば、ＣＰＵ２４ｂは、主電源スイッチ１４がオン状態であることを示している状態で、副電源スイッチ状態検出回路２４ａからの信号が示す状態が、副電源スイッチ１７がオフ状態からオン状態に変化した場合に、上記の副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報がメモリに記憶されていたときには、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報として、メッセージ「副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されました」を表示装置（図示せず）に表示するように制御する処理を実行するか、または、音声「副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されました」が出力されるように音声出力装置（図示せず）を制御する処理を実行する。すなわち、本実施の形態のＣＰＵ２４ｂは、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作されて電源供給スイッチとしての第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃがオン状態になった場合に、上記の情報が記憶されていたときには、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報を報知するように制御する処理を実行する。なお、ＣＰＵ２４ｂは、本発明の処理実行装置に対応する。
【００４４】
次に、本実施の形態の電源装置１０の動作について説明する。図２は、図３に示すように、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作され、そして、主電源スイッチ１４がオン状態のときに副電源スイッチ１７がオフ操作された場合、すなわち、通常の操作が行われた場合における、図１に示すＡ、Ｂ、Ｃ、Ｄ、Ｅ、及びＦの各部位の信号の状態を示す図である。図２に示すように、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作されたときに、電源供給スイッチとしての第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃがオンになり、副電源スイッチ１７がオフ操作されたときに、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃがオフになるように、コントローラ部２４（より具体的には副電源スイッチ状態検出回路２４ａ、ＣＰＵ２４ｂ、トランジスタ２４ｃ、及び抵抗２４ｄ）が制御する。なお、副電源スイッチ状態検出回路２４ａ、ＣＰＵ２４ｂ、トランジスタ２４ｃ、及び抵抗２４ｄは、本発明の制御手段に対応する。
【００４５】
また、図２に示すように、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作されたときに、励磁コイル１６ｆを励磁して励磁状態を保持することによりリレー接点１６ｇを閉にし、副電源スイッチ１７がオフ操作された場合に励磁コイル１６ｆの励磁状態を解除するように、メインコントローラユニット２０（より具体的にはトランジスタ２０ａ、及び抵抗２０ｂ）及びトランジスタ１６ｄがリレースイッチ１６ｅを駆動する。なお、メインコントローラユニット２０（より具体的にはトランジスタ２０ａ、及び抵抗２０ｂ）及びトランジスタ１６ｄは、本発明の駆動手段に対応する。
【００４６】
図４は、図５に示すように、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作され、そして、副電源スイッチ１７がオン状態のときに主電源スイッチ１４がオフ操作された場合、すなわち、イレギュラーな操作（電源を落とすときに、オフ操作するスイッチの順番を間違えた場合）が行われた場合における、図１に示すＡ、Ｂ、Ｃ、Ｄ、Ｅ、及びＦの各部位の信号の状態を示す図である。
【００４７】
図４に示すように、イレギュラーな操作が行われた場合であっても、副電源スイッチ１７がオン状態の場合には、励磁コイル１６ｆが励磁されて励磁状態が保持されて、リレー接点１６ｇが閉にされているので、主電源スイッチ１４がオフ操作されても電源供給先への電源の供給が継続される。
【００４８】
次にＣＰＵ２４ｂが実行する処理の一例である異常状態検出処理を、図６を参照して説明する。なお、この異常状態検出処理は、例えば、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作されて通常モードになったときに実行が開始される。
【００４９】
まず、ステップ１００で、主電源スイッチ状態検出部１８からの信号を所定時間間隔で取込むことを開始する。これにより、以降、所定時間間隔で主電源スイッチ状態検出部１８からの信号が取込まれる。
【００５０】
次のステップ１０２では、副電源スイッチ状態検出回路２４ａからの信号を所定時間間隔で取込むことを開始する。これにより、以降、所定時間間隔で副電源スイッチ状態検出回路２４ａからの信号が取込まれる。
【００５１】
次のステップ１０４では、副電源スイッチ状態検出回路２４ａからの信号が、副電源スイッチ１７がオン状態であることを示し、かつ主電源スイッチ状態検出部１８からの信号が、主電源スイッチ１４がオフ状態になったことを示すか否かを判定する。
【００５２】
ステップ１０４で、副電源スイッチ状態検出回路２４ａからの信号が、副電源スイッチ１７がオフ状態であることを示すか、または、主電源スイッチ状態検出部１８からの信号が、主電源スイッチ１４がオン状態であることを示すと判定された場合には、再度、同様の判定を行う。
【００５３】
一方、ステップ１０４で、副電源スイッチ状態検出回路２４ａからの信号が、副電源スイッチ１７がオン状態であることを示し、かつ主電源スイッチ状態検出部１８からの信号が、主電源スイッチ１４がオフ状態になったことを示すと判定された場合には、次のステップ１０６へ進む。
【００５４】
ステップ１０６では、フラグの値を１に設定する。そして、異常状態検出処理を終了する。
【００５５】
以上、本実施の形態の電源装置１０について説明した。
【００５６】
なお、図７に示すように、トランジスタ１６ｄとトランジスタ２０ａとの間に、入力された信号の状態を予め定められた時間遅らせて出力する遅延回路３０を設けても良い。なお、この時間は、例えば、上記のＨＤＤ２６に記憶させるための情報の退避や電源オフに必要な各退避動作を行う際に必要な時間となるように設定しておけばよい。これにより、副電源スイッチ１７がオフ操作されてから、予め定められた時間が経過するまで、電源供給先に電源を供給し続ける。遅延回路３０もまた、本発明の制御手段の一部を構成する。
【符号の説明】
【００５７】
１０ 電源装置
１４ 主電源スイッチ
１６ 直流電源生成部
１６ｂ 第２の直流電源生成回路
１６ｃ 第３の直流電源生成回路
１６ｅ リレースイッチ
１６ｆ 励磁コイル
１６ｇ リレー接点
２０ メインコントローラユニット
２４ コントローラ部
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
従来、記憶装置を備え、ＤＣ電源回路への電源供給ラインに対して電源ＳＷと並列にトライアックを設け、その駆動制御は制御基板のＣＰＵにより行うようにした画像形成装置が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−４４２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、従来技術と比較して、電源の供給を停止させる際にイレギュラーな操作が行われた場合であっても、より確実に、電源供給先へ電源の供給を継続することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、請求項１記載の発明の電源装置は、オンオフ操作されると共に電源に接続された主電源スイッチと、オンオフ操作される副電源スイッチと、前記主電源スイッチと電源供給先との間に前記主電源スイッチと直列に接続された電源供給スイッチと、前記主電源スイッチと並列に接続されたリレー接点、及び励磁状態で前記リレー接点を閉にし、励磁状態が解除されたときに前記リレー接点を開にする励磁コイルを備えたリレーと、前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されたときに、前記電源供給スイッチがオンになり、前記副電源スイッチがオフ操作されたときに、前記電源供給スイッチがオフになるように制御する制御手段と、前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されたときに、前記励磁コイルを励磁して励磁状態を保持し、前記副電源スイッチがオフ操作された場合に前記励磁コイルの励磁状態を解除するように前記リレーを駆動する駆動手段とを備えている。
【０００６】
また、請求項２記載の発明の電源装置は、請求項１記載の発明において、前記駆動手段を、前記副電源スイッチがオフ操作された場合に、該オフ操作されてから予め定められた時間が経過した後に前記励磁コイルの励磁状態を解除するように前記リレーを駆動するようにしたものである。
【０００７】
また、請求項３記載の発明の電源装置は、請求項１記載の発明の電源装置または請求項２記載の発明の電源装置において、前記電源供給先を、情報を記憶する記憶手段とし、前記制御手段を、前記記憶手段に情報を記憶させるための処理を実行する処理実行装置を含むようにしたものである。
【０００８】
また、請求項４記載の発明の電源装置は、請求項３記載の発明の電源装置において、前記処理実行装置を、更に、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作された場合には、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作されたことを示す情報を記憶するように制御する処理を実行するようにしたものである。
【０００９】
また、請求項５記載の発明の電源装置は、請求項４記載の発明の電源装置において、前記処理実行装置を、更に、前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されて前記電源供給スイッチがオン状態になった場合に、前記情報が記憶されていたときには、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作されたことを示す情報を報知するように制御する処理を実行するようにしたものである。
【発明の効果】
【００１０】
請求項１記載の発明によれば、副電源スイッチがオン状態で主電源スイッチがオフ操作された場合であっても、電源供給先に電源を供給し続けることができる。
【００１１】
請求項２記載の発明によれば、副電源スイッチがオフ操作されてから、予め定められた時間が経過するまで、電源供給先に電源を供給し続けることができる。
【００１２】
請求項３記載の発明によれば、副電源スイッチがオン状態で主電源スイッチがオフ操作された場合であっても、記憶手段に記憶される情報が一部欠落することなどを防止することができる。
【００１３】
請求項４記載の発明、及び請求項５記載の発明によれば、副電源スイッチがオン状態で主電源スイッチがオフ操作されたことをユーザ等が認識することができる。これにより、ユーザ等は、副電源スイッチがオン状態で主電源スイッチがオフ操作されたことによる異常が発生していないかを確認することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施の形態における電源装置の概略構成図である。
【図２】正しい順番で電源スイッチを操作した場合のシーケンス図である。
【図３】正しい順番で電源スイッチを操作した場合の信号の状態を示す図である。
【図４】誤った順番で電源スイッチを操作した場合のシーケンス図である。
【図５】誤った順番で電源スイッチを操作した場合の信号の状態を示す図である。
【図６】本実施の形態のコントローラ部が実行する異常状態検出処理のフローチャートである。
【図７】変形例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明を画像形成装置の電源装置に適用した場合の実施形態について説明する。
【００１６】
図１は、本実施の形態における画像形成装置の電源装置１０の概略構成図である。なお、本実施の形態では、本発明の主要な部分について説明する。
【００１７】
図１に示すように、電源装置１０は、商用電源（例えばＡＣ１００Ｖ／２００Ｖ）の電力を供給するためのコンセントから電源コード１２によって、電源装置１０に商用電源から電力が供給される。すなわち、交流電源から交流電圧が電源装置１０に入力される。
【００１８】
電源装置１０は、上記電源コード１２、オンオフ操作される主電源スイッチ１４、直流電源生成部（ＬＶＰＳ）１６、オンオフ操作される副電源スイッチ１７、主電源スイッチ状態検出部１８、メインコントローラユニット（ＭＣＵ）２０、バックプレーン（Ｂａｃｋｐｌａｎｅ）２２、及びコントローラ部（ＥＳＳ）２４を備えている。
【００１９】
主電源スイッチ１４の一端１４ａは電源コード１２を介して電源と接続されており、他端１４ｂは、詳細を以下で説明する直流電源生成部１６の第１の直流電源生成回路１６ａ、第２の直流電源生成回路１６ｂ、及び第３の直流電源生成回路１６ｃと接続されている。すなわち、主電源スイッチ１４は、オンオフ操作されると共に電源に接続されており、これにより、主電源スイッチ１４がオン状態である場合には、第１の直流電源生成回路１６ａ、第２の直流電源生成回路１６ｂ、及び第３の直流電源生成回路１６ｃへ交流電圧（交流電源）を供給可能である。
【００２０】
直流電源生成部１６は、第１の直流電源生成回路１６ａ、第２の直流電源生成回路１６ｂ、第３の直流電源生成回路１６ｃ、ＮＰＮ型のトランジスタ１６ｄ、及びリレースイッチ１６ｅを備えている。
【００２１】
第１の直流電源生成回路１６ａは、供給された交流電圧を直流電圧（＋５Ｖ）に変換してコントローラ部２４に出力する。なお、本実施の形態では、この直流電圧は、待機モード（スタンバイモード）時の電圧である。
【００２２】
第２の直流電源生成回路１６ｂは、スイッチング素子を含んで構成されており、詳細を以下で説明するＰＮＰ型のトランジスタ２４ｃのコレクタ端子に抵抗２４ｄを介して接続されている。第２の直流電源生成回路１６ｂは、詳細を以下で説明するＣＰＵ（Central Processing Unit）２４ｂから出力される信号の状態に応じて、オンまたはオフを示す信号を出力するＰＮＰ型のトランジスタ２４ｃからオンを示す信号（ＬＯＷ）が出力された場合には、供給された交流電圧を直流電圧（＋５Ｖ）に変換して、メインコントローラユニット２０、情報を記憶する記憶手段としてのＨＤＤ２６、及びコントローラ部２４等の電源供給先に出力する。なお、本実施の形態では、この直流電圧は、通常モード時の制御系の負荷に印加（供給）するためのものであり、電源供給先は、例えば、制御系の負荷である。また、第２の直流電源生成回路１６ｂは、主電源スイッチ１４と電源供給先との間に、主電源スイッチ１４と直列に接続されている。
【００２３】
第３の直流電源生成回路１６ｃは、スイッチング素子を含んで構成されており、ＰＮＰ型のトランジスタ２４ｃのコレクタ端子に抵抗２４ｄを介して接続されている。第３の直流電源生成回路１６ｂは、ＰＮＰ型のトランジスタ２４ｃからオンを示す信号（ＬＯＷ）が出力された場合には、供給された交流電圧を直流電圧（＋２４Ｖ）に変換して、コントローラ部２４、原稿から画像を読取って画像情報を取得する画像読取装置（図示せず）、及び用紙上に画像を形成して出力する画像出力装置（図示せず）等の電源供給先に出力する。なお、本実施の形態では、この直流電圧は、通常モード時の駆動系の負荷に印加（供給）するためのものであり、電源供給先は、例えば、駆動系の負荷である。また、第３の直流電源生成回路１６ｃは、主電源スイッチ１４と電源供給先との間に、主電源スイッチ１４と直列に接続されている。
【００２４】
ここで、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃにオンを示す信号が抵抗２４を介してトランジスタ２４ｃから入力されている場合には、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃの状態をオンとし、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃにオフを示す信号が抵抗２４を介してトランジスタ２４ｃから入力されている場合には、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃの状態をオフとする。
【００２５】
なお、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃは、本発明の電源供給スイッチに対応する。
【００２６】
ＮＰＮ型のトランジスタ１６ｄのエミッタ端子は接地されており、ＮＰＮ型のトランジスタ１６ｄのベース端子は、詳細を以下で説明するＰＮＰ型のトランジスタ２０ａのコレクタ端子に接続されており、ＮＰＮ型のトランジスタ１６ｄのコレクタ端子は、詳細を以下で説明するリレースイッチ１６ｅの励磁コイル１６ｆの一端１６ｆ＿ａに接続されている。
【００２７】
リレースイッチ１６ｅは、励磁コイル１６ｆ、及びリレー接点１６ｇを備えている。
【００２８】
リレー接点１６ｇは、主電源スイッチ１４と配線を介して電気的に並列に接続されている。
【００２９】
励磁コイル１６ｆの他端１６ｆ＿ｂには、上記第１の電源生成回路１６ａが接続されており、これにより励磁コイル１６ｆに、第１の電源生成回路１６ａによって直流電圧（＋５Ｖ）が印加可能となる。励磁コイル１６ｆに電流が流れると励磁コイル１６ｆは励磁状態となる。励磁コイル１６ｆは、励磁状態でリレー接点１６ｇを閉にし、励磁状態が解除されたときにリレー接点１６ｇを開にする。
【００３０】
なおリレースイッチ１６ｅは、本発明のリレーに対応する。
【００３１】
副電源スイッチ１７の一端１７ａは接地されており、他端１７ｂは、抵抗２０ｂの一端２０ｂ＿ａに接続されている。
【００３２】
主電源スイッチ状態検出部１８は、主電源スイッチ１４の状態を検出するためのものであり、ＣＰＵ２４ｂに接続されている。主電源スイッチ状態検出部１８は、主電源スイッチ１４がオン状態である場合には、主電源スイッチ１４がオン状態であることを示す信号（例えばＨＩの信号）をＣＰＵ２４ｂに出力し、主電源スイッチ１４がオフ状態である場合には、主電源スイッチ１４がオフ状態であることを示す信号（例えばＬＯＷの信号）をＣＰＵ２４ｂに出力する。
【００３３】
メインコントローラユニット２０は、ＰＮＰ型のトランジスタ２０ａ、及び抵抗２０ｂを備えている。
【００３４】
ＰＮＰ型のトランジスタ２０ａのエミッタ端子は３．３Ｖの電源に接続されており、ＰＮＰ型のトランジスタ２０ａのベース端子は抵抗２０ｂの他端２０ｂ＿ｂに接続されている。また、抵抗２０ｂの一端２０ｂ＿ａには、コントローラ部２４の副電源スイッチ状態検出回路２４ａが接続されている。
【００３５】
コントローラ部２４は、副電源スイッチ状態検出回路２４ａ、ＣＰＵ２４ｂ、ＰＮＰ型のトランジスタ２４ｃ、及び抵抗２４ｄを備えている。
【００３６】
副電源スイッチ状態検出回路２４ａは、反転回路２４ａ＿ａ、及び一端が３．３Ｖの電源に接続されたプルアップ用の抵抗２４ａ＿ｂを備えている。
【００３７】
反転回路２４ａ＿ａの入力端子は、抵抗２０ｂの一端２０ｂ＿ａに接続されている。反転回路２４ａ＿ａは、入力端子に入力された信号の状態を反転させて出力端子から出力する。反転回路２４ａ＿ａの出力端子は、ＣＰＵ２４ｂ及びプルアップ用の抵抗２４ａ＿ｂの他端に接続されている。
【００３８】
従って、本実施の形態の副電源スイッチ状態検出回路２４ａは、副電源スイッチ１７がオン操作されてオン状態になると、副電源スイッチ１７がオン状態であることを示す信号（ＨＩ）をＣＰＵ２４ｂに出力する。また、本実施の形態の副電源スイッチ状態検出回路２４ａは、副電源スイッチ１７がオフ操作されてオフ状態になると、副電源スイッチ１７がオフ状態であることを示す信号（ＬＯＷ）をＣＰＵ２４ｂに出力する。
【００３９】
ＣＰＵ２４ｂは、画像形成装置全体の動作を司るものである。ＣＰＵ２４ｂは、ＰＮＰ型のトランジスタ２４ｃのベースに接続されている。本実施の形態のＣＰＵ２４ｂは、例えば、副電源スイッチ状態検出回路２４ａから副電源スイッチ１７がオン状態であることを示す信号（ＨＩ）が入力されると、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃから直流電源が出力されるように、ＰＮＰ型のトランジスタ２４ｃのベース端子にＬＯＷの信号を出力する。また、本実施の形態のＣＰＵ２４ｂは、例えば、副電源スイッチ状態検出回路２４ａから副電源スイッチ１７がオフ状態であることを示す信号（ＬＯＷ）が入力されると、ＨＤＤ２６に記憶させるための情報の退避や電源オフに必要な各退避動作を行う。
【００４０】
ＰＮＰ型のトランジスタ２４ｃのエミッタ端子には３．３Ｖの電源が接続されている。また、上述したように、ＰＮＰ型のトランジスタ２４ｃのコレクタ端子には、抵抗２４ｄを介して、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃが接続されている。従って、ＣＰＵ２４ｂからＰＮＰ型のトランジスタ２４ｃのベース端子にＬＯＷの信号が入力されると、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃの各々は、交流電圧を直流電圧に変換して、各々の電源供給先に供給する。
【００４１】
また、ＣＰＵ２４ｂは、記憶手段としてのＨＤＤ２６に情報を記憶させるための処理を実行する。
【００４２】
また、ＣＰＵ２４ｂは、副電源スイッチ状態検出回路２４ａからの信号が示す状態が、副電源スイッチ１７がオン状態であることを示している状態で、主電源スイッチ状態検出部１８からの信号が示す状態が、主電源スイッチ１４がオン状態からオフ状態に変化した場合には、イレギュラーな操作が行われたと判断して、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報を不揮発性のメモリ（図示せず）に記憶するように制御する処理を実行する。ＣＰＵ２４ｂは、例えば、副電源スイッチ状態検出回路２４ａからの信号が示す状態が、副電源スイッチ１７がオン状態であることを示している状態で、主電源スイッチ状態検出部１８からの信号が示す状態が、主電源スイッチ１４がオン状態からオフ状態に変化した場合には、メモリ上の所定のフラグ（初期値として０が設定されたフラグ）の値を１に設定する処理を実行する。このフラグが１に設定されている場合には、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたと判断される。すなわち、本実施の形態のＣＰＵ２４ｂは、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作された場合には、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報を記憶するように制御する処理を実行する。なお、このような処理の一例として、図６に示す異常状態検出処理がある。この異常状態検出処理については、以下で詳細を説明する。
【００４３】
また、ＣＰＵ２４ｂは、主電源スイッチ状態検出部１８からの信号が示す状態が、主電源スイッチ１４がオン状態であることを示している状態で、副電源スイッチ状態検出回路２４ａからの信号が示す状態が、副電源スイッチ１７がオフ状態からオン状態に変化した場合に、上記の情報（副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報）がメモリに記憶されていたときには、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報を報知するように制御する。例えば、ＣＰＵ２４ｂは、主電源スイッチ１４がオン状態であることを示している状態で、副電源スイッチ状態検出回路２４ａからの信号が示す状態が、副電源スイッチ１７がオフ状態からオン状態に変化した場合に、上記の副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報がメモリに記憶されていたときには、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報として、メッセージ「副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されました」を表示装置（図示せず）に表示するように制御する処理を実行するか、または、音声「副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されました」が出力されるように音声出力装置（図示せず）を制御する処理を実行する。すなわち、本実施の形態のＣＰＵ２４ｂは、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作されて電源供給スイッチとしての第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃがオン状態になった場合に、上記の情報が記憶されていたときには、副電源スイッチ１７がオン状態で主電源スイッチ１４がオフ操作されたことを示す情報を報知するように制御する処理を実行する。なお、ＣＰＵ２４ｂは、本発明の処理実行装置に対応する。
【００４４】
次に、本実施の形態の電源装置１０の動作について説明する。図２は、図３に示すように、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作され、そして、主電源スイッチ１４がオン状態のときに副電源スイッチ１７がオフ操作された場合、すなわち、通常の操作が行われた場合における、図１に示すＡ、Ｂ、Ｃ、Ｄ、Ｅ、及びＦの各部位の信号の状態を示す図である。図２に示すように、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作されたときに、電源供給スイッチとしての第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃがオンになり、副電源スイッチ１７がオフ操作されたときに、第２の直流電源生成回路１６ｂ及び第３の直流電源生成回路１６ｃがオフになるように、コントローラ部２４（より具体的には副電源スイッチ状態検出回路２４ａ、ＣＰＵ２４ｂ、トランジスタ２４ｃ、及び抵抗２４ｄ）が制御する。なお、副電源スイッチ状態検出回路２４ａ、ＣＰＵ２４ｂ、トランジスタ２４ｃ、及び抵抗２４ｄは、本発明の制御手段に対応する。
【００４５】
また、図２に示すように、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作されたときに、励磁コイル１６ｆを励磁して励磁状態を保持することによりリレー接点１６ｇを閉にし、副電源スイッチ１７がオフ操作された場合に励磁コイル１６ｆの励磁状態を解除するように、メインコントローラユニット２０（より具体的にはトランジスタ２０ａ、及び抵抗２０ｂ）及びトランジスタ１６ｄがリレースイッチ１６ｅを駆動する。なお、メインコントローラユニット２０（より具体的にはトランジスタ２０ａ、及び抵抗２０ｂ）及びトランジスタ１６ｄは、本発明の駆動手段に対応する。
【００４６】
図４は、図５に示すように、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作され、そして、副電源スイッチ１７がオン状態のときに主電源スイッチ１４がオフ操作された場合、すなわち、イレギュラーな操作（電源を落とすときに、オフ操作するスイッチの順番を間違えた場合）が行われた場合における、図１に示すＡ、Ｂ、Ｃ、Ｄ、Ｅ、及びＦの各部位の信号の状態を示す図である。
【００４７】
図４に示すように、イレギュラーな操作が行われた場合であっても、副電源スイッチ１７がオン状態の場合には、励磁コイル１６ｆが励磁されて励磁状態が保持されて、リレー接点１６ｇが閉にされているので、主電源スイッチ１４がオフ操作されても電源供給先への電源の供給が継続される。
【００４８】
次にＣＰＵ２４ｂが実行する処理の一例である異常状態検出処理を、図６を参照して説明する。なお、この異常状態検出処理は、例えば、主電源スイッチ１４がオン状態で副電源スイッチ１７がオン操作されて通常モードになったときに実行が開始される。
【００４９】
まず、ステップ１００で、主電源スイッチ状態検出部１８からの信号を所定時間間隔で取込むことを開始する。これにより、以降、所定時間間隔で主電源スイッチ状態検出部１８からの信号が取込まれる。
【００５０】
次のステップ１０２では、副電源スイッチ状態検出回路２４ａからの信号を所定時間間隔で取込むことを開始する。これにより、以降、所定時間間隔で副電源スイッチ状態検出回路２４ａからの信号が取込まれる。
【００５１】
次のステップ１０４では、副電源スイッチ状態検出回路２４ａからの信号が、副電源スイッチ１７がオン状態であることを示し、かつ主電源スイッチ状態検出部１８からの信号が、主電源スイッチ１４がオフ状態になったことを示すか否かを判定する。
【００５２】
ステップ１０４で、副電源スイッチ状態検出回路２４ａからの信号が、副電源スイッチ１７がオフ状態であることを示すか、または、主電源スイッチ状態検出部１８からの信号が、主電源スイッチ１４がオン状態であることを示すと判定された場合には、再度、同様の判定を行う。
【００５３】
一方、ステップ１０４で、副電源スイッチ状態検出回路２４ａからの信号が、副電源スイッチ１７がオン状態であることを示し、かつ主電源スイッチ状態検出部１８からの信号が、主電源スイッチ１４がオフ状態になったことを示すと判定された場合には、次のステップ１０６へ進む。
【００５４】
ステップ１０６では、フラグの値を１に設定する。そして、異常状態検出処理を終了する。
【００５５】
以上、本実施の形態の電源装置１０について説明した。
【００５６】
なお、図７に示すように、トランジスタ１６ｄとトランジスタ２０ａとの間に、入力された信号の状態を予め定められた時間遅らせて出力する遅延回路３０を設けても良い。なお、この時間は、例えば、上記のＨＤＤ２６に記憶させるための情報の退避や電源オフに必要な各退避動作を行う際に必要な時間となるように設定しておけばよい。これにより、副電源スイッチ１７がオフ操作されてから、予め定められた時間が経過するまで、電源供給先に電源を供給し続ける。遅延回路３０もまた、本発明の制御手段の一部を構成する。
【符号の説明】
【００５７】
１０ 電源装置
１４ 主電源スイッチ
１６ 直流電源生成部
１６ｂ 第２の直流電源生成回路
１６ｃ 第３の直流電源生成回路
１６ｅ リレースイッチ
１６ｆ 励磁コイル
１６ｇ リレー接点
２０ メインコントローラユニット
２４ コントローラ部
【特許請求の範囲】
【請求項１】
オンオフ操作されると共に電源に接続された主電源スイッチと、
オンオフ操作される副電源スイッチと、
前記主電源スイッチと電源供給先との間に前記主電源スイッチと直列に接続された電源供給スイッチと、
前記主電源スイッチと並列に接続されたリレー接点、及び励磁状態で前記リレー接点を閉にし、励磁状態が解除されたときに前記リレー接点を開にする励磁コイルを備えたリレーと、
前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されたときに、前記電源供給スイッチがオンになり、前記副電源スイッチがオフ操作されたときに、前記電源供給スイッチがオフになるように制御する制御手段と、
前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されたときに、前記励磁コイルを励磁して励磁状態を保持し、前記副電源スイッチがオフ操作された場合に前記励磁コイルの励磁状態を解除するように前記リレーを駆動する駆動手段と、
を備えた電源装置。
【請求項２】
前記駆動手段は、前記副電源スイッチがオフ操作された場合に、該オフ操作されてから予め定められた時間が経過した後に前記励磁コイルの励磁状態を解除するように前記リレーを駆動する請求項１記載の電源装置。
【請求項３】
前記電源供給先を、情報を記憶する記憶手段とし、
前記制御手段は、前記記憶手段に情報を記憶させるための処理を実行する処理実行装置を含む請求項１または請求項２記載の電源装置。
【請求項４】
前記処理実行装置は、更に、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作された場合には、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作されたことを示す情報を記憶するように制御する処理を実行する請求項３記載の電源装置。
【請求項５】
前記処理実行装置は、更に、前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されて前記電源供給スイッチがオン状態になった場合に、前記情報が記憶されていたときには、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作されたことを示す情報を報知するように制御する処理を実行する請求項４記載の電源装置。
【請求項１】
オンオフ操作されると共に電源に接続された主電源スイッチと、
オンオフ操作される副電源スイッチと、
前記主電源スイッチと電源供給先との間に前記主電源スイッチと直列に接続された電源供給スイッチと、
前記主電源スイッチと並列に接続されたリレー接点、及び励磁状態で前記リレー接点を閉にし、励磁状態が解除されたときに前記リレー接点を開にする励磁コイルを備えたリレーと、
前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されたときに、前記電源供給スイッチがオンになり、前記副電源スイッチがオフ操作されたときに、前記電源供給スイッチがオフになるように制御する制御手段と、
前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されたときに、前記励磁コイルを励磁して励磁状態を保持し、前記副電源スイッチがオフ操作された場合に前記励磁コイルの励磁状態を解除するように前記リレーを駆動する駆動手段と、
を備えた電源装置。
【請求項２】
前記駆動手段は、前記副電源スイッチがオフ操作された場合に、該オフ操作されてから予め定められた時間が経過した後に前記励磁コイルの励磁状態を解除するように前記リレーを駆動する請求項１記載の電源装置。
【請求項３】
前記電源供給先を、情報を記憶する記憶手段とし、
前記制御手段は、前記記憶手段に情報を記憶させるための処理を実行する処理実行装置を含む請求項１または請求項２記載の電源装置。
【請求項４】
前記処理実行装置は、更に、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作された場合には、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作されたことを示す情報を記憶するように制御する処理を実行する請求項３記載の電源装置。
【請求項５】
前記処理実行装置は、更に、前記主電源スイッチがオン状態で前記副電源スイッチがオン操作されて前記電源供給スイッチがオン状態になった場合に、前記情報が記憶されていたときには、前記副電源スイッチがオン状態で前記主電源スイッチがオフ操作されたことを示す情報を報知するように制御する処理を実行する請求項４記載の電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−１９８１７８（Ｐ２０１０−１９８１７８Ａ）
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願番号】特願２００９−４０６６６（Ｐ２００９−４０６６６）
【出願日】平成２１年２月２４日（２００９．２．２４）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願日】平成２１年２月２４日（２００９．２．２４）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]