電源
ＰＣＭＣＩＡカード（２）の形をとった負荷のための電源（１）は、基板上のＧＰＲＳクラス（１０）モジュール（図示せず）を有する。このモジュール、したがってカード（２）は、経時的に平均値を有する負荷電流ｉloadと、この平均値よりも遥かに高い、周期的な瞬間ピーク値（ｉpeak）とを要求する。電源（１）は、パーソナルコンピュータ（図示せず）内に収容される調整電源（４）の形をとった電源に接続するための１対の入力端子（３）を含む。電源（４）は、当該電源に対して指定された予め定められたカレントリミット未満であり、かつ、ピーク負荷電流未満であるソース電流ｉinputを供給する。１対の出力端子（５）は、端子（３）およびカード（２）に電気的に接続される。１つのスーパーキャパシタ（６）の形をとったスーパーキャパシタ装置は、予め定められたカレントリミット未満にソース電流を維持しながら、ピーク負荷電流が負荷に供給されるようにするために、端子（３，５）と並列に置かれる。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
この発明は、電源に関する。
【０００２】
この発明は、ＰＣＭＣＩＡカード用のＧＰＲＳ通信モジュールと共に使用するために主に開発されており、その用途を参照して以下に説明する。しかしながら、この発明は、その特定の使用分野に限定されず、他の通信モジュール、たとえば、ＰＣＭＣＩＡカードまたはCompactFlash（登録商標）カードに含まれているかどうかを問わず、ＧＳＭモジュールもしくはモビテックス（Mobitex）モジュール、または、ノート型コンピュータ、ラップトップコンピュータ、タブレット（Tablet）コンピュータ、無線ＬＡＮ装置、もしくは他の計算装置のための他のどのような通信モジュールにも適する。
【背景技術】
【０００３】
背景技術
公知のモバイル通信モジュール、たとえばＧＰＲＳモジュールは、ＰＣＭＣＩＡカードで使用される。これらのモジュールは、必要とされる通信規格に従って情報の処理および送信が行われるように集合的に機能する多数の集積回路を含む。ＧＰＲＳモジュールの場合、情報は通常、非音声データであるが、音声データも同様に送信される。
【０００４】
ラップトップコンピュータおよびＰＤＡ等の携帯型計算装置の設計は、バッテリを再充電してから次の再充電までの期間を最大にしながらサイズを最小にするように強く促されている。このことは、バッテリができる限り高いエネルギ密度を有するべきであることを示唆するが、この種のバッテリは一般に、長時定数を有する。したがって、これらの装置で使用される一般的な通信モジュールの高出力モード中に必要とされる電圧および電流を提供する能力の点で、支障を来たしてしまう。したがって、より一般的な妥協策は、より低い出力密度を容認することであり、したがって、より短いバッテリ寿命を容認しながらより短い時定数を得ることである。
【０００５】
この問題に対する部分的な解決策では、高出力モード中にバッテリをアシストするために、並列タンタルキャパシタのバンクを使用することが公知である。何らかの小さな利点は得られるが、この利点は通常、これらのキャパシタのコストおよび嵩に見合うものではない。
【０００６】
無線ＬＡＮ、ＰＣＭＣＩＡカード等のための無線通信装置の設計も同様に、体積、ピーク消費電力、およびコストを最小にしながら所望の機能性を得るように促されている。それとは対照的に、機能性の増大と、より広帯域の通信とに対する需要は、通常、より大きな体積、より高いピーク電力、およびより高いコストを必要とする。少ないものから多くを得ようと設計者が試みるのに伴い、これらの競合する考慮事項は、ＰＣＢの「面積」、実装体積、および構成要素のコストに一層重きを置くようになっている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
いずれの場合も、これらのカードは、必要な電力を供給するホスト計算装置に依存している。ホストがカードに対して指定されたカレントリミットを有しており、このカレントリミットが、要求されるピーク電流よりも小さいことが次第に分かってきた。すなわち、カードが作動するために、ホストは、当該ホストの電源の仕様以外にカレントリミットを有していなければならない。このことは、すべての場合において壊滅的な故障にはならな
いかもしれないが、システムの安定性が要求される場合、全く望ましいものではなく、最終的には持続することができなくなってしまう。
【０００８】
したがって、携帯型装置および電源駆動式装置の両方に関し、通信の柔軟性に対して高まる需要は、電源の制約により、阻止されるとは言わないまでも損なわれかつ妨げられている。
【０００９】
この明細書全体に亘る先行技術の議論はいずれも、このような先行技術が広く公知であること、または、当該分野で一般的な知識の一部を成すことを認めるものとして認識されるべきではない。
【課題を解決するための手段】
【００１０】
発明の開示
この発明の目的は、少なくとも好ましい実施例において、先行技術の欠点の１つ以上を克服するか、もしくは実質的に改善すること、または、有用な代替例を少なくとも提供することである。
【００１１】
この発明の第１の局面に従うと、平均負荷電流と、この平均負荷電流よりも高いピーク負荷電流とを要求する負荷のための電源が提供され、この電源は、
予め定められたカレントリミット未満のソース電流を供給する電源に電気的に接続するための入力端子を含み、予め定められたカレントリミットは、ピーク負荷電流未満であり、この電源はさらに、
入力端子および負荷に電気的に接続するための出力端子と、
予め定められたカレントリミット付近未満にソース電流を実質的に維持しながら、ピーク負荷電流が負荷に供給されるようにするための、出力端子に並列なスーパーキャパシタ装置とを含む。
【００１２】
好ましくは、予め定められたカレントリミットは、平均負荷電流とピーク負荷電流との間にある。
【００１３】
好ましくはまた、入力端子における電圧は、出力端子における電圧以上である。より好ましくは、電源は、入力端子および出力端子を実質的に同じ電圧に維持する。
【００１４】
好ましい形態において、スーパーキャパシタ装置は、出力端子に並列な１つ以上のスーパーキャパシタを含む。より好ましくは、電源は、入力端子と出力端子との間に配置される電流リミッタを含む。より一層好ましくは、電流リミッタは、電源からのスーパーキャパシタ装置の充電中に、予め定められたカレントリミット未満にソース電流を維持する。
【００１５】
好ましくは、スーパーキャパシタ装置は、互いに並列に接続された複数のスーパーキャパシタを含む。しかしながら、他の実施例においてスーパーキャパシタは、互いに直列に接続される。
【００１６】
好ましくはまた、スーパーキャパシタ装置は、約１２０ｍΩ未満のＥＳＲを有する。より好ましくは、スーパーキャパシタ装置は、約１００ｍΩ未満のＥＳＲを有する。いくつかの実施例において、スーパーキャパシタ装置は、８０ｍΩ未満のＥＳＲを有するように選択されるが、他の実施例においてスーパーキャパシタ装置は、３０ｍΩ未満のＥＳＲを有するように選択される。より好ましくは、スーパーキャパシタ装置は、２４ｍΩ未満のＥＳＲを有する。より一層好ましくは、スーパーキャパシタ装置は、２０ｍΩ未満のＥＳＲを有する。
【００１７】
好ましい形態において、スーパーキャパシタ装置は、約０．４ファラッド（Farad）以上の静電容量を提供する。より好ましくは、この装置の占有面積は、約８００ｍｍ2未満である。より一層好ましくは、この装置の占有面積は、約４０ｍｍ×２０ｍｍ未満である。
【００１８】
好ましくは、負荷は通信装置である。より好ましくは、通信装置は、ＧＰＲＳモジュールまたはＧＳＭモジュールを含む。より一層好ましくは、負荷は、コンピュータ用のカードであり、通信装置は、このカードに取り付けられる。このような実施例において、電力源は、コンピュータの内部電源から得られる。
【００１９】
好ましい形態において、電流リミッタは、入力端子と出力端子との間に配置されて予め定められた抵抗を提供するための可変抵抗装置を含む。より好ましくは、可変抵抗装置は半導体装置である。より一層好ましくは、電流リミッタは、入力端子と出力端子との間に配置されてソース電流を示す信号を提供するための電流センサを含み、可変抵抗装置は、この信号に応答して予め定められた抵抗を設定する。一実施例において、センサは低値抵抗器であり、半導体装置はＭＯＳＦＥＴである。
【００２０】
好ましくは、可変抵抗装置は信号に応答して、高抵抗モード、低抵抗モード、および線形抵抗モードのうちの１つで選択的に作動する。たとえば、可変抵抗装置がＭＯＳＦＥＴである場合、高抵抗モード、低抵抗モード、および線形抵抗モードは、ＭＯＳＦＥＴがＯＦＦに切換えられた状態、ＯＮに切換えられた状態、および線形動作のためにバイアスがかけられた状態に対応する。線形抵抗モードが、このような半導体装置に関して公知であるように、信号と抵抗との間に何らかの相関関係を示唆するに過ぎず、これが厳密に比例する必要はないことが認識されるであろう。
【００２１】
好ましくはまた、可変抵抗装置は、負荷電流が予め定められたカレントリミット付近未満である間、低抵抗モードで作動する。より好ましくは、可変抵抗装置は、ソース電流が予め定められたカレントリミットに近づくと線形モード内で作動する。より一層好ましくは、可変抵抗装置は、線形モード内で作動する際に、ソース電流が予め定められたカレントリミットに近づくにつれて、より大きな抵抗を提供する。
【００２２】
好ましい形態において、負荷は、通常動作の条件下において、スーパーキャパシタ装置が充電を必要とする始動段階を含む。ここで、スーパーキャパシタ装置は、負荷の始動段階中にのみ電流リミッタが一般に作動するように選択される。すなわち、通常動作中に、スーパーキャパシタ装置は、予め定められたカレントリミットよりも低い供給電流を保持しながら、ピーク電流を供給し、かつ、ピークとピークとの間の供給電流により再充電される十分な容量を有する。しかしながら、他の実施例において、電流リミッタは、電流ピークと電流ピークとの間にも作動する。後者の実施例において、スーパーキャパシタは、ピーク電流のより大きな部分を提供する。
【００２３】
この発明の第２の局面に従い、コンピュータ用の通信カードを提供する。このコンピュータは、予め定められたカレントリミット未満であるソース電流をカードに提供する電源を有し、このカードは、
予め定められたカレントリミットよりも大きなピーク負荷電流と、このピーク負荷電流未満の平均負荷電流とを要求する負荷を集合的に規定する複数の電気的構成要素を支持するための基板と、
電源に電気的に接続するための入力端子と、
入力端子および負荷に電気的に接続するための出力端子と、
予め定められたカレントリミット付近未満にソース電流を実質的に制限しながら、ピーク負荷電流が負荷に供給されるようにするための、出力端子に並列なスーパーキャパシタ
装置とを含む。
【００２４】
この発明の第３の局面に従い、計算装置を提供する。この計算装置は、
他の計算装置とコンピュータが通信することを可能にするための通信カードを含み、このカードは、使用時に、ピーク負荷電流と、このピーク負荷電流未満である平均負荷電流とを要求し、この計算装置はさらに、
カードにソース電流を供給するための電源を含み、この電源は、ピーク負荷電流未満である予め定められたカレントリミットを有し、この計算装置はさらに、
電源に電気的に接続するための入力端子と、
入力端子およびカードに電気的に接続するための出力端子と、
予め定められたカレントリミット付近未満にソース電流を実質的に制限しながら、ピーク負荷電流がカードに供給されるようにするための、出力端子に並列なスーパーキャパシタ装置とを含む。
【００２５】
この発明の第４の局面に従い、電流リミッタを提供する。この電流リミッタは、
予め定められたカレントリミット未満であるソース電流を供給する電源に電気的に接続するための入力端子を含み、予め定められたカレントリミットは、ピーク負荷電流未満であり、この電流リミッタはさらに、
入力端子および負荷に電気的に接続するため、かつ、予め定められたカレントリミット付近未満にソース電流を実質的に維持しながら、ピーク負荷電流が負荷に供給されるようにするためのスーパーキャパシタ装置に並列に電気的に接続するための出力端子を含む。
【００２６】
より一層好ましくは、電流リミッタは、電源からのスーパーキャパシタ装置の充電中に、ソース電流を予め定められたカレントリミット未満に維持する。
【００２７】
好ましい形態において、電流リミッタは、入力端子と出力端子との間に配置されて、予め定められた抵抗を提供するための可変抵抗装置を含む。より好ましくは、可変抵抗装置は半導体装置である。より一層好ましくは、電流リミッタは、入力端子と出力端子との間に配置されて、ソース電流を示す信号を提供するための電流センサを含み、可変抵抗装置はこの信号に応答して、予め定められた抵抗を設定する。一実施例において、センサは低値抵抗器であり、半導体装置はＭＯＳＦＥＴである。
【００２８】
好ましくは、可変抵抗装置は信号に応答して、高抵抗モード、低抵抗モード、および線形抵抗モードのうちの１つで選択的に作動する。たとえば、可変抵抗装置がＭＯＳＦＥＴである場合、高抵抗モード、低抵抗モード、および線形抵抗モードは、ＭＯＳＦＥＴがＯＦＦに切換えられた状態、ＯＮに切換えられた状態、および線形動作のためにバイアスがかけられた状態に対応する。線形抵抗モードが、このような半導体装置に関して公知であるように、信号と抵抗との間に何らかの相関関係を示唆するに過ぎず、これが厳密に比例する必要はないことが認識されるであろう。
【００２９】
好ましくはまた、可変抵抗装置は、負荷電流が予め定められたカレントリミット付近未満である間、低抵抗モードで作動する。より好ましくは、可変抵抗装置は、ソース電流が予め定められたカレントリミットに近づくと、線形モード内で作動する。より一層好ましくは、可変抵抗装置は、線形モード内で作動する際に、ソース電流が予め定められたカレントリミットに近づくにつれて、より大きな抵抗を提供する。
【００３０】
好ましい形態において、通常動作の条件下において、負荷は、スーパーキャパシタ装置が充電を必要とする始動段階を含み、スーパーキャパシタ装置は、負荷の始動段階中にのみ電流リミッタが作動するように選択される。すなわち、通常動作中に、スーパーキャパシタ装置は、予め定められたカレントリミットよりも低い供給電流を含みながら、ピーク
電流を供給し、かつ、ピークとピークとの間の供給電流により再充電される十分な容量を有する。
【００３１】
この発明の第５の局面に従い、平均負荷電流と、この平均負荷電流よりも高いピーク負荷電流とを要求する負荷を供給するための方法を提供する。この方法は、
予め定められたカレントリミット未満のソース電流を供給する電源に入力端子を電気的に接続するステップを含み、予め定められたカレントリミットは、ピーク負荷電流未満であり、この方法はさらに、
入力端子および負荷に出力端子を電気的に接続するステップと、
予め定められたカレントリミット未満付近にソース電流を実質的に維持しながら、ピーク負荷電流が負荷に供給されるようにするための、出力端子に並列なスーパーキャパシタ装置を提供するステップとを含む。
【００３２】
この発明の第６の局面に従い、コンピュータ用の通信カードを供給するための方法を提供する。このコンピュータは、予め定められたカレントリミット未満であるソース電流をカードに提供する電源と、予め定められたカレントリミットよりも大きなピーク負荷電流、およびこのピーク負荷電流未満である平均負荷電流を要求する負荷を集合的に規定する複数の電気的構成要素を支持するための基板を含むカードとを有し、この方法は、
電源に入力端子を電気的に接続するステップと、
入力端子および負荷に出力端子を電気的に接続するステップと、
予め定められたカレントリミット付近未満にソース電流を実質的に制限しながら、ピーク負荷電流が負荷に供給されるようにするための、出力端子に並列なスーパーキャパシタ装置を提供するステップとを含む。
【００３３】
この発明の第７の局面に従い、計算装置内に通信カードを供給するための方法を提供する。この方法は、
コンピュータが他の計算装置と通信することを可能にするために、コンピュータに通信カードを電気的に接続するステップを含み、カードは、使用時に、ピーク負荷電流と、このピーク負荷電流未満である平均負荷電流とを要求し、この方法はさらに、
ピーク負荷電流未満である予め定められたカレントリミットを有する電源により、カードにソース電流を供給するステップと、
電源に入力端子を電気的に接続するステップと、
入力端子およびカードに出力端子を電気的に接続するステップと、
予め定められたカレントリミット付近未満にソース電流を実質的に制限しながら、ピーク負荷電流がカードに供給されるようにするための、出力端子に並列なスーパーキャパシタ装置のステップとを含む。
【００３４】
この発明の第８の局面に従い、電流を制限する方法を提供する。この方法は、
予め定められたカレントリミット未満であるソース電流を供給する電源に入力端子を電気的に接続するステップを含み、予め定められたカレントリミットは、ピーク負荷電流未満であり、この方法はさらに、
予め定められたカレントリミット付近未満にソース電流を実質的に維持しながら、ピーク負荷電流が負荷に供給されるようにするためのスーパーキャパシタ装置に並列に電気的に接続するために、入力端子および負荷に出力端子を電気的に接続するステップを含む。
【００３５】
「コンピュータ」という用語は、電源に接続された計算機器および携帯型の計算機器の両方、たとえばデスクトップコンピュータ、ラップトップコンピュータ、ＰＤＡ、およびセルラー式電話を含む。「カード」という用語は、たとえば、CompactFlash（登録商標）カード、ＰＣＭＣＩＡカード、モデムカード、および他の通信カードを含む。
【００３６】
文脈が特に明示的に必要としない限り、説明および請求項の全体に亘り、「備える」、「備えている」、「含む」、「含んでいる」等の用語は、排他的または網羅的な意味ではなく、包括的な意味で、すなわち、「含むが、それに限定されない」という意味で解釈されるべきである。加えて、文脈が特に明示的に要求しない限り、説明および請求項の全体に亘り、「接続される」および「電気的に接続される」という用語は、２つ以上の要素間の電気的な接続を説明または規定するための等価物として使用されている。電気的接続が、直接的な電気的接続である必要はなく、それぞれの要素間における間接的な電気的接続を含むことを理解されたい。
【発明を実施するための最良の形態】
【００３７】
この発明の好ましい実施例を、添付の図面および付録を参照して、例示としてのみ説明する。
【００３８】
付録Ａは、この明細書の第２２頁から３５頁として番号が付されており、本発明者により開発された「アプリケーションノート（Application Note）」である。
【００３９】
発明の好ましい実施例
図１を参照すると、ＰＣＭＣＩＡカード２の形をとった負荷のための電源１が概略的に示されている。ＰＣＭＣＩＡカード２は、実装型ＧＰＲＳクラス１０モジュール（図示せず）を有する。モジュール、すなわちカード２は、経時的に平均値を有する負荷電流ｉloadと、この平均値よりもかなり高い、周期的な瞬間ピーク値（ｉpeak）とを要求する。電源１は、パーソナルコンピュータ（図示せず）内に収容された調整電源４の形をとった電源に電気的に接続するための１対の入力端子３を含む。電源４は、この電源に対して予め指定されたカレントリミット未満であり、かつ、ピーク負荷電流未満である、ソース電流ｉinputを供給する。１対の出力端子５は、端子３およびカード２に電気的に接続される。１つのスーパーキャパシタ６の形をとったスーパーキャパシタ装置は、予め定められたカレントリミット未満にソース電流を維持しながらピーク負荷電流が負荷に供給されるようにするため、端子３および５と並列に置かれる。
【００４０】
電源４は、コンピュータ内の各カードに対して予め定められたカレントリミットを１アンペアに設定する仕様を有する。他の実施例において、予め定められたカレントリミットは異なるものである。
【００４１】
カード１がコンピュータ内の多数のカードの１枚に過ぎず、これらのカードが、コンピュータのユーザに対しそれぞれの機能性を提供することが当業者に認識されるであろう。しかしながら、ＧＰＲＳの機能性に関し、通常のＧＰＲＳ送信機は、３．３ボルトの調整供給電圧において高出力で送信を行なうのに１．５アンペアから２アンペアを必要とする。たとえば、５７７ｍｓの８個のタイムスロットのうちの最大２個を用いるクラス１０で送信する際に、パルス持続時間は１．１５４ｍｓであり、期間は４．６１６ｍｓである。先行技術のカードでは、カードにピーク電力を提供するための二次電池の使用等、さらに複雑性を増したり、さらに費用をかけずに、この負荷を提供しかつこの負荷を使用の範囲内に留めることができない。しかしながら、図１に示す実施例において、スーパーキャパシタ６は高い静電容量および低い等価直列抵抗（ＥＳＲ）を有しているため、端子５における大きな電圧スイングを伴わずに大きな電流パルスを送出することができる。すなわち、Ｖloadのリップルが小さく、負荷電流ｉloadが、送信中にカード２のピーク電流の要求を満たすことを可能にする。この状況において、ｉloadは予め定められたカレントリミットを上回るが、ｉinputは上回らない。すなわち、電源１は、負荷パルスの間に電源４から引込まれた電流が、ＰＣカードの仕様により容認された範囲内に保持され得るようにする負荷均一化効果を有する。
【００４２】
スーパーキャパシタ６を選択する際の重要な基準が低ＥＳＲである。なぜなら、ＥＳＲが一般に、高静電容量の装置の電圧リップルの主要因となるためである。しかしながら、カード２が電源４に最初にプラグ接続された時点で、スーパーキャパシタ６は通常、放電状態にある。したがって、ＥＳＲが低いほど、スーパーキャパシタ６に対する初期の充電電流が高くなる。スーパーキャパシタの初期の充電電流が電源４を過負荷状態にすることを防止するために、電源１は、電流制限回路７を含む。この回路は、カード２に対して指定されたピーク電流の供給未満にｉinputを正確に制限する。回路７のより詳細な例示を図２に提示する。通常動作中に、すなわち、スーパーキャパシタ６の初期充電の後に、回路７は効果的に作動しなくなり、最小インピーダンスのみを提示することが当業者に認識されるであろう。
【００４３】
スーパーキャパシタ６は、周期的なピーク時間中のｉloadが、電源４によって容認される値を超えた場合でも、カード２およびＧＰＲＳモジュールが仕様内で作動することを可能にする。このことは、ＤＣ−ＤＣコンバータのより低い効率性およびより高いコストの代わりに、実質的に１００％の効率性で行なわれる。加えて、スーパーキャパシタ６は、ＥＭＩを生じない。すなわち、これは、カード２の通常動作中に電源４にかかるピーク電流負荷を制限するスーパーキャパシタ６の動作である。回路７は、通常動作中には、電流制限を行なうために使用されない。このことを異なる用語で述べると、スーパーキャパシタ６は、通常の使用中にｉinputを電源４の仕様よりも低くなるように制限するだけではなく、回路７が作動するのを防止するように設計される。しかしながら、他の実施例において、回路７は、ピーク電流期間中に、必要とされる電流の、より大きな部分がスーパーキャパシタから引込まれるようにｉinputを制限するように設計される。これにより、より高いＥＳＲを有するスーパーキャパシタの使用が可能になる。制約としては、スーパーキャパシタがピーク電流を提供するために放電するため、スーパーキャパシタによって提供される出力電圧が下がることである。しかしながら、スーパーキャパシタの静電容量が、課される体積の制約に照らして十分に大きく、電圧が負荷についての容認可能な最小値よりも上にある状態を確実に保つ限り、このことに対応することができる。したがって、これらの実施例において、スーパーキャパシタは、所定の占有面積および／または体積の制約に関し、ピーク電流期間中に負荷が必要とする最小電圧よりも下に入力電圧が下がらないように電圧降下を含む、静電容量およびＥＳＲの組合せを有するように選択される。
【００４４】
一般的なパルス期間に電源４が送出することのできるエネルギの量は、単純なエネルギ勘定を実行することによって、カード２が必要とするエネルギと比較することができる。負荷がＤ（ここで０＜Ｄ≦１）のデューティサイクルを有し、負荷電流がＩsteadyの連続成分と（Ｉsteadyに加え）ｉpeakのパルスとを有する場合、１サイクル中に引込まれる平均電力は以下のようになる。
【００４５】
Ｐave＝Ｖcc（Ｉsteady＋Ｄ・ｉpeak）
電源から引込まれ得る最大平均電力は、Ｐave,max＝Ｖcc・Ｉmaxにより求められ、ここでＩmaxは、ＰＣカードの仕様により、１アンペアとして求められる。Ｐaveは、負荷が機能するためにＰave,max未満でなければならない。上述の等式を組合せると、以下のものが満たされなければならない。
【００４６】
Ｉsteady＋Ｄ・ｔpeak＜Ｉmax
この等式は、理想的であって無限に大きなキャパシタには当てはまるが、現実の装置においては、電圧リップルに対して何らかのマージンが容認される。図示された実施例に関し、ＧＰＲＳモジュールは、カード２上においてクラス１０モードで稼動する。８スロットのうち２スロットが使用されて２５％のデューティサイクルを提供し、カードは、１００ｍＡを連続的に引込むことに加え、１．９アンペアのピークパルス送信電流を引込む。この場合、Ｉsteady＋Ｄ・ｉpeak＝０．１＋０．２５×１．９アンペア＝０．５７５アン
ペアとなり、これは、１アンペアの制限を遥かに下回る。これは損失を無視しているが、電源４から引込まれる電流のおよその大きさを提示する。
【００４７】
図３のオシロスコープ画像は、図１の回路についての掃引を示す。ｘ軸は時間を単位とし、ｙ軸は、上側２本の掃引に関しては電圧を単位としており、下側２本の掃引に関しては電流を単位としている。
【００４８】
スーパーキャパシタ６は、０．２５ファラッドおよび４０ｍΩの装置である。電源４からの供給電圧Ｖccは、２００ｍＷの電源インピーダンスにおいて３．３ボルトである。４．６１６ｍｓ毎に１．１５４ｍｓに亘り、１．９Ａのパルスの負荷がカード２によって課される。すなわち、クラス１０（２スロット）の送信である。図３に提示される上側の掃引から下側の掃引にかけて、以下のことが示される。
【００４９】
入力電圧、すなわちＶccは、参照番号１１により示される。
負荷電圧、すなわちＶloadは、参照番号１２により示される。
【００５０】
電源４から引込まれる電流、すなわちｉinputは、参照番号１３により示される。
ＧＰＲＳモジュールにより引込まれる電流、すなわちｉloadは、参照番号１４により示される。
【００５１】
ゼロは、これらの掃引の下側の格子線であることにも注意されたい。
電源１を使用することにより、サイクル中に、ｉinputが、電源４の１アンペアの仕様を上回る地点が存在しない。さらに、このことは、ｉloadがカード２のピーク電流の要求を満たすことと同時に達成される。
【００５２】
興味深いことに、電源４のインピーダンスが増大すること、または、回路７に抵抗を加えることにより、ピーク入力電流が下がることに注目されたい。しかしながら、トレードオフとして、最小出力電圧および平均出力電圧が下がる。
【００５３】
以下の表、すなわち表１は、２アンペアの最大負荷電流を用いる上述の例内で作動するスーパーキャパシタのいくつかの例を含む。「型Ｎｏ．」は、スーパーキャパシタ装置の製造業者および供給業者であるキャップＸＸ社（Cap-XX Pty Ltd）により装置に割当てられた型番号である。
【００５４】
他の実施例では、８０ｍΩまでの総ＥＳＲを有するスーパーキャパシタ、またはスーパーキャパシタ装置が使用される。しかしながら、この明細書の教示内容から、より低いＥＳＲを有するスーパーキャパシタまたはスーパーキャパシタ装置がこの実施例の状況においてより良好に作動し、かつ、より多くの余裕も提供することが認識されるであろう。
【００５５】
表１に記載するスーパーキャパシタは、定格で２．３ボルトの動作であり、動作電圧が３．３ボルトであると仮定した場合、これらの２つが直列に組合されて電源４と共に使用される。より低い動作電圧が使用される場合、これらのスーパーキャパシタの１つを用いることが適切である。さらに、より高電圧の用途では、３つ以上のスーパーキャパシタが直列に接続される。
【００５６】
【表１】
【００５７】
表１のスーパーキャパシタはすべて、電流リミッタが、装置の始動中にのみ作動する必要があるように設計される。しかしながら、電流リミッタがピーク負荷電流の期間中も作動する実施例については、適切なスーパーキャパシタ装置が、それぞれの型番号であるＧＷ２０９、ＧＷ２１４、ＨＳ２０１、およびＧＳ２０４により、キャップＸＸ社により指定されている。この明細書における教示内容から、等価のスーパーキャパシタ装置もまた適切であることが認識されるであろう。
【００５８】
先行の段落で言及したスーパーキャパシタ装置は一般に、より薄型であることから、所定の装置内により容易に実装され得る。しかしながら、これらのスーパーキャパシタ装置は、表１で言及した装置よりも高いＥＳＲを有する。しかしながら、この実施例に記載する用途に関し、これらのスーパーキャパシタ装置は、小さな実装サイズにも拘らず、依然として十分に低いＥＳＲと十分に高い静電容量とを有し、所望の機能性を提供する。すなわち、より高いＥＳＲのスーパーキャパシタ装置は、適切に適用された場合、ピーク電流の期間中における電流リミッタの動作を考慮しながらも、負荷における電圧が、要求される最小値よりも降下しないようにする。
【００５９】
この明細書に記載するすべての好ましい実施例において、約１２０ｍΩ未満のＥＳＲを有するスーパーキャパシタ装置が使用される。しかしながら、他の実施例において、スーパーキャパシタ装置は、約１００ｍΩ未満のＥＳＲを有する。いくつかの実施例において、スーパーキャパシタ装置は、８０ｍΩ未満のＥＳＲを有するように選択されるが、他の実施例において、スーパーキャパシタ装置は、３０ｍΩ未満のＥＳＲを有するように選択される。特定の実施例において、スーパーキャパシタ装置は、２４ｍΩ未満のＥＳＲを有するように選択され、他の実施例において、スーパーキャパシタ装置は、２０ｍΩ未満のＥＳＲを有する。
【００６０】
この発明の実施例で使用するのに適した他のスーパーキャパシタ装置は、エナジー・ストレージ・システムズ社（Energy Storage Systems Pty Ltd）の名の下に２００３年８月２９日に出願され、「予め定められた期間中に高出力を要求する通信モジュールのための電源（A Power Supply For A Communications Module That Demands High Power During Predetermined Periods」と題された、同時係属中のＰＣＴ特許出願ＰＣＴ／ＡＵ０３／０１１１７に開示されている。この明細書内の開示内容は、相互参照により、ここに援用される。
【００６１】
他の実施例（図示せず）において、カード２は、ＧＰＲＳクラス１２モジュールの形をとった通信モジュールを含む。動作原理は同じであるが、使用されるスーパーキャパシタのパラメータは、異なるモジュールの要件に対応するように異なっている。たとえば、５０％のデューティサイクルである、８個のスロットのうちの４個の使用により、ＰＣカード上でクラス１２モードの送信機を稼動させることができる。このカードが連続して１００ｍＡを引込むことに加え、１．８アンペアのピークパルス送信電流を引込む場合、Ｉst
eady＋Ｄ・ｉpeak＝０．１＋０．５×１．８アンペア＝１．０アンペアとなり、これは、１アンペアの制限に等しい。これは損失を無視しているため、１．８アンペアのパルスは、理想的な回路でサポートされ得る最大値である。実際の回路において、サポートされ得るパルス負荷は、これよりも小さくなければならず、好ましい設計パラメータは１．５アンペアである。このような１．５アンペアのパルスは、０．８５アンペアの平均を生じ、これは、何らかの余裕と、損失に対する許容度とを生じる。
【００６２】
ＧＰＲＳクラス１２モジュールを有するＰＣカードを用いた動作のために特に設計されたこの発明の一実施例は、０．４８ファラッドの静電容量と、２０ｍΩのＥＳＲとを有するスーパーキャパシタを含む。ここでもまた、電源電圧（Ｖcc）は３．３ボルトであり、電源４は、２００ｍΩの電源インピーダンスを提供する。クラス１２（４スロット）の送信は、約１００ｍＡの連続した負荷と、４．６１６ｍｓ毎に２．３０８ｍｓに亘って１．５アンペアの最大パルスとを含む。図４では、図３の掃引に対応するが、すぐ上で言及したスーパーキャパシタと共にＧＰＲＳクラス１２モジュールに関連する１組のオシロスコープの掃引が示される。すなわち、上側の掃引から下側の掃引にかけて、以下のことが示される。
【００６３】
入力電圧、すなわちＶccは、参照番号１５により示される。
負荷電圧、すなわちＶloadは、参照番号１６により示される。
【００６４】
電源４から引込まれる電流、すなわちｉinputは、参照番号１７により示される。
ＧＰＲＳモジュールにより引込まれる電流、すなわちｉloadは、参照番号１８により示される。
【００６５】
ここでもまた、スーパーキャパシタの使用により、ｉinputは、１アンペアの仕様を超えず、負荷電圧Ｖloadは、３Ｖを上回る状態を保つ。
【００６６】
さらにソース抵抗を追加することは、電源４から引込まれる最大電流を下げる一手段であるが、Ｖloadが容認可能な最小値に近い用途では、勧められない。
【００６７】
上で言及したＧＰＲＳクラス１２モジュールと共に使用するのに適したスーパーキャパシタの例を表２に記載する。想定される設計パラメータは、１．６アンペアの最大負荷電流と、Ｖloadが３ボルトよりも上に維持されることである。
【００６８】
クラス１０の例と同様に、使用されるスーパーキャパシタの抵抗およびＥＳＲが下がる程、リプル電圧が良好となり、より多くの電圧の余裕が生じるようになる。
【００６９】
【表２】
【００７０】
この発明はまた、ＧＰＲＳモデムまたはＧＳＭモデムを含むCompactFlash（登録商標）カード等の他の動作環境にも適用可能である。これらのカードは一般に、０．５アンペア
の電流ドレインに制限され、この電流ドレインは、３．３ボルトの供給電圧において、モデムが高出力での送信を行なうために必要とする１．５から２アンペアよりも遥かに小さい。この構成は、図１と概念上同様であり、カード２はモデムを含むCompactFlash（登録商標）カードを表わし、スーパーキャパシタ６は、この環境に対して選択されたスーパーキャパシタを表わす。
【００７１】
さらに別のこの実施例を説明するために、以下の特定の例を参照する。特に、このモデムは、１２．５％のデューティサイクルを意味する、８個のスロットのうちの１個の使用によるＣＦ＋カード上でクラス８モードの送信を行なうように構成される。このカードは、連続的に１００ｍＡを引込むことに加え、１．９アンペアのピークパルス送信電流を引込む。上述の等式を用い、Ｉsteady＋Ｄ・ｉpeak＝０．１＋０．１２５×１．９アンペア＝０．３４アンペアとなり、これは、０．５アンペアの制限を大きく下回る。この計算は損失を無視しているが、スーパーキャパシタを使用する際に電源から引込まれる電流のおよその大きさを提示する。
【００７２】
この実施例で使用されるスーパーキャパシタは、０．２５ファラッドの静電容量と、４０ｍΩのＥＳＲとを有する。電源４は、３．３ボルトの電源電圧Ｖccを提供し、約２００ｍΩの電源インピーダンスを有する。CompactFlash（登録商標）カードは、クラス８（１スロット）の送信のために、連続して約１００ｍＡを引込み、かつ、４．６１６ｍｓ毎に０．５７７ｍｓに亘って１．６５アンペアのパルスを引込む。実際のピークソース電流が、上で予測した理想の値よりも高いものの、これが、ソース抵抗およびスーパーキャパシタのＥＳＲを考慮した場合に予測され得るものであることが認識されるであろう。
【００７３】
CompactFlash（登録商標）カードが使用される他の実施例において、スーパーキャパシタは、上述の例で使用されたものよりも低いＥＳＲを有するように選択されて、何らかの余裕を提供し、および／または、より高い電流を引込む送信機をサポートする。
【００７４】
以下の表、すなわち表３は、CompactFlash（登録商標）カードを有する実施例にも適したスーパーキャパシタの例を含む。これらの装置は、０．５アンペアの制限未満の電流を引込むことにより、負荷を仕様の範囲内に留めておくことができる。ここでもまた、ここに挙げたスーパーキャパシタの指定された電圧が、用途の動作電圧未満である場合、同様の２つの装置が直列に接続される。
【００７５】
【表３】
【００７６】
次に、図５を参照する。図５では、ＰＣＭＣＩＡカード１９が示される。このカードは、標準寸法に適合し、デスクトップコンピュータ２０、ラップトップコンピュータ２１、およびＰＤＡ２２の相補的なポート内に挿入されるように構成される。このようなカードまたは同様のカードが他の計算装置にも差込まれ得ることが認識されるであろう。
【００７７】
カード１９は、遠隔システムと通信を行なうためにこのカード１９が装着される計算装
置を設けるために、通信モジュールを含む。カード１９はまた、この発明に従って電源（図示せず）も含み、通信が行なわれている間にカード１９が仕様の範囲内に確実に留まるようにする。
【００７８】
しかしながら、他の実施例において、この発明に従った電源は、コンピュータ２０、２１、またはＰＤＡ２２内に取付けられ、カード１９に直接取付けられない。
【００７９】
この発明の別の実施例は、通信カード２３の形を取り、図６に示される。カード２３は、コンピュータまたは他の計算装置内に取付けるように構成され、ＧＰＲＳモジュール（具体的に図示せず）と、この発明に従った電源（これもまた具体的に図示せず）とを含む。このような装置に対する通常の電流ドレインの制限は、ＧＰＲＳモジュールの１．５から２アンペアのピーク要件に関係なく、１アンペアである。しかしながら、カード２３は、この発明に従った電源を含むことにより、この仕様の範囲内に留まることができる。
【００８０】
図２に提示したものと同様のこの発明の一実施例は、同時係属中のＰＣＴ特許出願第ＰＣＴ／ＡＵ０２／０１７６の図３に詳細に記載されている。この先行の出願内に含まれる開示内容は、相互参照によりここに援用される。
【００８１】
この発明の実施例に対するさらに別の設計上の考慮事項を、以下の付録Ａに提示する。この付録は、本発明者により開発されたアプリケーションノートであり、この特許明細書内の開示内容の一部として組込まれる。
【００８２】
この発明の上述の実施例は、以下の主な利点を提供する。
・ほとんどの時間に該当する通常動作の条件において、電流制限回路がごく僅かな抵抗しか生じないため、電力をほとんど消費しない。
【００８３】
・負荷と並列なスーパーキャパシタを使用し、かつ、電源からの電流を制限することにより、高いピーク電力の回路素子に正確に電力を供給しながらも、電源を仕様の範囲内に維持することができる。
【００８４】
・電源の観点から、消費電力に対し、平均化の効果が提供される。このことはバッテリ電源に対して特に有用であるが、すべての電源に対しても設計上の利点を有する。すなわち、負荷の特性に関してより高い確実性が得られるのに伴い、この平均化の効果は、電源内においてより費用対効果の高い構成要素の使用を可能にする。このことを別の態様で表現すると、電源のこのような設計により、低下したピーク電流の需要を利用することができる。
【００８５】
・スーパーキャパシタ装置は、他の回路素子を最小限用いた状態で負荷（および出力端子）に単に並列に接続され得る。すなわち、スーパーキャパシタ装置を負荷と接続するように、および負荷から接続解除するように、切換える必要がない。
【００８６】
・設計は、電流リミッタがほとんどの時間に亘って低抵抗モードの状態を保つような設計であるが、低抵抗モードおよび線形モードを提供する。
【００８７】
・電源の制約により不可能であった先行のいくつかの状況において、パルス化された負荷の使用が可能になる。
【００８８】
・先行の電源が、上述の種類のパルス化された負荷に対する仕様の範囲内に留まることを可能にする。
【００８９】
・相対的に少ない構成要素が必要とされ、消費電力が平均的に少ないことにより、この発明は、たとえばバッテリまたは他の携帯型の電源に、時々、定期的に、または独占的に依存する携帯型の電子装置等の低電力の用途に、特に適したものとなる。
【００９０】
・体積が小さいために、電子装置の既存の筐体に後付けするか、またはこのような装置のための新たな筐体内に設計するか、のいずれかをより容易に行なうことができる。
【００９１】
特定の例を参照してこの発明を説明してきたが、この発明を他の多くの形態で実現し得ることを当業者は認識するであろう。
【００９２】
［付録Ａ］
キャップＸＸアプリケーションノート
ＰＤＡ、他の携帯型装置、および無線の用途におけるスーパーキャパシタに対する始動時の電流リミッタ
概要
低い等価直列抵抗（ＥＳＲ）および高い静電容量を有するスーパーキャパシタは、パルスにより電力供給される（pulsed-power）用途、たとえば、負荷が大きな電流パルスを引込むＧＳＭ送信機およびＧＰＲＳ送信機での使用に理想的な構成要素である。これらのスーパーキャパシタは、適切に選択されて電源の両端に接続されると、各負荷パルスが必要とするエネルギのほとんどを提供し、電圧リップルおよび瞬間的な供給電流を減少させる。しかしながら、これらのスーパーキャパシタは、装置がオンにされると高い充電電流を引込み得る。これにより、過負荷のため、バッテリのシャットダウンが生じるか、または、ホスト装置内の供給電圧が降下し得る。このアプリケーションノートは、電源投入時および／または動作中に作動して、電源を過負荷の状態にすることなくスーパーキャパシタの充電を可能にする多数の電流制限回路について記載する。
【００９３】
問題
携帯型装置、たとえばＰＤＡおよび手動バーコードスキャナは、新規のデザインごとにサイズが縮小されている。ホスト装置内に差し込まれるように設計される装置、たとえばＰＣカードおよびCompactFlash（登録商標）装置は、極めて小さな空間に差し込まれなければならず、それでもなお、制限された電流および電力を送出し得る電源によって作動可能でなければならない。このことは、このような装置の設計を困難にする。なぜなら、ＧＳＭ送信機およびＧＰＲＳ送信機（および他の用途）が、電源によって提供され得ないことが考えられる高出力のバーストを必要とするためである。
【００９４】
この電力の問題に対する解決策が、出力レール上における、高静電容量および低ＥＳＲを有するキャップＸＸスーパーキャパシタの使用である。低ＥＳＲにより、スーパーキャパシタは、（ピークの開始地点において小さな電圧降下を伴うのみで）高電力を送出することができ、高静電容量により、著しい電圧降下を伴わずに、負荷パルスの間に負荷に電力を供給するのに十分なエネルギが蓄積される。スーパーキャパシタは、負荷パルスと負荷パルスとの間に再充電される。しかしながら、静電容量が大きいことにより、このスーパーキャパシタが、電流投入時に高い充電電流を必要とするという新たな問題を生じ得る。このシステムがバッテリにより電力供給を受けている場合、高電流によってヒューズの溶断またはバッテリのシャットダウンが生じ得る。電源がホストの出力レールである場合、仕様により、サブシステムが或る一定量の電流を上回る電流を引込むことが阻止され得る。
【００９５】
システムの動作を損なわずに、この電源投入時の充電電流を安全値までどのように制限することができるだろうか。
【００９６】
キャップＸＸの解決策
この始動時の電流の問題の解決策は、スーパーキャパシタが充電されるまで、この電流を安全な既知の値まで制限することである。このアプリケーションノートは、この電流制限を行なうように設計される回路について記載する。これらの設計のうちの２つの設計において、ＭＯＳＦＥＴスイッチは、初期の充電電流がその流れを止めた後もオンのままであり、その結果、これらのスイッチは、通常動作中に電流を制限しない。第３の解決策は、常に電流を制限するモードで使用することができ、これにより、システムがそのホストから切断された後に再接続された場合に高電流を防止しながらも、スーパーキャパシタは依然として部分的に充電される。この第３の解決策は、動作中に、電源インピーダンスを基準としたスーパーキャパシタの低ＥＳＲにのみ依存せずに、その実際の値に基づいて電流を制限する。
【００９７】
回路の動作
導入
ここに記載する最初の２つの回路は、回路への最初の通電時にスーパーキャパシタに送出される電流を制限するように設計されており、それにより、スーパーキャパシタは、電源に高い電流負荷を課すことなく充電され得る。スーパーキャパシタが電源から切断された後にも依然として充電された状態を保ち得、その後、部分的に放電されたバッテリまたは低電圧の出力レールに接続され得る用途に関しては、スーパーキャパシタからバッテリ／電源に電流が再び流れないようにするため、何らかの追加の回路素子（図示せず）が必要とされ得る。
【００９８】
ここに論じる第１の設計（図１参照）は、初期の充電電流を制限するために直列抵抗器を使用する。これは、第２の回路よりも簡単であって費用がかからないことが考えられるが、スーパーキャパシタが充電されるのに伴い、充電電流が単純かつ級数的な態様で減少するという欠点を有する。このことは、スーパーキャパシタが、定電流電源から充電される場合に比べ、充電により長い時間がかかることを意味する。
【００９９】
【表４】
【０１００】
第２の設計（図２参照）は、電流を制限する設計においてスーパーキャパシタを充電するＭＯＳＦＥＴを使用する。第１の設計で使用される直列抵抗器は必要とされないが、ＭＯＳＦＥＴのゲート電圧を制御するために、何らかのさらに別の回路素子が用いられる。この第２の設計は、図１の回路と同一の最大電流の基準が使用される場合に、スーパーキャパシタが充電に要する時間が短いという利点を有する。重要な点は、図２に対して選択されたＭＯＳＦＥＴが、充電段階中に生じた熱を放散させることができなければならない点である。これは、装置がオンにされるたびに行なわれる１回限りの事象であり、この事象は一般に数秒間しか継続しないため、ＭＯＳＦＥＴは、その電力量を連続的に損失させるように定格が定められる必要はない。
【０１０１】
ここに示す設計は、さまざまな異なる供給電圧において作動するように適合されることが意図されている。電圧を降下させることなくＭＯＳＦＥＴが電流を通すことのできる最も低い供給電圧は、ＭＯＳＦＥＴのしきい値電圧および出力特性により決定される。装置は、所定の電流を通すために、ＲDS(ON)を低値まで下げるように十分確実にオンにされなければならない。しきい値電圧が小さくなるほど、回路が成功裡にかつ信頼可能な態様で作動する供給電圧が低くなる。
【０１０２】
低電圧で良好に機能する装置の一例が、ＩＲＬ５６０２Ｓであり、この装置は、定格の
ゲートしきい値電圧、すなわち、−０．７Ｖから−１．０ＶのＶGS(th)を有する。別の例が、ＦＤＲ８３８Ｐ、スーパーＳＯＴ−８（SuperSOT-8）装置であり、この装置は、−０．４Ｖから−１．５Ｖ（一般には−０．８５Ｖ）の範囲のＶGS(th)を有するが、低い電力定格を有する。設計者は、適切なＭＯＳＦＥＴを選択する際に、供給電圧、最大負荷電流、および電力の損失等にも考慮すべきである。いくつかのスーパーＳＯＴ−８装置および他の小型の装置は、ターンオン時の充電中に過熱することなく電力を損失させることができれば適切であると考えられる。始動時の充電中におけるＭＯＳＦＥＴの温度上昇を推定またはモデル化することが難しいことがあり得るため、装置が適切であることを確認するために、何らかの実験が必要とされることが考えられる。ＭＯＳＦＥＴは、ターンオン後に、電力を相対的にほとんど損失させるべきではない。
【０１０３】
１０ＭΩのインピーダンスを有するオシロスコープのプローブが、ＭＯＳＦＥＴのゲートにおいて高値抵抗器に接続されている場合、上述の回路と共に作動する際に通常動作に大きな影響を及ぼすことに注意されたい。極めて高い入力インピーダンスの装置（好ましくは＞１ＧΩ）のみが、これらの地点に接続されるべきである。
【０１０４】
【表５】
【０１０５】
図３に示す第３の設計は、演算増幅器およびＭＯＳＦＥＴによりスーパーキャパシタに送出される電流を測定および制御する。回路内の構成要素の値は、３．３Ｖにおける動作に対して選択されたものである。この回路は、装置が電源から切断された後、スーパーキャパシタが完全に放電される前に再接続された場合に、電源（またはホスト）に対する高い電流負荷にまつわる問題を回避する。この回路は、使用可能状態にされた場合に、負荷が高電流を引込むときは常に、電源から引込まれる電流を制限する。維持されている高負荷が存在する場合、低コストの演算増幅器を使用することにより、応答速度は、始動時における電源を保護するのに十分なものとなるが、短い持続時間の負荷パルスの間に応答を行なうのに十分な速度ではない場合があることに注意されたい。
【０１０６】
図３（ａ）における回路は、ＰＣカードおよびＣＦカードの用途にとっては、設計が仕様に確実に適合することを設計者が望む場合、電流を制限するためにスーパーキャパシタのＥＳＲおよびホスト装置の電源インピーダンスに依存するよりも理想的である。ホストの電源インピーダンスに依存することは、特に問題が大きい。なぜなら、この値には製品間で大きな変動があるためである。設計者は、作動する電流リミッタを備える回路が、負荷に対して引続き適切な電流を提供することのみを必要とする。
【０１０７】
点線の矩形で囲まれた図３（ａ）の部分は、任意の「イネーブル」回路である。「イネーブル／ディスエーブル」機能が必要とされない場合、これらの構成要素は省略される。
【０１０８】
図３（ｂ）において、スーパーキャパシタの電圧が所望の値に到達したときにPOWER GOOD出力を生じる回路もまた示される。この回路は任意であり、提示されるどのような電流リミッタ回路とも、共に使用可能である。
【０１０９】
単純な直列抵抗器の設計
再び図１を参照すると、この回路における、電流を制限する主な要素は、直列抵抗器Ｒ1である。この回路は、ＳＷ1が閉鎖されたときに、スーパーキャパシタの電圧が供給電圧にほぼ等しくなるまでスーパーキャパシタがＲ1を介して充電されるように設計される。この例において、Ｒ1は、４Ｖの電源を備えて４００ｍＡのピーク電流を提供するように選択されている。Ｃ1は、まず放電され、これにより、ＭＯＳＦＥＴは確実にオフにされる。Ｃ1は次に、Ｒ2を介して充電され、後にＭＯＳＦＥＴをオンにする。最初の数秒間に亘る充電波形については、図４を参照されたい。右側の最も低い波形が供給電流（１００ｍＡ／div）であることに注意されたい。ＭＯＳＦＥＴがオンになった瞬間を明確に認識することができる。ここで電流は、スーパーキャパシタが供給電圧に到達するのに伴って再び下がる前に、一時的に増大する。
【０１１０】
【表６】
【０１１１】
十分な充電時間を得るようにＲ2およびＣ1の値が選択されることにより、ＭＯＳＦＥＴのオン時に増大した電流は、設計上の制限をはるかに下回る。ターンオンの瞬間は、ＭＯＳＦＥＴのしきい値電圧とともに変動するため、装置間の構成要素の特性および温度の変
動に関し、タイミングの点で何らかの余裕を設けておくべきである。より高い適切な値のＲ2により、Ｃ1は、示されるものよりも低い値であり得る。しかしながらＣ1は、ＭＯＳＦＥＴのゲートの入力容量の値を満たす（swamp）のに十分な高さであるべきであり、それによってタイミングは、ＭＯＳＦＥＴの特性の変動の影響を受けない。ここで使用する値の１μＦは、ほとんどの状況において十分過ぎる値である。基準として、Ｃ1は、ＭＯＳＦＥＴの入力容量の１０倍を上回るべきであり、ほとんどの場合、１００倍以上であることが適切であるべきである。Ｄ1は、低い逆電流を有する装置であるべきであり、Ｃ1の充電に影響を及ぼさない。
【０１１２】
ＭＯＳＦＥＴが低いゲートしきい値電圧ＶGS(th)を有する場合、より高いＶGS(th)に関する場合よりも長いＲ2Ｃ1の積が必要とされる。なぜなら、より低いしきい値を有するＭＯＳＦＥＴがより早くオンになる傾向を有するためである。ＭＯＳＦＥＴがあまりにも早くオンになる場合、ＭＯＳＦＥＴは、電源とスーパーキャパシタとの間で低抵抗接続を生じて過大な電流を流してしまう。低電圧の用途では、初期の充電段階の後にできるだけ確実にＭＯＳＦＥＴをオンにして、そのオン抵抗を下げるために、ＶGS(th)の低い値が一般に望ましい。
【０１１３】
以下の内容は、図１の回路における構成要素の値をどのように計算するかを示す。電流リミッタにより引込まれる初期ピーク電流は、オームの法則（Ohm's Law）から以下のように求められる。
【０１１４】
【数１】
【０１１５】
ここで、Ｖは供給電圧である。使用される用途によりサポート可能な初期ピーク電流に応じて、Ｒ1を選択されたい。
【０１１６】
次のステップは、ＭＯＳＦＥＴをオンに切換える前に（Ｒ1を介して）スーパーキャパシタが充電されるべき電圧を推定することである。用途によりサポート可能な最大電流が、ＩMAXであるものと想定されたい。直列抵抗器Ｒ1は、ＭＯＳＦＥＴがオンになった時点でも電流を有しているため、この推定値は、最大値の約半分の電流を得ることを目標とする。スーパーキャパシタのＥＳＲがＲSである場合、ＭＯＳＦＥＴのオン抵抗は（供給電圧において）ＲDS(ON)であり、スーパーキャパシタの電圧はｖSであり、電源の内部抵抗はＲSであり、ＭＯＳＦＥＴが瞬間的にオンになったと想定する場合（これは保存性である）、ＭＯＳＦＥＴがオンになった瞬間にＭＯＳＦＥＴを通る電流は、以下のようになる。
【０１１７】
【数２】
【０１１８】
または、ＭＯＳＦＥＴがオンになるべき瞬間におけるスーパーキャパシタの電圧は以下のようになる。
【０１１９】
【数３】
【０１２０】
スーパーキャパシタがこの電圧に到達する時間（秒）は、以下の等式から求められる。
【０１２１】
【数４】
【０１２２】
ｔONは、ＳＷ1が閉鎖された後にＭＯＳＦＥＴがオンに切換わるべき時間である。これは、ゲートがゲート−ソースしきい値電圧ＶGS(th)に到達するのに必要とされる時間であり、以下の等式によって（秒で）求められる。
【０１２３】
【数５】
【０１２４】
（５）を整理すると、以下のようになる。
【０１２５】
【数６】
【０１２６】
Ｃ1の値は、Ｃ1＞＞ＭＯＳＦＥＴのゲート容量、すなわち１μＦであるように選択されたい。そして、Ｒ2を求められたい。
【０１２７】
計算された値は、設計の目的には適するが、近似値であり、回路を試験した後に調節する必要があり得る。対象となる温度範囲においていくつかのサンプルＭＯＳＦＥＴを用いることにより、この電流が所望の値を上回らないことを確認しなければならない。電流がそれよりもかなり低い場合、Ｒ2のより低い値を試みることができる。電流が高すぎる場合、Ｒ2の一層大きな値を用いて、ＭＯＳＦＥＴがオンにされる前の時間を長くすべきである。
【０１２８】
供給電圧が０に降下する（ＳＷ1が開放され、負荷がスーパーキャパシタを放電する）と、Ｄ1はＣ1を放電し、それにより回路は、再度使用される準備が直ちに整う。Ｄ1は、電源装置である必要はないが、供給電圧の予測降下率においてキャパシタの放電電流を少なくとも処理可能であるべきである（Ｃ1＝１μＦに関し、ｉ＝Ｃ1ｄＶ／ｄｔ＝１ｍＡであり、１Ｖ／ｍｓの極めて高い放電率を想定されたい。最も一般的な小信号ダイオードが、この電流を処理することができる）。
【０１２９】
構成要素の典型的ないくつかの出発値が、１５０ｍΩの電源インピーダンスおよび８０ｍΩのスーパーキャパシタのＥＳＲに関して表１に提示される。値は等式によって提示されたものであるため、設計者は、２番目に最も高い標準的な抵抗器の値を選択することができる。これらの値は確認されるべきであり、必要であれば、設計される回路で所望の挙動を得るために変更されるべきである。
【０１３０】
【表７】
【０１３１】
ＣSの静電容量の値は、初期のピーク電流に影響を及ぼさない。ＣSは、設計段階において、スーパーキャパシタが負荷のピーク中に供給電圧を維持し得るのに足りる十分に大きな値となるように選択されている。スーパーキャパシタのＥＳＲもまた、負荷パルス中の電圧降下を最適化するように選択されている。図１に示すキャップＸＸ装置のＥＳＲは８０ｍΩであり、この値は極めて小さいため、ピーク電流の計算に対して実質的な差を生じない。
【０１３２】
抵抗器Ｒ1は、スーパーキャパシタが充電されている間に電力を損失する。図示する例において、ＳＷ1が閉鎖された後の瞬間に損失された電力が１．６Ｗであっても、０．５Ｗの電力定格が適切であった。オンに切換わった後に瞬時電力が極めて速く減少し、Ｒ1の極めて穏やかな加熱しか生じない。より高い供給電圧か、または、より大きなスーパーキャパシタが使用される場合、抵抗器の電力定格および物理的なサイズを上げることが必要であると考えられる。
【０１３３】
【表８】
【０１３４】
図４から分かるように、ＧＷ−０２−０１スーパーキャパシタを供給電圧まで充電するのに要する総時間は、この回路構成において約８秒であり、ｉMAX＝４００ｍＡであった。
【０１３５】
ＳＷ1が最初に閉鎖されたときに電流リミッタ回路により引込まれるピーク電流に関心が向けられる。なぜなら、この回路の目的が、電源からの高電流の引込みを防止することであるためである。図５は、図１の回路に関して一般的な電流および電圧の波形を示す。初期の電流ピークは、ＭＯＳＦＥＴの寄生容量の充電の結果であり、後続する、一見して定常な電流は、実際には、スーパーキャパシタの充電の指数減衰曲線の開始部である。電流は、数ナノ秒に亘ってのみ、意図される制限（４００ｍＡ）を上回る。この波形は、スイッチがどれだけ迅速に作動するかに依存して、或るスイッチオンの事象から次のスイッチオンの事象にわたり、多少変化する。
【０１３６】
ＭＯＳＦＥＴのｄｖ／ｄｔ電流リミッタの設計
図２を参照すると、この設計において電流を制限する主な要素が示されており、この要素はＭＯＳＦＥＴＱ1である。このＭＯＳＦＥＴＱ1は、ＳＷ1が閉鎖されてから短時間が経過するまで、オフの状態に保持される。このことは、Ｃ2が最初に放電されて、その基本電流を提供する状態で、エミッタフォロワＱ2が作動することにより行なわれる。
【０１３７】
Ｄ2およびＣS（および／または負荷）を介してＣ1が満充電されるのに十分な時間が経過すると、Ｃ2がＲ4を介して充電され、Ｑ2がオフになる。これによりＣ1は、相対的に長い時定数でＲ3を介して放電を開始する。Ｑ1のゲートがＱ1の供給電圧（供給電圧）よりも低いしきい値電圧まで下がると、Ｑ1はオンになることを開始し、これによりＣSの充電が開始される。Ｃ1がＣSに接続されているため、負のフィードバック効果が生じる。スーパーキャパシタの電圧が上昇するのに伴い、この電圧は、Ｃ1を介してＱ1をオフにする傾向を有する。
【０１３８】
スーパーキャパシタが充電される速度がこのように制限されているため、スーパーキャパシタが満充電されるまで、ほぼ一定の充電電流が生じる。その後、ＭＯＳＦＥＴは、そ
のゲートに完全な供給電圧を有した状態で最終的にオンにされ、所定の供給電圧により得ることのできる最小限のドレイン−ソース抵抗を生じる。充電電流は、副次的効果を有するＭＯＳＦＥＴの特性を有するＣS、Ｒ3、およびＣ1の値により主に求められる。Ｄ3は、低い逆電流を有するべきであり、それによりＤ3は、スーパーキャパシタの充電電流に影響を及ぼさない。同様に、Ｑ2のエミッタの遮断電流（ＩBEO）は相対的に低く（この場合、１０ｎＡ未満）、これは同様の利点を有する。
【０１３９】
この回路は、図１の回路よりもやや複雑であるが、特定の構成要素の値に対する充電電流をより正確に予測することがより容易であるという点で、設計上の利点を有する。充電段階中の、Ｒ3を介した電流は、Ｒ3の両端の電圧降下から求められ、これは、以下のように、供給電圧からＭＯＳＦＥＴのしきい値電圧をちょうど引いたものである。
【０１４０】
【数７】
【０１４１】
ここで、正の値｜ＶGS(th)｜は、便宜上使用される。
Ｃ1の電圧の変化率は、Ｃ1を通る電流から、１秒当りのボルトを単位として以下のように求められる。
【０１４２】
【数８】
【０１４３】
Ｃ1が右側においてスーパーキャパシタに接続されており、ＭＯＳＦＥＴのゲートにおけるその電圧が、電源よりも低いＭＯＳＦＥＴのしきい値電圧に留まる傾向を有するため、スーパーキャパシタの電圧の変化率は、Ｃ1のものとほぼ同じである。したがって、スーパーキャパシタへの充電電流は、供給電流と実質的に同じであり、以下により求められる。
【０１４４】
【数９】
【０１４５】
上述の等式７、８、および９を組合せることにより、以下のものが得られる。
【０１４６】
【数１０】
【０１４７】
たとえば、図２における構成要素の値を用いたまま、充電電流を０．４Ａに制限することを望むことが考えられる。したがって、ＶGS(th)＝−１である場合、以下のようになる。
【０１４８】
【数１１】
【０１４９】
以下の構成要素の値がＣ1＝２２０ｎＦであるように選択された場合、以下のようになる。
【０１５０】
【数１２】
【０１５１】
選択された値を用いて結果を確認すると、以下のようになる。
【０１５２】
【数１３】
【０１５３】
キャパシタに関し、ｉ＝Ｃ ｄｖ／ｄｔである。定電流に関し、このことは、ｉ＝ＣΔｖ／Δｔとなり、ここでΔｖは、時間Δｔにおけるキャパシタ両端の電圧の変化である。したがって、スーパーキャパシタを０Ｖから供給電圧に充電するのに必要とされる時間は、以下のようになる。
【０１５４】
【数１４】
【０１５５】
上述の例において、スーパーキャパシタを充電するのに必要とされる時間は、４．０Ｖ・０．３Ｆ／０．４１Ａ＝２．９３ｓであり、これは、図５の波形によく対応する。
【０１５６】
以前の回路におけるように、ＭＯＳＦＥＴの入力容量よりもかなり大きなＣ1の値を選択して、充電電流の変動をなくすこと、また、この値が適正な精度で計算され得ることが望ましい。
【０１５７】
供給電圧がその制限よりも高い用途において、バイポーラトランジスタＱ2がベース−エミッタ間の逆電圧に晒される可能性をなくすために、Ｄ1は、二重の安全対策機構としてのみ必要とされる（いずれの場合も、電流はＲ4により制限される）。
【０１５８】
Ｄ2は、Ｒ3を介した放電（および反対の極性での再充電）に備え、最初にＣ1を充填するために用いられる。Ｒ2の値は、Ｒ3の値よりもはるかに小さい場合には重要ではない。たとえば、１ｋΩの値が代わりに使用され得る。
【０１５９】
ＭＯＳＦＥＴが最初にオフになることが必要であり、それによりゲート電圧は、最初に十分な高さに維持されなければならない。その後、回路には「不動作時間」が生じる。この不動作時間中に、ゲート電圧は、そのしきい値の地点に向けて降下する。ＳＷ1が閉鎖された（およびＣ1が充電された）直後のＣ1およびＲ2の接合部における電圧の値により、Ｑ2がオフになった後にどの程度の長さの不動作時間が生じるかが効果的に算出される
。ＭＯＳＦＥＴのしきい値電圧がこの値よりもはるかに低い場合、ＭＯＳＦＥＴがオンになることを開始すること、および、スーパーキャパシタの充電が開始することに、多少の時間がかかる。この時間があまりにも長い場合、より小さなしきい値電圧を有するＭＯＳＦＥＴを代わりに用いることができ、または、Ｄ2において２つの直列のショットキーダイオードを使用するか、もしくは、１Ｎ９１４あるいはその等価物等のシリコンダイオードを用いるか、もしくは、これらの直列の組合せを用いることにより、初期のゲート電圧を下げることができる。
【０１６０】
【表９】
【０１６１】
ダイオードＤ3およびＤ4は、電源切断後にタイミングキャパシタを放電し、それにより回路は、再び作動する準備が整う。
【０１６２】
時定数Ｒ4Ｃ2は臨界値ではなく、Ｑ2がオフになる前にＣ1が満充電され得るようにする十分な長さでありさえすればよい。Ｃ1を充電する間に、短時間に亘ってＱ2をオンに保持するために利用可能な十分な基本電流が存在しなければならないことに注意されたい。以下の内容は、（上で求めた）Ｃ1の値に関し、Ｑ2を選択してＲ4およびＣ2の必要値を推定するおよその方法について概略的に説明する。まず、Ｑ2が２つの機能を実行することに注目されたい。すなわち、一方の機能は、ＳＷ1が閉鎖された直後にＱ1がオフにされた状態を確実に保つこと、および他方の機能は、Ｃ1を極めて迅速に充電することである。そのベースドライブは、Ｃ2により提供されるため、Ｃ2は、Ｃ1が確実に充電されるだけの長さに亘ってドライブを送出するだけの十分な大きさを有していなければならない。Ｃ1が充電されるとすぐに、上述の回路における電流制限の段階が開始し得る。
【０１６３】
Ｑ2の利得を利用することにより、Ｃ2における相対的に小さな静電容量は、Ｑ2が上述の２つのタスクを実行することを可能にする。Ｑ2は、適度に高い利得を有し、かつ、適度に高速度のスイッチングトランジスタであるべきである。２Ｎ２２２２Ａ（または２Ｎ２２２２）の最小利得は、極めて広範囲に変化する（たとえば、ＶCE＝１０Ｖにおいて３５から１００である）が、一般には適切であることが分かっている。面実装型であるか、スルーホール型であるかにかかわらず、設計者に公知の多くの等価装置またはより優れた装置が明らかに存在する。
【０１６４】
設計により、Ｃ1は、ＭＯＳＦＥＴの入力容量よりも遥かに大きいため、ＭＯＳＦＥＴ
の入力容量は重要ではない。Ｑ2が２Ｎ２２２２Ａの利得以上の利得を有する場合、Ｃ1の値に相当するＣ2の値は、適切なものになる筈である。すなわち、０．５Ｃ1から２Ｃ1の（望ましい場合は、それよりも大きな）範囲のものが、適切に作動する筈である。
【０１６５】
【表１０】
【０１６６】
次に、Ｒ4を求めなければならない。これは、時定数Ｒ4Ｃ2から求められる。Ｃ1は、ＳＷ1の閉鎖時にＤ2を介して相対的に迅速に充電を行なうべきであるが、その時間を推定する際に何らかの不確実性が生じる。図２で選択されたＲ2の値は、Ｃ1を充電するのに予測される時間を基準として、極めて大きな時定数（１０ｍｓ）を提供するように選択されたが、これもまた、スーパーキャパシタを充電するのに必要とされる時間に比べると、無視できるものである。それにより、この値は、実際に有害な影響を有さない。Ｒ4を小さくし過ぎると（たとえばサブ１ｋΩ）、ＳＷ1の閉鎖時に流れる初期の過渡電流の原因となり得、これは望ましいものではない。Ｒ4が極めて高い（たとえば、範囲＞＞１ＭΩであり、Ｃ2の値がそれに対応して低い）場合、Ｑ2は適切にオフになることができない。
【０１６７】
図６から分かるように、充電中の電流は相対的に一定である。この例では１秒間の不動作時間が存在し、この時間は、上述の測定値により短縮することができる。総充電時間は、不動作時間が存在しても、ほぼ同じピーク電流を用いた場合の図１の回路の約８秒に比べると、４秒をちょうど超えた時間に過ぎない。
【０１６８】
図７は、約１．５アンペアの充電電流を有する図２の回路を示す。充電が開始する前の不動作時間は、Ｃ1のこの値において僅か約２５０ｍｓであり、スーパーキャパシタを充電する総時間は、約１．２秒である。
【０１６９】
表２は、図２の回路を用いることによる、さまざまな充電電流についてのいくつかの構成要素の値の一覧である。
【０１７０】
【表１１】
【０１７１】
図８は、充電が進行中にＳＷ1が繰返し開放および閉鎖される際の、図２の回路のロバスト性を示す。スイッチが再び閉鎖される毎に、電流が過剰なレベルまで上昇することな
く、スイッチがオフにされたところから充電が継続する。
【０１７２】
図９は、図２の回路によって得られる過渡供給電流および電圧の波形を示す。スイッチ閉鎖時の電流のピークは、Ｃ1の充電およびＭＯＳＦＥＴの寄生容量の充電から生じる。ピーク電流は、数ナノ秒に亘り約５００ｍＡであり、その後、ゼロ付近まで下がり、スーパーキャパシタの充電が始まるまでその状態を保つ。
【０１７３】
フィードバック制御の設計
【０１７４】
【表１２】
【０１７５】
図３（ａ）は、実際の電流を監視し、フィードバックを用い、ＭＯＳＦＥＴを通って流れる電流を制御する電流リミッタ回路である。この回路により充電されるスーパーキャパシタは、ＣＸ１で表わされる。このスーパーキャパシタは、直列の２つのセルを有し、それに関連する平衡抵抗器は、Ｒ5およびＲ6である。電流制限値はスーパーキャパシタの値から独立しているため、適切なスーパーキャパシタの表はここに提示していない。
【０１７６】
図３（ｂ）の回路は、スーパーキャパシタの電圧が予め定められた値にいつ到達したかを検出し、「POWER GOOD」（アクティブハイ）信号を出力する。この信号を用いて、スーパーキャパシタが満充電されたことを他の回路に信号送信することができる。回路（ａ）および（ｂ）は、公称３．３Ｖの電源で作動するように設計されているが、少なくとも３Ｖという低い電圧（好ましくは、適切な抵抗器の変化を伴う）から、４．５Ｖ、すなわち、２セルのスーパーキャパシタの定格電圧までの電圧で機能する。
【０１７７】
（ａ）の回路は、分流抵抗器（Ｒ1）の両端の電圧降下と、低出力の電圧基準ＩＣから得られた基準電圧とを比較することによって電流を監視する。この分流器の両端の電圧が基準値を上回る場合、電流が高過ぎるため、演算増幅器の出力がＭＯＳＦＥＴのＭ1をオフにすることを開始する。スーパーキャパシタが充電されると電流は下がり、Ｍ1は再び完全にオンにされる。
【０１７８】
任意の「ENABLE」回路が含まれている場合、電流リミッタ回路が作動し得るためには、入力に印加される論理０信号（０Ｖ）が必要となる。入力がハイであるか、または浮動状態にある場合、Ｍ1はＭ2によりオフに保持され、その結果、負荷に電流が流れない。
【０１７９】
電圧基準回路Ｄ1、Ｄ6、およびＤ7が、精度および低消費電力を得るために選択される。場合によっては、使用される部品が、動作の温度範囲の全体に亘って良好な許容範囲（好ましくは１％）を有する場合、必要であればより安価なツェナーダイオードが代わりに使用される。そうではない場合、POWER GOOD信号の生成時の制限電流および電圧が、正しくないことが考えられる。ツェナーダイオードは一般に、より高いバイアス電流を必要とし、その結果、この回路により消費電力が増大する。
【０１８０】
演算増幅器ＴＳ１８５２Ａは、１ｍＶの最大入力オフセット電圧と、０．１ｍＶの標準値とを有する。このパラメータは制限電流およびPOWER GOOD信号の精度に影響を及ぼすため、これよりも高いオフセット電圧を有する増幅器を使用すべきではない。ここでもまた、POWER GOOD回路が別個に使用される場合、その演算増幅器の電源には、１００ｎＦのキャパシタにより側路が形成されるべきである。
【０１８１】
（ｂ）のPOWER GOOD回路は、スーパーキャパシタの両端の電圧の一部と、基準電圧とを比較する。スーパーキャパシタの電圧が予め定められた値を上回ると、POWER GOODの出力がハイになる。何らかのヒステリシスが、フィードバック抵抗器Ｒ22を介して導入される。
【０１８２】
【表１３】
【０１８３】
図１０は、２アンペアのカレントリミットに対して選択された構成要素を有する、図３の種類の回路についての電圧および電流の波形を示す。回路に供給を行なうリチウムイオンバッテリは、４．２ボルトの満充電電圧を有した。図１０の電流制限の期間中に、バッテリの電圧は、負荷時の内部抵抗における電圧降下により減少した。
【０１８４】
最大電流と構成要素の値との関係：図３（ａ）のカレントリミットは、基準電圧の両端の分圧器内で抵抗器を適切に選択すること、すなわちＲ2およびＲ6によって選択される。最初に、電流がその制限値にあるときのシャント電圧は、以下により求められる。
【０１８５】
【数１５】
【０１８６】
電流制限が開始した瞬間における演算増幅器の非反転入力における電圧は、以下のようになる。
【０１８７】
【数１６】
【０１８８】
ここでＶD1は、Ｄ1の両端の電圧である。（１２）および（１３）を等式化すると、抵抗器の値の関数として、電流の制限に関して以下の結果が得られる。
【０１８９】
【数１７】
【０１９０】
代替的に、所望される最大電流および他の値に関し、Ｒzの値を以下のように表わすことができる。
【０１９１】
【数１８】
【０１９２】
例：図Ｄ1に対して１．２ボルトの基準を含む、図３に提示された値を用い、所望の最大電流が５００ｍＡである場合、等式１５は、Ｒ2の値に対して２０３Ωを示す。
【０１９３】
スーパーキャパシタのPOWER GOODのしきい値電圧と構成要素の値との間の関係：図３（ｂ）を参照する。スーパーキャパシタの電圧が低いために演算増幅器の出力がローである場合、非反転入力における電圧は、以下のように示すことができる。
【０１９４】
【数１９】
【０１９５】
ここでＶS(PGLow)は、スーパーキャパシタの電圧である。同様に、スーパーキャパシタの
電圧が基準電圧を上回っているために演算増幅器の出力がハイである場合、非反転入力における電圧は、以下のように示すことができる。
【０１９６】
【数２０】
【０１９７】
ここでＶD7は、Ｒ22に接続された基準装置の電圧である。しかしながら、Ｖ+(PGLow)およびＶ+(PGHigh)の各々が反転入力における電圧に等しいとき、POWER GOOD信号の切換点が生じる。増幅器に対する、反転入力における基準電圧は、以下により求められる。
【０１９８】
【数２１】
【０１９９】
ここでＶD5は、基準ＩＣ／ダイオードＤ5の電圧である。スーパーキャパシタが充電されるのに伴ってPOWER GOOD信号がローからハイになるときのスーパーキャパシタの電圧は、Ｖ+(PGLow)（等式１６）がｖ-（等式１９）に等しいときの電圧であり、以下のようになる。
【０２００】
【数２２】
【０２０１】
同様に、スーパーキャパシタが放電するのに伴ってPOWER GOOD信号がハイからローに変化するときのスーパーキャパシタの電圧は、Ｖ+(PGHigh)（等式１７）およびｖ-（等式１９）を等式化することにより、以下のように求められる。
【０２０２】
【数２３】
【０２０３】
注意：上で論じたように、「PGLow」および「PGHigh」は、スーパーキャパシタの電圧を考慮したときのPOWER GOOD信号の状態を指す。ヒステリシスの効果は、電圧ｖS(PGLow)が電圧ＶS(PGHigh)よりも高くなることである。
【０２０４】
例：Ｄ5およびＤ7として２．５ボルトの基準装置を含む、図３に提示された構成要素の値を用いると、POWER GOOD回路は、３．０ボルトの公称スイッチング電圧を有する（等式１９より）。スーパーキャパシタが充電中に、POWER GOODがローからハイになるときの電圧は、ｖS(PGLow)＝３．０７Ｖである（等式２０より）。スーパーキャパシタが放電中に、POWER GOODがハイからローになるときの電圧は、ｖS(PGHigh)＝２．９３ボルトである（等式２１より）。
【０２０５】
図１１は、図１０におけるように、２アンペアのカレントリミットを生じる構成要素を用いる、図３の回路の過渡的な挙動を示す。この回路は、バッテリから切断されており、スーパーキャパシタを約３ボルトまで放電させている。この回路はその後、バッテリに再接続され、その結果、電流リミッタが応答する前に８０μｓに亘って約３．５アンペアの電流を生じ、それ以降の電流を２アンペアまで制限する。右側における上部の波形は、電流制限の段階におけるバッテリ電圧である。スーパーキャパシタの電圧は、バッテリに再接続された後に上昇するが、その傾きは、この掃引が対象として含む短時間において、認識することができない。
【０２０６】
この電源に対して十分な減結合を有するホスト装置は、それ自体をリセットせずに、３．５アンペアの過渡電流を送出することができる。
【０２０７】
【表１４】
【図面の簡単な説明】
【０２０８】
【図１】この発明に従った電源の概略的な回路図である。
【図２】図１の電源で使用される電流制限回路のより詳細な回路図である。
【図３】図１の電源についての多数の掃引を含むオシロスコープ画像である。
【図４】この発明に従った電源の代替的な一実施例についての多数の掃引を含むオシロスコープ画像である。
【図５】この発明の一実施例のＰＣＭＣＩＡカードの概略図である。
【図６】この発明に従った代替的な通信カードの概略図である。
【技術分野】
【０００１】
発明の分野
この発明は、電源に関する。
【０００２】
この発明は、ＰＣＭＣＩＡカード用のＧＰＲＳ通信モジュールと共に使用するために主に開発されており、その用途を参照して以下に説明する。しかしながら、この発明は、その特定の使用分野に限定されず、他の通信モジュール、たとえば、ＰＣＭＣＩＡカードまたはCompactFlash（登録商標）カードに含まれているかどうかを問わず、ＧＳＭモジュールもしくはモビテックス（Mobitex）モジュール、または、ノート型コンピュータ、ラップトップコンピュータ、タブレット（Tablet）コンピュータ、無線ＬＡＮ装置、もしくは他の計算装置のための他のどのような通信モジュールにも適する。
【背景技術】
【０００３】
背景技術
公知のモバイル通信モジュール、たとえばＧＰＲＳモジュールは、ＰＣＭＣＩＡカードで使用される。これらのモジュールは、必要とされる通信規格に従って情報の処理および送信が行われるように集合的に機能する多数の集積回路を含む。ＧＰＲＳモジュールの場合、情報は通常、非音声データであるが、音声データも同様に送信される。
【０００４】
ラップトップコンピュータおよびＰＤＡ等の携帯型計算装置の設計は、バッテリを再充電してから次の再充電までの期間を最大にしながらサイズを最小にするように強く促されている。このことは、バッテリができる限り高いエネルギ密度を有するべきであることを示唆するが、この種のバッテリは一般に、長時定数を有する。したがって、これらの装置で使用される一般的な通信モジュールの高出力モード中に必要とされる電圧および電流を提供する能力の点で、支障を来たしてしまう。したがって、より一般的な妥協策は、より低い出力密度を容認することであり、したがって、より短いバッテリ寿命を容認しながらより短い時定数を得ることである。
【０００５】
この問題に対する部分的な解決策では、高出力モード中にバッテリをアシストするために、並列タンタルキャパシタのバンクを使用することが公知である。何らかの小さな利点は得られるが、この利点は通常、これらのキャパシタのコストおよび嵩に見合うものではない。
【０００６】
無線ＬＡＮ、ＰＣＭＣＩＡカード等のための無線通信装置の設計も同様に、体積、ピーク消費電力、およびコストを最小にしながら所望の機能性を得るように促されている。それとは対照的に、機能性の増大と、より広帯域の通信とに対する需要は、通常、より大きな体積、より高いピーク電力、およびより高いコストを必要とする。少ないものから多くを得ようと設計者が試みるのに伴い、これらの競合する考慮事項は、ＰＣＢの「面積」、実装体積、および構成要素のコストに一層重きを置くようになっている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
いずれの場合も、これらのカードは、必要な電力を供給するホスト計算装置に依存している。ホストがカードに対して指定されたカレントリミットを有しており、このカレントリミットが、要求されるピーク電流よりも小さいことが次第に分かってきた。すなわち、カードが作動するために、ホストは、当該ホストの電源の仕様以外にカレントリミットを有していなければならない。このことは、すべての場合において壊滅的な故障にはならな
いかもしれないが、システムの安定性が要求される場合、全く望ましいものではなく、最終的には持続することができなくなってしまう。
【０００８】
したがって、携帯型装置および電源駆動式装置の両方に関し、通信の柔軟性に対して高まる需要は、電源の制約により、阻止されるとは言わないまでも損なわれかつ妨げられている。
【０００９】
この明細書全体に亘る先行技術の議論はいずれも、このような先行技術が広く公知であること、または、当該分野で一般的な知識の一部を成すことを認めるものとして認識されるべきではない。
【課題を解決するための手段】
【００１０】
発明の開示
この発明の目的は、少なくとも好ましい実施例において、先行技術の欠点の１つ以上を克服するか、もしくは実質的に改善すること、または、有用な代替例を少なくとも提供することである。
【００１１】
この発明の第１の局面に従うと、平均負荷電流と、この平均負荷電流よりも高いピーク負荷電流とを要求する負荷のための電源が提供され、この電源は、
予め定められたカレントリミット未満のソース電流を供給する電源に電気的に接続するための入力端子を含み、予め定められたカレントリミットは、ピーク負荷電流未満であり、この電源はさらに、
入力端子および負荷に電気的に接続するための出力端子と、
予め定められたカレントリミット付近未満にソース電流を実質的に維持しながら、ピーク負荷電流が負荷に供給されるようにするための、出力端子に並列なスーパーキャパシタ装置とを含む。
【００１２】
好ましくは、予め定められたカレントリミットは、平均負荷電流とピーク負荷電流との間にある。
【００１３】
好ましくはまた、入力端子における電圧は、出力端子における電圧以上である。より好ましくは、電源は、入力端子および出力端子を実質的に同じ電圧に維持する。
【００１４】
好ましい形態において、スーパーキャパシタ装置は、出力端子に並列な１つ以上のスーパーキャパシタを含む。より好ましくは、電源は、入力端子と出力端子との間に配置される電流リミッタを含む。より一層好ましくは、電流リミッタは、電源からのスーパーキャパシタ装置の充電中に、予め定められたカレントリミット未満にソース電流を維持する。
【００１５】
好ましくは、スーパーキャパシタ装置は、互いに並列に接続された複数のスーパーキャパシタを含む。しかしながら、他の実施例においてスーパーキャパシタは、互いに直列に接続される。
【００１６】
好ましくはまた、スーパーキャパシタ装置は、約１２０ｍΩ未満のＥＳＲを有する。より好ましくは、スーパーキャパシタ装置は、約１００ｍΩ未満のＥＳＲを有する。いくつかの実施例において、スーパーキャパシタ装置は、８０ｍΩ未満のＥＳＲを有するように選択されるが、他の実施例においてスーパーキャパシタ装置は、３０ｍΩ未満のＥＳＲを有するように選択される。より好ましくは、スーパーキャパシタ装置は、２４ｍΩ未満のＥＳＲを有する。より一層好ましくは、スーパーキャパシタ装置は、２０ｍΩ未満のＥＳＲを有する。
【００１７】
好ましい形態において、スーパーキャパシタ装置は、約０．４ファラッド（Farad）以上の静電容量を提供する。より好ましくは、この装置の占有面積は、約８００ｍｍ2未満である。より一層好ましくは、この装置の占有面積は、約４０ｍｍ×２０ｍｍ未満である。
【００１８】
好ましくは、負荷は通信装置である。より好ましくは、通信装置は、ＧＰＲＳモジュールまたはＧＳＭモジュールを含む。より一層好ましくは、負荷は、コンピュータ用のカードであり、通信装置は、このカードに取り付けられる。このような実施例において、電力源は、コンピュータの内部電源から得られる。
【００１９】
好ましい形態において、電流リミッタは、入力端子と出力端子との間に配置されて予め定められた抵抗を提供するための可変抵抗装置を含む。より好ましくは、可変抵抗装置は半導体装置である。より一層好ましくは、電流リミッタは、入力端子と出力端子との間に配置されてソース電流を示す信号を提供するための電流センサを含み、可変抵抗装置は、この信号に応答して予め定められた抵抗を設定する。一実施例において、センサは低値抵抗器であり、半導体装置はＭＯＳＦＥＴである。
【００２０】
好ましくは、可変抵抗装置は信号に応答して、高抵抗モード、低抵抗モード、および線形抵抗モードのうちの１つで選択的に作動する。たとえば、可変抵抗装置がＭＯＳＦＥＴである場合、高抵抗モード、低抵抗モード、および線形抵抗モードは、ＭＯＳＦＥＴがＯＦＦに切換えられた状態、ＯＮに切換えられた状態、および線形動作のためにバイアスがかけられた状態に対応する。線形抵抗モードが、このような半導体装置に関して公知であるように、信号と抵抗との間に何らかの相関関係を示唆するに過ぎず、これが厳密に比例する必要はないことが認識されるであろう。
【００２１】
好ましくはまた、可変抵抗装置は、負荷電流が予め定められたカレントリミット付近未満である間、低抵抗モードで作動する。より好ましくは、可変抵抗装置は、ソース電流が予め定められたカレントリミットに近づくと線形モード内で作動する。より一層好ましくは、可変抵抗装置は、線形モード内で作動する際に、ソース電流が予め定められたカレントリミットに近づくにつれて、より大きな抵抗を提供する。
【００２２】
好ましい形態において、負荷は、通常動作の条件下において、スーパーキャパシタ装置が充電を必要とする始動段階を含む。ここで、スーパーキャパシタ装置は、負荷の始動段階中にのみ電流リミッタが一般に作動するように選択される。すなわち、通常動作中に、スーパーキャパシタ装置は、予め定められたカレントリミットよりも低い供給電流を保持しながら、ピーク電流を供給し、かつ、ピークとピークとの間の供給電流により再充電される十分な容量を有する。しかしながら、他の実施例において、電流リミッタは、電流ピークと電流ピークとの間にも作動する。後者の実施例において、スーパーキャパシタは、ピーク電流のより大きな部分を提供する。
【００２３】
この発明の第２の局面に従い、コンピュータ用の通信カードを提供する。このコンピュータは、予め定められたカレントリミット未満であるソース電流をカードに提供する電源を有し、このカードは、
予め定められたカレントリミットよりも大きなピーク負荷電流と、このピーク負荷電流未満の平均負荷電流とを要求する負荷を集合的に規定する複数の電気的構成要素を支持するための基板と、
電源に電気的に接続するための入力端子と、
入力端子および負荷に電気的に接続するための出力端子と、
予め定められたカレントリミット付近未満にソース電流を実質的に制限しながら、ピーク負荷電流が負荷に供給されるようにするための、出力端子に並列なスーパーキャパシタ
装置とを含む。
【００２４】
この発明の第３の局面に従い、計算装置を提供する。この計算装置は、
他の計算装置とコンピュータが通信することを可能にするための通信カードを含み、このカードは、使用時に、ピーク負荷電流と、このピーク負荷電流未満である平均負荷電流とを要求し、この計算装置はさらに、
カードにソース電流を供給するための電源を含み、この電源は、ピーク負荷電流未満である予め定められたカレントリミットを有し、この計算装置はさらに、
電源に電気的に接続するための入力端子と、
入力端子およびカードに電気的に接続するための出力端子と、
予め定められたカレントリミット付近未満にソース電流を実質的に制限しながら、ピーク負荷電流がカードに供給されるようにするための、出力端子に並列なスーパーキャパシタ装置とを含む。
【００２５】
この発明の第４の局面に従い、電流リミッタを提供する。この電流リミッタは、
予め定められたカレントリミット未満であるソース電流を供給する電源に電気的に接続するための入力端子を含み、予め定められたカレントリミットは、ピーク負荷電流未満であり、この電流リミッタはさらに、
入力端子および負荷に電気的に接続するため、かつ、予め定められたカレントリミット付近未満にソース電流を実質的に維持しながら、ピーク負荷電流が負荷に供給されるようにするためのスーパーキャパシタ装置に並列に電気的に接続するための出力端子を含む。
【００２６】
より一層好ましくは、電流リミッタは、電源からのスーパーキャパシタ装置の充電中に、ソース電流を予め定められたカレントリミット未満に維持する。
【００２７】
好ましい形態において、電流リミッタは、入力端子と出力端子との間に配置されて、予め定められた抵抗を提供するための可変抵抗装置を含む。より好ましくは、可変抵抗装置は半導体装置である。より一層好ましくは、電流リミッタは、入力端子と出力端子との間に配置されて、ソース電流を示す信号を提供するための電流センサを含み、可変抵抗装置はこの信号に応答して、予め定められた抵抗を設定する。一実施例において、センサは低値抵抗器であり、半導体装置はＭＯＳＦＥＴである。
【００２８】
好ましくは、可変抵抗装置は信号に応答して、高抵抗モード、低抵抗モード、および線形抵抗モードのうちの１つで選択的に作動する。たとえば、可変抵抗装置がＭＯＳＦＥＴである場合、高抵抗モード、低抵抗モード、および線形抵抗モードは、ＭＯＳＦＥＴがＯＦＦに切換えられた状態、ＯＮに切換えられた状態、および線形動作のためにバイアスがかけられた状態に対応する。線形抵抗モードが、このような半導体装置に関して公知であるように、信号と抵抗との間に何らかの相関関係を示唆するに過ぎず、これが厳密に比例する必要はないことが認識されるであろう。
【００２９】
好ましくはまた、可変抵抗装置は、負荷電流が予め定められたカレントリミット付近未満である間、低抵抗モードで作動する。より好ましくは、可変抵抗装置は、ソース電流が予め定められたカレントリミットに近づくと、線形モード内で作動する。より一層好ましくは、可変抵抗装置は、線形モード内で作動する際に、ソース電流が予め定められたカレントリミットに近づくにつれて、より大きな抵抗を提供する。
【００３０】
好ましい形態において、通常動作の条件下において、負荷は、スーパーキャパシタ装置が充電を必要とする始動段階を含み、スーパーキャパシタ装置は、負荷の始動段階中にのみ電流リミッタが作動するように選択される。すなわち、通常動作中に、スーパーキャパシタ装置は、予め定められたカレントリミットよりも低い供給電流を含みながら、ピーク
電流を供給し、かつ、ピークとピークとの間の供給電流により再充電される十分な容量を有する。
【００３１】
この発明の第５の局面に従い、平均負荷電流と、この平均負荷電流よりも高いピーク負荷電流とを要求する負荷を供給するための方法を提供する。この方法は、
予め定められたカレントリミット未満のソース電流を供給する電源に入力端子を電気的に接続するステップを含み、予め定められたカレントリミットは、ピーク負荷電流未満であり、この方法はさらに、
入力端子および負荷に出力端子を電気的に接続するステップと、
予め定められたカレントリミット未満付近にソース電流を実質的に維持しながら、ピーク負荷電流が負荷に供給されるようにするための、出力端子に並列なスーパーキャパシタ装置を提供するステップとを含む。
【００３２】
この発明の第６の局面に従い、コンピュータ用の通信カードを供給するための方法を提供する。このコンピュータは、予め定められたカレントリミット未満であるソース電流をカードに提供する電源と、予め定められたカレントリミットよりも大きなピーク負荷電流、およびこのピーク負荷電流未満である平均負荷電流を要求する負荷を集合的に規定する複数の電気的構成要素を支持するための基板を含むカードとを有し、この方法は、
電源に入力端子を電気的に接続するステップと、
入力端子および負荷に出力端子を電気的に接続するステップと、
予め定められたカレントリミット付近未満にソース電流を実質的に制限しながら、ピーク負荷電流が負荷に供給されるようにするための、出力端子に並列なスーパーキャパシタ装置を提供するステップとを含む。
【００３３】
この発明の第７の局面に従い、計算装置内に通信カードを供給するための方法を提供する。この方法は、
コンピュータが他の計算装置と通信することを可能にするために、コンピュータに通信カードを電気的に接続するステップを含み、カードは、使用時に、ピーク負荷電流と、このピーク負荷電流未満である平均負荷電流とを要求し、この方法はさらに、
ピーク負荷電流未満である予め定められたカレントリミットを有する電源により、カードにソース電流を供給するステップと、
電源に入力端子を電気的に接続するステップと、
入力端子およびカードに出力端子を電気的に接続するステップと、
予め定められたカレントリミット付近未満にソース電流を実質的に制限しながら、ピーク負荷電流がカードに供給されるようにするための、出力端子に並列なスーパーキャパシタ装置のステップとを含む。
【００３４】
この発明の第８の局面に従い、電流を制限する方法を提供する。この方法は、
予め定められたカレントリミット未満であるソース電流を供給する電源に入力端子を電気的に接続するステップを含み、予め定められたカレントリミットは、ピーク負荷電流未満であり、この方法はさらに、
予め定められたカレントリミット付近未満にソース電流を実質的に維持しながら、ピーク負荷電流が負荷に供給されるようにするためのスーパーキャパシタ装置に並列に電気的に接続するために、入力端子および負荷に出力端子を電気的に接続するステップを含む。
【００３５】
「コンピュータ」という用語は、電源に接続された計算機器および携帯型の計算機器の両方、たとえばデスクトップコンピュータ、ラップトップコンピュータ、ＰＤＡ、およびセルラー式電話を含む。「カード」という用語は、たとえば、CompactFlash（登録商標）カード、ＰＣＭＣＩＡカード、モデムカード、および他の通信カードを含む。
【００３６】
文脈が特に明示的に必要としない限り、説明および請求項の全体に亘り、「備える」、「備えている」、「含む」、「含んでいる」等の用語は、排他的または網羅的な意味ではなく、包括的な意味で、すなわち、「含むが、それに限定されない」という意味で解釈されるべきである。加えて、文脈が特に明示的に要求しない限り、説明および請求項の全体に亘り、「接続される」および「電気的に接続される」という用語は、２つ以上の要素間の電気的な接続を説明または規定するための等価物として使用されている。電気的接続が、直接的な電気的接続である必要はなく、それぞれの要素間における間接的な電気的接続を含むことを理解されたい。
【発明を実施するための最良の形態】
【００３７】
この発明の好ましい実施例を、添付の図面および付録を参照して、例示としてのみ説明する。
【００３８】
付録Ａは、この明細書の第２２頁から３５頁として番号が付されており、本発明者により開発された「アプリケーションノート（Application Note）」である。
【００３９】
発明の好ましい実施例
図１を参照すると、ＰＣＭＣＩＡカード２の形をとった負荷のための電源１が概略的に示されている。ＰＣＭＣＩＡカード２は、実装型ＧＰＲＳクラス１０モジュール（図示せず）を有する。モジュール、すなわちカード２は、経時的に平均値を有する負荷電流ｉloadと、この平均値よりもかなり高い、周期的な瞬間ピーク値（ｉpeak）とを要求する。電源１は、パーソナルコンピュータ（図示せず）内に収容された調整電源４の形をとった電源に電気的に接続するための１対の入力端子３を含む。電源４は、この電源に対して予め指定されたカレントリミット未満であり、かつ、ピーク負荷電流未満である、ソース電流ｉinputを供給する。１対の出力端子５は、端子３およびカード２に電気的に接続される。１つのスーパーキャパシタ６の形をとったスーパーキャパシタ装置は、予め定められたカレントリミット未満にソース電流を維持しながらピーク負荷電流が負荷に供給されるようにするため、端子３および５と並列に置かれる。
【００４０】
電源４は、コンピュータ内の各カードに対して予め定められたカレントリミットを１アンペアに設定する仕様を有する。他の実施例において、予め定められたカレントリミットは異なるものである。
【００４１】
カード１がコンピュータ内の多数のカードの１枚に過ぎず、これらのカードが、コンピュータのユーザに対しそれぞれの機能性を提供することが当業者に認識されるであろう。しかしながら、ＧＰＲＳの機能性に関し、通常のＧＰＲＳ送信機は、３．３ボルトの調整供給電圧において高出力で送信を行なうのに１．５アンペアから２アンペアを必要とする。たとえば、５７７ｍｓの８個のタイムスロットのうちの最大２個を用いるクラス１０で送信する際に、パルス持続時間は１．１５４ｍｓであり、期間は４．６１６ｍｓである。先行技術のカードでは、カードにピーク電力を提供するための二次電池の使用等、さらに複雑性を増したり、さらに費用をかけずに、この負荷を提供しかつこの負荷を使用の範囲内に留めることができない。しかしながら、図１に示す実施例において、スーパーキャパシタ６は高い静電容量および低い等価直列抵抗（ＥＳＲ）を有しているため、端子５における大きな電圧スイングを伴わずに大きな電流パルスを送出することができる。すなわち、Ｖloadのリップルが小さく、負荷電流ｉloadが、送信中にカード２のピーク電流の要求を満たすことを可能にする。この状況において、ｉloadは予め定められたカレントリミットを上回るが、ｉinputは上回らない。すなわち、電源１は、負荷パルスの間に電源４から引込まれた電流が、ＰＣカードの仕様により容認された範囲内に保持され得るようにする負荷均一化効果を有する。
【００４２】
スーパーキャパシタ６を選択する際の重要な基準が低ＥＳＲである。なぜなら、ＥＳＲが一般に、高静電容量の装置の電圧リップルの主要因となるためである。しかしながら、カード２が電源４に最初にプラグ接続された時点で、スーパーキャパシタ６は通常、放電状態にある。したがって、ＥＳＲが低いほど、スーパーキャパシタ６に対する初期の充電電流が高くなる。スーパーキャパシタの初期の充電電流が電源４を過負荷状態にすることを防止するために、電源１は、電流制限回路７を含む。この回路は、カード２に対して指定されたピーク電流の供給未満にｉinputを正確に制限する。回路７のより詳細な例示を図２に提示する。通常動作中に、すなわち、スーパーキャパシタ６の初期充電の後に、回路７は効果的に作動しなくなり、最小インピーダンスのみを提示することが当業者に認識されるであろう。
【００４３】
スーパーキャパシタ６は、周期的なピーク時間中のｉloadが、電源４によって容認される値を超えた場合でも、カード２およびＧＰＲＳモジュールが仕様内で作動することを可能にする。このことは、ＤＣ−ＤＣコンバータのより低い効率性およびより高いコストの代わりに、実質的に１００％の効率性で行なわれる。加えて、スーパーキャパシタ６は、ＥＭＩを生じない。すなわち、これは、カード２の通常動作中に電源４にかかるピーク電流負荷を制限するスーパーキャパシタ６の動作である。回路７は、通常動作中には、電流制限を行なうために使用されない。このことを異なる用語で述べると、スーパーキャパシタ６は、通常の使用中にｉinputを電源４の仕様よりも低くなるように制限するだけではなく、回路７が作動するのを防止するように設計される。しかしながら、他の実施例において、回路７は、ピーク電流期間中に、必要とされる電流の、より大きな部分がスーパーキャパシタから引込まれるようにｉinputを制限するように設計される。これにより、より高いＥＳＲを有するスーパーキャパシタの使用が可能になる。制約としては、スーパーキャパシタがピーク電流を提供するために放電するため、スーパーキャパシタによって提供される出力電圧が下がることである。しかしながら、スーパーキャパシタの静電容量が、課される体積の制約に照らして十分に大きく、電圧が負荷についての容認可能な最小値よりも上にある状態を確実に保つ限り、このことに対応することができる。したがって、これらの実施例において、スーパーキャパシタは、所定の占有面積および／または体積の制約に関し、ピーク電流期間中に負荷が必要とする最小電圧よりも下に入力電圧が下がらないように電圧降下を含む、静電容量およびＥＳＲの組合せを有するように選択される。
【００４４】
一般的なパルス期間に電源４が送出することのできるエネルギの量は、単純なエネルギ勘定を実行することによって、カード２が必要とするエネルギと比較することができる。負荷がＤ（ここで０＜Ｄ≦１）のデューティサイクルを有し、負荷電流がＩsteadyの連続成分と（Ｉsteadyに加え）ｉpeakのパルスとを有する場合、１サイクル中に引込まれる平均電力は以下のようになる。
【００４５】
Ｐave＝Ｖcc（Ｉsteady＋Ｄ・ｉpeak）
電源から引込まれ得る最大平均電力は、Ｐave,max＝Ｖcc・Ｉmaxにより求められ、ここでＩmaxは、ＰＣカードの仕様により、１アンペアとして求められる。Ｐaveは、負荷が機能するためにＰave,max未満でなければならない。上述の等式を組合せると、以下のものが満たされなければならない。
【００４６】
Ｉsteady＋Ｄ・ｔpeak＜Ｉmax
この等式は、理想的であって無限に大きなキャパシタには当てはまるが、現実の装置においては、電圧リップルに対して何らかのマージンが容認される。図示された実施例に関し、ＧＰＲＳモジュールは、カード２上においてクラス１０モードで稼動する。８スロットのうち２スロットが使用されて２５％のデューティサイクルを提供し、カードは、１００ｍＡを連続的に引込むことに加え、１．９アンペアのピークパルス送信電流を引込む。この場合、Ｉsteady＋Ｄ・ｉpeak＝０．１＋０．２５×１．９アンペア＝０．５７５アン
ペアとなり、これは、１アンペアの制限を遥かに下回る。これは損失を無視しているが、電源４から引込まれる電流のおよその大きさを提示する。
【００４７】
図３のオシロスコープ画像は、図１の回路についての掃引を示す。ｘ軸は時間を単位とし、ｙ軸は、上側２本の掃引に関しては電圧を単位としており、下側２本の掃引に関しては電流を単位としている。
【００４８】
スーパーキャパシタ６は、０．２５ファラッドおよび４０ｍΩの装置である。電源４からの供給電圧Ｖccは、２００ｍＷの電源インピーダンスにおいて３．３ボルトである。４．６１６ｍｓ毎に１．１５４ｍｓに亘り、１．９Ａのパルスの負荷がカード２によって課される。すなわち、クラス１０（２スロット）の送信である。図３に提示される上側の掃引から下側の掃引にかけて、以下のことが示される。
【００４９】
入力電圧、すなわちＶccは、参照番号１１により示される。
負荷電圧、すなわちＶloadは、参照番号１２により示される。
【００５０】
電源４から引込まれる電流、すなわちｉinputは、参照番号１３により示される。
ＧＰＲＳモジュールにより引込まれる電流、すなわちｉloadは、参照番号１４により示される。
【００５１】
ゼロは、これらの掃引の下側の格子線であることにも注意されたい。
電源１を使用することにより、サイクル中に、ｉinputが、電源４の１アンペアの仕様を上回る地点が存在しない。さらに、このことは、ｉloadがカード２のピーク電流の要求を満たすことと同時に達成される。
【００５２】
興味深いことに、電源４のインピーダンスが増大すること、または、回路７に抵抗を加えることにより、ピーク入力電流が下がることに注目されたい。しかしながら、トレードオフとして、最小出力電圧および平均出力電圧が下がる。
【００５３】
以下の表、すなわち表１は、２アンペアの最大負荷電流を用いる上述の例内で作動するスーパーキャパシタのいくつかの例を含む。「型Ｎｏ．」は、スーパーキャパシタ装置の製造業者および供給業者であるキャップＸＸ社（Cap-XX Pty Ltd）により装置に割当てられた型番号である。
【００５４】
他の実施例では、８０ｍΩまでの総ＥＳＲを有するスーパーキャパシタ、またはスーパーキャパシタ装置が使用される。しかしながら、この明細書の教示内容から、より低いＥＳＲを有するスーパーキャパシタまたはスーパーキャパシタ装置がこの実施例の状況においてより良好に作動し、かつ、より多くの余裕も提供することが認識されるであろう。
【００５５】
表１に記載するスーパーキャパシタは、定格で２．３ボルトの動作であり、動作電圧が３．３ボルトであると仮定した場合、これらの２つが直列に組合されて電源４と共に使用される。より低い動作電圧が使用される場合、これらのスーパーキャパシタの１つを用いることが適切である。さらに、より高電圧の用途では、３つ以上のスーパーキャパシタが直列に接続される。
【００５６】
【表１】
【００５７】
表１のスーパーキャパシタはすべて、電流リミッタが、装置の始動中にのみ作動する必要があるように設計される。しかしながら、電流リミッタがピーク負荷電流の期間中も作動する実施例については、適切なスーパーキャパシタ装置が、それぞれの型番号であるＧＷ２０９、ＧＷ２１４、ＨＳ２０１、およびＧＳ２０４により、キャップＸＸ社により指定されている。この明細書における教示内容から、等価のスーパーキャパシタ装置もまた適切であることが認識されるであろう。
【００５８】
先行の段落で言及したスーパーキャパシタ装置は一般に、より薄型であることから、所定の装置内により容易に実装され得る。しかしながら、これらのスーパーキャパシタ装置は、表１で言及した装置よりも高いＥＳＲを有する。しかしながら、この実施例に記載する用途に関し、これらのスーパーキャパシタ装置は、小さな実装サイズにも拘らず、依然として十分に低いＥＳＲと十分に高い静電容量とを有し、所望の機能性を提供する。すなわち、より高いＥＳＲのスーパーキャパシタ装置は、適切に適用された場合、ピーク電流の期間中における電流リミッタの動作を考慮しながらも、負荷における電圧が、要求される最小値よりも降下しないようにする。
【００５９】
この明細書に記載するすべての好ましい実施例において、約１２０ｍΩ未満のＥＳＲを有するスーパーキャパシタ装置が使用される。しかしながら、他の実施例において、スーパーキャパシタ装置は、約１００ｍΩ未満のＥＳＲを有する。いくつかの実施例において、スーパーキャパシタ装置は、８０ｍΩ未満のＥＳＲを有するように選択されるが、他の実施例において、スーパーキャパシタ装置は、３０ｍΩ未満のＥＳＲを有するように選択される。特定の実施例において、スーパーキャパシタ装置は、２４ｍΩ未満のＥＳＲを有するように選択され、他の実施例において、スーパーキャパシタ装置は、２０ｍΩ未満のＥＳＲを有する。
【００６０】
この発明の実施例で使用するのに適した他のスーパーキャパシタ装置は、エナジー・ストレージ・システムズ社（Energy Storage Systems Pty Ltd）の名の下に２００３年８月２９日に出願され、「予め定められた期間中に高出力を要求する通信モジュールのための電源（A Power Supply For A Communications Module That Demands High Power During Predetermined Periods」と題された、同時係属中のＰＣＴ特許出願ＰＣＴ／ＡＵ０３／０１１１７に開示されている。この明細書内の開示内容は、相互参照により、ここに援用される。
【００６１】
他の実施例（図示せず）において、カード２は、ＧＰＲＳクラス１２モジュールの形をとった通信モジュールを含む。動作原理は同じであるが、使用されるスーパーキャパシタのパラメータは、異なるモジュールの要件に対応するように異なっている。たとえば、５０％のデューティサイクルである、８個のスロットのうちの４個の使用により、ＰＣカード上でクラス１２モードの送信機を稼動させることができる。このカードが連続して１００ｍＡを引込むことに加え、１．８アンペアのピークパルス送信電流を引込む場合、Ｉst
eady＋Ｄ・ｉpeak＝０．１＋０．５×１．８アンペア＝１．０アンペアとなり、これは、１アンペアの制限に等しい。これは損失を無視しているため、１．８アンペアのパルスは、理想的な回路でサポートされ得る最大値である。実際の回路において、サポートされ得るパルス負荷は、これよりも小さくなければならず、好ましい設計パラメータは１．５アンペアである。このような１．５アンペアのパルスは、０．８５アンペアの平均を生じ、これは、何らかの余裕と、損失に対する許容度とを生じる。
【００６２】
ＧＰＲＳクラス１２モジュールを有するＰＣカードを用いた動作のために特に設計されたこの発明の一実施例は、０．４８ファラッドの静電容量と、２０ｍΩのＥＳＲとを有するスーパーキャパシタを含む。ここでもまた、電源電圧（Ｖcc）は３．３ボルトであり、電源４は、２００ｍΩの電源インピーダンスを提供する。クラス１２（４スロット）の送信は、約１００ｍＡの連続した負荷と、４．６１６ｍｓ毎に２．３０８ｍｓに亘って１．５アンペアの最大パルスとを含む。図４では、図３の掃引に対応するが、すぐ上で言及したスーパーキャパシタと共にＧＰＲＳクラス１２モジュールに関連する１組のオシロスコープの掃引が示される。すなわち、上側の掃引から下側の掃引にかけて、以下のことが示される。
【００６３】
入力電圧、すなわちＶccは、参照番号１５により示される。
負荷電圧、すなわちＶloadは、参照番号１６により示される。
【００６４】
電源４から引込まれる電流、すなわちｉinputは、参照番号１７により示される。
ＧＰＲＳモジュールにより引込まれる電流、すなわちｉloadは、参照番号１８により示される。
【００６５】
ここでもまた、スーパーキャパシタの使用により、ｉinputは、１アンペアの仕様を超えず、負荷電圧Ｖloadは、３Ｖを上回る状態を保つ。
【００６６】
さらにソース抵抗を追加することは、電源４から引込まれる最大電流を下げる一手段であるが、Ｖloadが容認可能な最小値に近い用途では、勧められない。
【００６７】
上で言及したＧＰＲＳクラス１２モジュールと共に使用するのに適したスーパーキャパシタの例を表２に記載する。想定される設計パラメータは、１．６アンペアの最大負荷電流と、Ｖloadが３ボルトよりも上に維持されることである。
【００６８】
クラス１０の例と同様に、使用されるスーパーキャパシタの抵抗およびＥＳＲが下がる程、リプル電圧が良好となり、より多くの電圧の余裕が生じるようになる。
【００６９】
【表２】
【００７０】
この発明はまた、ＧＰＲＳモデムまたはＧＳＭモデムを含むCompactFlash（登録商標）カード等の他の動作環境にも適用可能である。これらのカードは一般に、０．５アンペア
の電流ドレインに制限され、この電流ドレインは、３．３ボルトの供給電圧において、モデムが高出力での送信を行なうために必要とする１．５から２アンペアよりも遥かに小さい。この構成は、図１と概念上同様であり、カード２はモデムを含むCompactFlash（登録商標）カードを表わし、スーパーキャパシタ６は、この環境に対して選択されたスーパーキャパシタを表わす。
【００７１】
さらに別のこの実施例を説明するために、以下の特定の例を参照する。特に、このモデムは、１２．５％のデューティサイクルを意味する、８個のスロットのうちの１個の使用によるＣＦ＋カード上でクラス８モードの送信を行なうように構成される。このカードは、連続的に１００ｍＡを引込むことに加え、１．９アンペアのピークパルス送信電流を引込む。上述の等式を用い、Ｉsteady＋Ｄ・ｉpeak＝０．１＋０．１２５×１．９アンペア＝０．３４アンペアとなり、これは、０．５アンペアの制限を大きく下回る。この計算は損失を無視しているが、スーパーキャパシタを使用する際に電源から引込まれる電流のおよその大きさを提示する。
【００７２】
この実施例で使用されるスーパーキャパシタは、０．２５ファラッドの静電容量と、４０ｍΩのＥＳＲとを有する。電源４は、３．３ボルトの電源電圧Ｖccを提供し、約２００ｍΩの電源インピーダンスを有する。CompactFlash（登録商標）カードは、クラス８（１スロット）の送信のために、連続して約１００ｍＡを引込み、かつ、４．６１６ｍｓ毎に０．５７７ｍｓに亘って１．６５アンペアのパルスを引込む。実際のピークソース電流が、上で予測した理想の値よりも高いものの、これが、ソース抵抗およびスーパーキャパシタのＥＳＲを考慮した場合に予測され得るものであることが認識されるであろう。
【００７３】
CompactFlash（登録商標）カードが使用される他の実施例において、スーパーキャパシタは、上述の例で使用されたものよりも低いＥＳＲを有するように選択されて、何らかの余裕を提供し、および／または、より高い電流を引込む送信機をサポートする。
【００７４】
以下の表、すなわち表３は、CompactFlash（登録商標）カードを有する実施例にも適したスーパーキャパシタの例を含む。これらの装置は、０．５アンペアの制限未満の電流を引込むことにより、負荷を仕様の範囲内に留めておくことができる。ここでもまた、ここに挙げたスーパーキャパシタの指定された電圧が、用途の動作電圧未満である場合、同様の２つの装置が直列に接続される。
【００７５】
【表３】
【００７６】
次に、図５を参照する。図５では、ＰＣＭＣＩＡカード１９が示される。このカードは、標準寸法に適合し、デスクトップコンピュータ２０、ラップトップコンピュータ２１、およびＰＤＡ２２の相補的なポート内に挿入されるように構成される。このようなカードまたは同様のカードが他の計算装置にも差込まれ得ることが認識されるであろう。
【００７７】
カード１９は、遠隔システムと通信を行なうためにこのカード１９が装着される計算装
置を設けるために、通信モジュールを含む。カード１９はまた、この発明に従って電源（図示せず）も含み、通信が行なわれている間にカード１９が仕様の範囲内に確実に留まるようにする。
【００７８】
しかしながら、他の実施例において、この発明に従った電源は、コンピュータ２０、２１、またはＰＤＡ２２内に取付けられ、カード１９に直接取付けられない。
【００７９】
この発明の別の実施例は、通信カード２３の形を取り、図６に示される。カード２３は、コンピュータまたは他の計算装置内に取付けるように構成され、ＧＰＲＳモジュール（具体的に図示せず）と、この発明に従った電源（これもまた具体的に図示せず）とを含む。このような装置に対する通常の電流ドレインの制限は、ＧＰＲＳモジュールの１．５から２アンペアのピーク要件に関係なく、１アンペアである。しかしながら、カード２３は、この発明に従った電源を含むことにより、この仕様の範囲内に留まることができる。
【００８０】
図２に提示したものと同様のこの発明の一実施例は、同時係属中のＰＣＴ特許出願第ＰＣＴ／ＡＵ０２／０１７６の図３に詳細に記載されている。この先行の出願内に含まれる開示内容は、相互参照によりここに援用される。
【００８１】
この発明の実施例に対するさらに別の設計上の考慮事項を、以下の付録Ａに提示する。この付録は、本発明者により開発されたアプリケーションノートであり、この特許明細書内の開示内容の一部として組込まれる。
【００８２】
この発明の上述の実施例は、以下の主な利点を提供する。
・ほとんどの時間に該当する通常動作の条件において、電流制限回路がごく僅かな抵抗しか生じないため、電力をほとんど消費しない。
【００８３】
・負荷と並列なスーパーキャパシタを使用し、かつ、電源からの電流を制限することにより、高いピーク電力の回路素子に正確に電力を供給しながらも、電源を仕様の範囲内に維持することができる。
【００８４】
・電源の観点から、消費電力に対し、平均化の効果が提供される。このことはバッテリ電源に対して特に有用であるが、すべての電源に対しても設計上の利点を有する。すなわち、負荷の特性に関してより高い確実性が得られるのに伴い、この平均化の効果は、電源内においてより費用対効果の高い構成要素の使用を可能にする。このことを別の態様で表現すると、電源のこのような設計により、低下したピーク電流の需要を利用することができる。
【００８５】
・スーパーキャパシタ装置は、他の回路素子を最小限用いた状態で負荷（および出力端子）に単に並列に接続され得る。すなわち、スーパーキャパシタ装置を負荷と接続するように、および負荷から接続解除するように、切換える必要がない。
【００８６】
・設計は、電流リミッタがほとんどの時間に亘って低抵抗モードの状態を保つような設計であるが、低抵抗モードおよび線形モードを提供する。
【００８７】
・電源の制約により不可能であった先行のいくつかの状況において、パルス化された負荷の使用が可能になる。
【００８８】
・先行の電源が、上述の種類のパルス化された負荷に対する仕様の範囲内に留まることを可能にする。
【００８９】
・相対的に少ない構成要素が必要とされ、消費電力が平均的に少ないことにより、この発明は、たとえばバッテリまたは他の携帯型の電源に、時々、定期的に、または独占的に依存する携帯型の電子装置等の低電力の用途に、特に適したものとなる。
【００９０】
・体積が小さいために、電子装置の既存の筐体に後付けするか、またはこのような装置のための新たな筐体内に設計するか、のいずれかをより容易に行なうことができる。
【００９１】
特定の例を参照してこの発明を説明してきたが、この発明を他の多くの形態で実現し得ることを当業者は認識するであろう。
【００９２】
［付録Ａ］
キャップＸＸアプリケーションノート
ＰＤＡ、他の携帯型装置、および無線の用途におけるスーパーキャパシタに対する始動時の電流リミッタ
概要
低い等価直列抵抗（ＥＳＲ）および高い静電容量を有するスーパーキャパシタは、パルスにより電力供給される（pulsed-power）用途、たとえば、負荷が大きな電流パルスを引込むＧＳＭ送信機およびＧＰＲＳ送信機での使用に理想的な構成要素である。これらのスーパーキャパシタは、適切に選択されて電源の両端に接続されると、各負荷パルスが必要とするエネルギのほとんどを提供し、電圧リップルおよび瞬間的な供給電流を減少させる。しかしながら、これらのスーパーキャパシタは、装置がオンにされると高い充電電流を引込み得る。これにより、過負荷のため、バッテリのシャットダウンが生じるか、または、ホスト装置内の供給電圧が降下し得る。このアプリケーションノートは、電源投入時および／または動作中に作動して、電源を過負荷の状態にすることなくスーパーキャパシタの充電を可能にする多数の電流制限回路について記載する。
【００９３】
問題
携帯型装置、たとえばＰＤＡおよび手動バーコードスキャナは、新規のデザインごとにサイズが縮小されている。ホスト装置内に差し込まれるように設計される装置、たとえばＰＣカードおよびCompactFlash（登録商標）装置は、極めて小さな空間に差し込まれなければならず、それでもなお、制限された電流および電力を送出し得る電源によって作動可能でなければならない。このことは、このような装置の設計を困難にする。なぜなら、ＧＳＭ送信機およびＧＰＲＳ送信機（および他の用途）が、電源によって提供され得ないことが考えられる高出力のバーストを必要とするためである。
【００９４】
この電力の問題に対する解決策が、出力レール上における、高静電容量および低ＥＳＲを有するキャップＸＸスーパーキャパシタの使用である。低ＥＳＲにより、スーパーキャパシタは、（ピークの開始地点において小さな電圧降下を伴うのみで）高電力を送出することができ、高静電容量により、著しい電圧降下を伴わずに、負荷パルスの間に負荷に電力を供給するのに十分なエネルギが蓄積される。スーパーキャパシタは、負荷パルスと負荷パルスとの間に再充電される。しかしながら、静電容量が大きいことにより、このスーパーキャパシタが、電流投入時に高い充電電流を必要とするという新たな問題を生じ得る。このシステムがバッテリにより電力供給を受けている場合、高電流によってヒューズの溶断またはバッテリのシャットダウンが生じ得る。電源がホストの出力レールである場合、仕様により、サブシステムが或る一定量の電流を上回る電流を引込むことが阻止され得る。
【００９５】
システムの動作を損なわずに、この電源投入時の充電電流を安全値までどのように制限することができるだろうか。
【００９６】
キャップＸＸの解決策
この始動時の電流の問題の解決策は、スーパーキャパシタが充電されるまで、この電流を安全な既知の値まで制限することである。このアプリケーションノートは、この電流制限を行なうように設計される回路について記載する。これらの設計のうちの２つの設計において、ＭＯＳＦＥＴスイッチは、初期の充電電流がその流れを止めた後もオンのままであり、その結果、これらのスイッチは、通常動作中に電流を制限しない。第３の解決策は、常に電流を制限するモードで使用することができ、これにより、システムがそのホストから切断された後に再接続された場合に高電流を防止しながらも、スーパーキャパシタは依然として部分的に充電される。この第３の解決策は、動作中に、電源インピーダンスを基準としたスーパーキャパシタの低ＥＳＲにのみ依存せずに、その実際の値に基づいて電流を制限する。
【００９７】
回路の動作
導入
ここに記載する最初の２つの回路は、回路への最初の通電時にスーパーキャパシタに送出される電流を制限するように設計されており、それにより、スーパーキャパシタは、電源に高い電流負荷を課すことなく充電され得る。スーパーキャパシタが電源から切断された後にも依然として充電された状態を保ち得、その後、部分的に放電されたバッテリまたは低電圧の出力レールに接続され得る用途に関しては、スーパーキャパシタからバッテリ／電源に電流が再び流れないようにするため、何らかの追加の回路素子（図示せず）が必要とされ得る。
【００９８】
ここに論じる第１の設計（図１参照）は、初期の充電電流を制限するために直列抵抗器を使用する。これは、第２の回路よりも簡単であって費用がかからないことが考えられるが、スーパーキャパシタが充電されるのに伴い、充電電流が単純かつ級数的な態様で減少するという欠点を有する。このことは、スーパーキャパシタが、定電流電源から充電される場合に比べ、充電により長い時間がかかることを意味する。
【００９９】
【表４】
【０１００】
第２の設計（図２参照）は、電流を制限する設計においてスーパーキャパシタを充電するＭＯＳＦＥＴを使用する。第１の設計で使用される直列抵抗器は必要とされないが、ＭＯＳＦＥＴのゲート電圧を制御するために、何らかのさらに別の回路素子が用いられる。この第２の設計は、図１の回路と同一の最大電流の基準が使用される場合に、スーパーキャパシタが充電に要する時間が短いという利点を有する。重要な点は、図２に対して選択されたＭＯＳＦＥＴが、充電段階中に生じた熱を放散させることができなければならない点である。これは、装置がオンにされるたびに行なわれる１回限りの事象であり、この事象は一般に数秒間しか継続しないため、ＭＯＳＦＥＴは、その電力量を連続的に損失させるように定格が定められる必要はない。
【０１０１】
ここに示す設計は、さまざまな異なる供給電圧において作動するように適合されることが意図されている。電圧を降下させることなくＭＯＳＦＥＴが電流を通すことのできる最も低い供給電圧は、ＭＯＳＦＥＴのしきい値電圧および出力特性により決定される。装置は、所定の電流を通すために、ＲDS(ON)を低値まで下げるように十分確実にオンにされなければならない。しきい値電圧が小さくなるほど、回路が成功裡にかつ信頼可能な態様で作動する供給電圧が低くなる。
【０１０２】
低電圧で良好に機能する装置の一例が、ＩＲＬ５６０２Ｓであり、この装置は、定格の
ゲートしきい値電圧、すなわち、−０．７Ｖから−１．０ＶのＶGS(th)を有する。別の例が、ＦＤＲ８３８Ｐ、スーパーＳＯＴ−８（SuperSOT-8）装置であり、この装置は、−０．４Ｖから−１．５Ｖ（一般には−０．８５Ｖ）の範囲のＶGS(th)を有するが、低い電力定格を有する。設計者は、適切なＭＯＳＦＥＴを選択する際に、供給電圧、最大負荷電流、および電力の損失等にも考慮すべきである。いくつかのスーパーＳＯＴ−８装置および他の小型の装置は、ターンオン時の充電中に過熱することなく電力を損失させることができれば適切であると考えられる。始動時の充電中におけるＭＯＳＦＥＴの温度上昇を推定またはモデル化することが難しいことがあり得るため、装置が適切であることを確認するために、何らかの実験が必要とされることが考えられる。ＭＯＳＦＥＴは、ターンオン後に、電力を相対的にほとんど損失させるべきではない。
【０１０３】
１０ＭΩのインピーダンスを有するオシロスコープのプローブが、ＭＯＳＦＥＴのゲートにおいて高値抵抗器に接続されている場合、上述の回路と共に作動する際に通常動作に大きな影響を及ぼすことに注意されたい。極めて高い入力インピーダンスの装置（好ましくは＞１ＧΩ）のみが、これらの地点に接続されるべきである。
【０１０４】
【表５】
【０１０５】
図３に示す第３の設計は、演算増幅器およびＭＯＳＦＥＴによりスーパーキャパシタに送出される電流を測定および制御する。回路内の構成要素の値は、３．３Ｖにおける動作に対して選択されたものである。この回路は、装置が電源から切断された後、スーパーキャパシタが完全に放電される前に再接続された場合に、電源（またはホスト）に対する高い電流負荷にまつわる問題を回避する。この回路は、使用可能状態にされた場合に、負荷が高電流を引込むときは常に、電源から引込まれる電流を制限する。維持されている高負荷が存在する場合、低コストの演算増幅器を使用することにより、応答速度は、始動時における電源を保護するのに十分なものとなるが、短い持続時間の負荷パルスの間に応答を行なうのに十分な速度ではない場合があることに注意されたい。
【０１０６】
図３（ａ）における回路は、ＰＣカードおよびＣＦカードの用途にとっては、設計が仕様に確実に適合することを設計者が望む場合、電流を制限するためにスーパーキャパシタのＥＳＲおよびホスト装置の電源インピーダンスに依存するよりも理想的である。ホストの電源インピーダンスに依存することは、特に問題が大きい。なぜなら、この値には製品間で大きな変動があるためである。設計者は、作動する電流リミッタを備える回路が、負荷に対して引続き適切な電流を提供することのみを必要とする。
【０１０７】
点線の矩形で囲まれた図３（ａ）の部分は、任意の「イネーブル」回路である。「イネーブル／ディスエーブル」機能が必要とされない場合、これらの構成要素は省略される。
【０１０８】
図３（ｂ）において、スーパーキャパシタの電圧が所望の値に到達したときにPOWER GOOD出力を生じる回路もまた示される。この回路は任意であり、提示されるどのような電流リミッタ回路とも、共に使用可能である。
【０１０９】
単純な直列抵抗器の設計
再び図１を参照すると、この回路における、電流を制限する主な要素は、直列抵抗器Ｒ1である。この回路は、ＳＷ1が閉鎖されたときに、スーパーキャパシタの電圧が供給電圧にほぼ等しくなるまでスーパーキャパシタがＲ1を介して充電されるように設計される。この例において、Ｒ1は、４Ｖの電源を備えて４００ｍＡのピーク電流を提供するように選択されている。Ｃ1は、まず放電され、これにより、ＭＯＳＦＥＴは確実にオフにされる。Ｃ1は次に、Ｒ2を介して充電され、後にＭＯＳＦＥＴをオンにする。最初の数秒間に亘る充電波形については、図４を参照されたい。右側の最も低い波形が供給電流（１００ｍＡ／div）であることに注意されたい。ＭＯＳＦＥＴがオンになった瞬間を明確に認識することができる。ここで電流は、スーパーキャパシタが供給電圧に到達するのに伴って再び下がる前に、一時的に増大する。
【０１１０】
【表６】
【０１１１】
十分な充電時間を得るようにＲ2およびＣ1の値が選択されることにより、ＭＯＳＦＥＴのオン時に増大した電流は、設計上の制限をはるかに下回る。ターンオンの瞬間は、ＭＯＳＦＥＴのしきい値電圧とともに変動するため、装置間の構成要素の特性および温度の変
動に関し、タイミングの点で何らかの余裕を設けておくべきである。より高い適切な値のＲ2により、Ｃ1は、示されるものよりも低い値であり得る。しかしながらＣ1は、ＭＯＳＦＥＴのゲートの入力容量の値を満たす（swamp）のに十分な高さであるべきであり、それによってタイミングは、ＭＯＳＦＥＴの特性の変動の影響を受けない。ここで使用する値の１μＦは、ほとんどの状況において十分過ぎる値である。基準として、Ｃ1は、ＭＯＳＦＥＴの入力容量の１０倍を上回るべきであり、ほとんどの場合、１００倍以上であることが適切であるべきである。Ｄ1は、低い逆電流を有する装置であるべきであり、Ｃ1の充電に影響を及ぼさない。
【０１１２】
ＭＯＳＦＥＴが低いゲートしきい値電圧ＶGS(th)を有する場合、より高いＶGS(th)に関する場合よりも長いＲ2Ｃ1の積が必要とされる。なぜなら、より低いしきい値を有するＭＯＳＦＥＴがより早くオンになる傾向を有するためである。ＭＯＳＦＥＴがあまりにも早くオンになる場合、ＭＯＳＦＥＴは、電源とスーパーキャパシタとの間で低抵抗接続を生じて過大な電流を流してしまう。低電圧の用途では、初期の充電段階の後にできるだけ確実にＭＯＳＦＥＴをオンにして、そのオン抵抗を下げるために、ＶGS(th)の低い値が一般に望ましい。
【０１１３】
以下の内容は、図１の回路における構成要素の値をどのように計算するかを示す。電流リミッタにより引込まれる初期ピーク電流は、オームの法則（Ohm's Law）から以下のように求められる。
【０１１４】
【数１】
【０１１５】
ここで、Ｖは供給電圧である。使用される用途によりサポート可能な初期ピーク電流に応じて、Ｒ1を選択されたい。
【０１１６】
次のステップは、ＭＯＳＦＥＴをオンに切換える前に（Ｒ1を介して）スーパーキャパシタが充電されるべき電圧を推定することである。用途によりサポート可能な最大電流が、ＩMAXであるものと想定されたい。直列抵抗器Ｒ1は、ＭＯＳＦＥＴがオンになった時点でも電流を有しているため、この推定値は、最大値の約半分の電流を得ることを目標とする。スーパーキャパシタのＥＳＲがＲSである場合、ＭＯＳＦＥＴのオン抵抗は（供給電圧において）ＲDS(ON)であり、スーパーキャパシタの電圧はｖSであり、電源の内部抵抗はＲSであり、ＭＯＳＦＥＴが瞬間的にオンになったと想定する場合（これは保存性である）、ＭＯＳＦＥＴがオンになった瞬間にＭＯＳＦＥＴを通る電流は、以下のようになる。
【０１１７】
【数２】
【０１１８】
または、ＭＯＳＦＥＴがオンになるべき瞬間におけるスーパーキャパシタの電圧は以下のようになる。
【０１１９】
【数３】
【０１２０】
スーパーキャパシタがこの電圧に到達する時間（秒）は、以下の等式から求められる。
【０１２１】
【数４】
【０１２２】
ｔONは、ＳＷ1が閉鎖された後にＭＯＳＦＥＴがオンに切換わるべき時間である。これは、ゲートがゲート−ソースしきい値電圧ＶGS(th)に到達するのに必要とされる時間であり、以下の等式によって（秒で）求められる。
【０１２３】
【数５】
【０１２４】
（５）を整理すると、以下のようになる。
【０１２５】
【数６】
【０１２６】
Ｃ1の値は、Ｃ1＞＞ＭＯＳＦＥＴのゲート容量、すなわち１μＦであるように選択されたい。そして、Ｒ2を求められたい。
【０１２７】
計算された値は、設計の目的には適するが、近似値であり、回路を試験した後に調節する必要があり得る。対象となる温度範囲においていくつかのサンプルＭＯＳＦＥＴを用いることにより、この電流が所望の値を上回らないことを確認しなければならない。電流がそれよりもかなり低い場合、Ｒ2のより低い値を試みることができる。電流が高すぎる場合、Ｒ2の一層大きな値を用いて、ＭＯＳＦＥＴがオンにされる前の時間を長くすべきである。
【０１２８】
供給電圧が０に降下する（ＳＷ1が開放され、負荷がスーパーキャパシタを放電する）と、Ｄ1はＣ1を放電し、それにより回路は、再度使用される準備が直ちに整う。Ｄ1は、電源装置である必要はないが、供給電圧の予測降下率においてキャパシタの放電電流を少なくとも処理可能であるべきである（Ｃ1＝１μＦに関し、ｉ＝Ｃ1ｄＶ／ｄｔ＝１ｍＡであり、１Ｖ／ｍｓの極めて高い放電率を想定されたい。最も一般的な小信号ダイオードが、この電流を処理することができる）。
【０１２９】
構成要素の典型的ないくつかの出発値が、１５０ｍΩの電源インピーダンスおよび８０ｍΩのスーパーキャパシタのＥＳＲに関して表１に提示される。値は等式によって提示されたものであるため、設計者は、２番目に最も高い標準的な抵抗器の値を選択することができる。これらの値は確認されるべきであり、必要であれば、設計される回路で所望の挙動を得るために変更されるべきである。
【０１３０】
【表７】
【０１３１】
ＣSの静電容量の値は、初期のピーク電流に影響を及ぼさない。ＣSは、設計段階において、スーパーキャパシタが負荷のピーク中に供給電圧を維持し得るのに足りる十分に大きな値となるように選択されている。スーパーキャパシタのＥＳＲもまた、負荷パルス中の電圧降下を最適化するように選択されている。図１に示すキャップＸＸ装置のＥＳＲは８０ｍΩであり、この値は極めて小さいため、ピーク電流の計算に対して実質的な差を生じない。
【０１３２】
抵抗器Ｒ1は、スーパーキャパシタが充電されている間に電力を損失する。図示する例において、ＳＷ1が閉鎖された後の瞬間に損失された電力が１．６Ｗであっても、０．５Ｗの電力定格が適切であった。オンに切換わった後に瞬時電力が極めて速く減少し、Ｒ1の極めて穏やかな加熱しか生じない。より高い供給電圧か、または、より大きなスーパーキャパシタが使用される場合、抵抗器の電力定格および物理的なサイズを上げることが必要であると考えられる。
【０１３３】
【表８】
【０１３４】
図４から分かるように、ＧＷ−０２−０１スーパーキャパシタを供給電圧まで充電するのに要する総時間は、この回路構成において約８秒であり、ｉMAX＝４００ｍＡであった。
【０１３５】
ＳＷ1が最初に閉鎖されたときに電流リミッタ回路により引込まれるピーク電流に関心が向けられる。なぜなら、この回路の目的が、電源からの高電流の引込みを防止することであるためである。図５は、図１の回路に関して一般的な電流および電圧の波形を示す。初期の電流ピークは、ＭＯＳＦＥＴの寄生容量の充電の結果であり、後続する、一見して定常な電流は、実際には、スーパーキャパシタの充電の指数減衰曲線の開始部である。電流は、数ナノ秒に亘ってのみ、意図される制限（４００ｍＡ）を上回る。この波形は、スイッチがどれだけ迅速に作動するかに依存して、或るスイッチオンの事象から次のスイッチオンの事象にわたり、多少変化する。
【０１３６】
ＭＯＳＦＥＴのｄｖ／ｄｔ電流リミッタの設計
図２を参照すると、この設計において電流を制限する主な要素が示されており、この要素はＭＯＳＦＥＴＱ1である。このＭＯＳＦＥＴＱ1は、ＳＷ1が閉鎖されてから短時間が経過するまで、オフの状態に保持される。このことは、Ｃ2が最初に放電されて、その基本電流を提供する状態で、エミッタフォロワＱ2が作動することにより行なわれる。
【０１３７】
Ｄ2およびＣS（および／または負荷）を介してＣ1が満充電されるのに十分な時間が経過すると、Ｃ2がＲ4を介して充電され、Ｑ2がオフになる。これによりＣ1は、相対的に長い時定数でＲ3を介して放電を開始する。Ｑ1のゲートがＱ1の供給電圧（供給電圧）よりも低いしきい値電圧まで下がると、Ｑ1はオンになることを開始し、これによりＣSの充電が開始される。Ｃ1がＣSに接続されているため、負のフィードバック効果が生じる。スーパーキャパシタの電圧が上昇するのに伴い、この電圧は、Ｃ1を介してＱ1をオフにする傾向を有する。
【０１３８】
スーパーキャパシタが充電される速度がこのように制限されているため、スーパーキャパシタが満充電されるまで、ほぼ一定の充電電流が生じる。その後、ＭＯＳＦＥＴは、そ
のゲートに完全な供給電圧を有した状態で最終的にオンにされ、所定の供給電圧により得ることのできる最小限のドレイン−ソース抵抗を生じる。充電電流は、副次的効果を有するＭＯＳＦＥＴの特性を有するＣS、Ｒ3、およびＣ1の値により主に求められる。Ｄ3は、低い逆電流を有するべきであり、それによりＤ3は、スーパーキャパシタの充電電流に影響を及ぼさない。同様に、Ｑ2のエミッタの遮断電流（ＩBEO）は相対的に低く（この場合、１０ｎＡ未満）、これは同様の利点を有する。
【０１３９】
この回路は、図１の回路よりもやや複雑であるが、特定の構成要素の値に対する充電電流をより正確に予測することがより容易であるという点で、設計上の利点を有する。充電段階中の、Ｒ3を介した電流は、Ｒ3の両端の電圧降下から求められ、これは、以下のように、供給電圧からＭＯＳＦＥＴのしきい値電圧をちょうど引いたものである。
【０１４０】
【数７】
【０１４１】
ここで、正の値｜ＶGS(th)｜は、便宜上使用される。
Ｃ1の電圧の変化率は、Ｃ1を通る電流から、１秒当りのボルトを単位として以下のように求められる。
【０１４２】
【数８】
【０１４３】
Ｃ1が右側においてスーパーキャパシタに接続されており、ＭＯＳＦＥＴのゲートにおけるその電圧が、電源よりも低いＭＯＳＦＥＴのしきい値電圧に留まる傾向を有するため、スーパーキャパシタの電圧の変化率は、Ｃ1のものとほぼ同じである。したがって、スーパーキャパシタへの充電電流は、供給電流と実質的に同じであり、以下により求められる。
【０１４４】
【数９】
【０１４５】
上述の等式７、８、および９を組合せることにより、以下のものが得られる。
【０１４６】
【数１０】
【０１４７】
たとえば、図２における構成要素の値を用いたまま、充電電流を０．４Ａに制限することを望むことが考えられる。したがって、ＶGS(th)＝−１である場合、以下のようになる。
【０１４８】
【数１１】
【０１４９】
以下の構成要素の値がＣ1＝２２０ｎＦであるように選択された場合、以下のようになる。
【０１５０】
【数１２】
【０１５１】
選択された値を用いて結果を確認すると、以下のようになる。
【０１５２】
【数１３】
【０１５３】
キャパシタに関し、ｉ＝Ｃ ｄｖ／ｄｔである。定電流に関し、このことは、ｉ＝ＣΔｖ／Δｔとなり、ここでΔｖは、時間Δｔにおけるキャパシタ両端の電圧の変化である。したがって、スーパーキャパシタを０Ｖから供給電圧に充電するのに必要とされる時間は、以下のようになる。
【０１５４】
【数１４】
【０１５５】
上述の例において、スーパーキャパシタを充電するのに必要とされる時間は、４．０Ｖ・０．３Ｆ／０．４１Ａ＝２．９３ｓであり、これは、図５の波形によく対応する。
【０１５６】
以前の回路におけるように、ＭＯＳＦＥＴの入力容量よりもかなり大きなＣ1の値を選択して、充電電流の変動をなくすこと、また、この値が適正な精度で計算され得ることが望ましい。
【０１５７】
供給電圧がその制限よりも高い用途において、バイポーラトランジスタＱ2がベース−エミッタ間の逆電圧に晒される可能性をなくすために、Ｄ1は、二重の安全対策機構としてのみ必要とされる（いずれの場合も、電流はＲ4により制限される）。
【０１５８】
Ｄ2は、Ｒ3を介した放電（および反対の極性での再充電）に備え、最初にＣ1を充填するために用いられる。Ｒ2の値は、Ｒ3の値よりもはるかに小さい場合には重要ではない。たとえば、１ｋΩの値が代わりに使用され得る。
【０１５９】
ＭＯＳＦＥＴが最初にオフになることが必要であり、それによりゲート電圧は、最初に十分な高さに維持されなければならない。その後、回路には「不動作時間」が生じる。この不動作時間中に、ゲート電圧は、そのしきい値の地点に向けて降下する。ＳＷ1が閉鎖された（およびＣ1が充電された）直後のＣ1およびＲ2の接合部における電圧の値により、Ｑ2がオフになった後にどの程度の長さの不動作時間が生じるかが効果的に算出される
。ＭＯＳＦＥＴのしきい値電圧がこの値よりもはるかに低い場合、ＭＯＳＦＥＴがオンになることを開始すること、および、スーパーキャパシタの充電が開始することに、多少の時間がかかる。この時間があまりにも長い場合、より小さなしきい値電圧を有するＭＯＳＦＥＴを代わりに用いることができ、または、Ｄ2において２つの直列のショットキーダイオードを使用するか、もしくは、１Ｎ９１４あるいはその等価物等のシリコンダイオードを用いるか、もしくは、これらの直列の組合せを用いることにより、初期のゲート電圧を下げることができる。
【０１６０】
【表９】
【０１６１】
ダイオードＤ3およびＤ4は、電源切断後にタイミングキャパシタを放電し、それにより回路は、再び作動する準備が整う。
【０１６２】
時定数Ｒ4Ｃ2は臨界値ではなく、Ｑ2がオフになる前にＣ1が満充電され得るようにする十分な長さでありさえすればよい。Ｃ1を充電する間に、短時間に亘ってＱ2をオンに保持するために利用可能な十分な基本電流が存在しなければならないことに注意されたい。以下の内容は、（上で求めた）Ｃ1の値に関し、Ｑ2を選択してＲ4およびＣ2の必要値を推定するおよその方法について概略的に説明する。まず、Ｑ2が２つの機能を実行することに注目されたい。すなわち、一方の機能は、ＳＷ1が閉鎖された直後にＱ1がオフにされた状態を確実に保つこと、および他方の機能は、Ｃ1を極めて迅速に充電することである。そのベースドライブは、Ｃ2により提供されるため、Ｃ2は、Ｃ1が確実に充電されるだけの長さに亘ってドライブを送出するだけの十分な大きさを有していなければならない。Ｃ1が充電されるとすぐに、上述の回路における電流制限の段階が開始し得る。
【０１６３】
Ｑ2の利得を利用することにより、Ｃ2における相対的に小さな静電容量は、Ｑ2が上述の２つのタスクを実行することを可能にする。Ｑ2は、適度に高い利得を有し、かつ、適度に高速度のスイッチングトランジスタであるべきである。２Ｎ２２２２Ａ（または２Ｎ２２２２）の最小利得は、極めて広範囲に変化する（たとえば、ＶCE＝１０Ｖにおいて３５から１００である）が、一般には適切であることが分かっている。面実装型であるか、スルーホール型であるかにかかわらず、設計者に公知の多くの等価装置またはより優れた装置が明らかに存在する。
【０１６４】
設計により、Ｃ1は、ＭＯＳＦＥＴの入力容量よりも遥かに大きいため、ＭＯＳＦＥＴ
の入力容量は重要ではない。Ｑ2が２Ｎ２２２２Ａの利得以上の利得を有する場合、Ｃ1の値に相当するＣ2の値は、適切なものになる筈である。すなわち、０．５Ｃ1から２Ｃ1の（望ましい場合は、それよりも大きな）範囲のものが、適切に作動する筈である。
【０１６５】
【表１０】
【０１６６】
次に、Ｒ4を求めなければならない。これは、時定数Ｒ4Ｃ2から求められる。Ｃ1は、ＳＷ1の閉鎖時にＤ2を介して相対的に迅速に充電を行なうべきであるが、その時間を推定する際に何らかの不確実性が生じる。図２で選択されたＲ2の値は、Ｃ1を充電するのに予測される時間を基準として、極めて大きな時定数（１０ｍｓ）を提供するように選択されたが、これもまた、スーパーキャパシタを充電するのに必要とされる時間に比べると、無視できるものである。それにより、この値は、実際に有害な影響を有さない。Ｒ4を小さくし過ぎると（たとえばサブ１ｋΩ）、ＳＷ1の閉鎖時に流れる初期の過渡電流の原因となり得、これは望ましいものではない。Ｒ4が極めて高い（たとえば、範囲＞＞１ＭΩであり、Ｃ2の値がそれに対応して低い）場合、Ｑ2は適切にオフになることができない。
【０１６７】
図６から分かるように、充電中の電流は相対的に一定である。この例では１秒間の不動作時間が存在し、この時間は、上述の測定値により短縮することができる。総充電時間は、不動作時間が存在しても、ほぼ同じピーク電流を用いた場合の図１の回路の約８秒に比べると、４秒をちょうど超えた時間に過ぎない。
【０１６８】
図７は、約１．５アンペアの充電電流を有する図２の回路を示す。充電が開始する前の不動作時間は、Ｃ1のこの値において僅か約２５０ｍｓであり、スーパーキャパシタを充電する総時間は、約１．２秒である。
【０１６９】
表２は、図２の回路を用いることによる、さまざまな充電電流についてのいくつかの構成要素の値の一覧である。
【０１７０】
【表１１】
【０１７１】
図８は、充電が進行中にＳＷ1が繰返し開放および閉鎖される際の、図２の回路のロバスト性を示す。スイッチが再び閉鎖される毎に、電流が過剰なレベルまで上昇することな
く、スイッチがオフにされたところから充電が継続する。
【０１７２】
図９は、図２の回路によって得られる過渡供給電流および電圧の波形を示す。スイッチ閉鎖時の電流のピークは、Ｃ1の充電およびＭＯＳＦＥＴの寄生容量の充電から生じる。ピーク電流は、数ナノ秒に亘り約５００ｍＡであり、その後、ゼロ付近まで下がり、スーパーキャパシタの充電が始まるまでその状態を保つ。
【０１７３】
フィードバック制御の設計
【０１７４】
【表１２】
【０１７５】
図３（ａ）は、実際の電流を監視し、フィードバックを用い、ＭＯＳＦＥＴを通って流れる電流を制御する電流リミッタ回路である。この回路により充電されるスーパーキャパシタは、ＣＸ１で表わされる。このスーパーキャパシタは、直列の２つのセルを有し、それに関連する平衡抵抗器は、Ｒ5およびＲ6である。電流制限値はスーパーキャパシタの値から独立しているため、適切なスーパーキャパシタの表はここに提示していない。
【０１７６】
図３（ｂ）の回路は、スーパーキャパシタの電圧が予め定められた値にいつ到達したかを検出し、「POWER GOOD」（アクティブハイ）信号を出力する。この信号を用いて、スーパーキャパシタが満充電されたことを他の回路に信号送信することができる。回路（ａ）および（ｂ）は、公称３．３Ｖの電源で作動するように設計されているが、少なくとも３Ｖという低い電圧（好ましくは、適切な抵抗器の変化を伴う）から、４．５Ｖ、すなわち、２セルのスーパーキャパシタの定格電圧までの電圧で機能する。
【０１７７】
（ａ）の回路は、分流抵抗器（Ｒ1）の両端の電圧降下と、低出力の電圧基準ＩＣから得られた基準電圧とを比較することによって電流を監視する。この分流器の両端の電圧が基準値を上回る場合、電流が高過ぎるため、演算増幅器の出力がＭＯＳＦＥＴのＭ1をオフにすることを開始する。スーパーキャパシタが充電されると電流は下がり、Ｍ1は再び完全にオンにされる。
【０１７８】
任意の「ENABLE」回路が含まれている場合、電流リミッタ回路が作動し得るためには、入力に印加される論理０信号（０Ｖ）が必要となる。入力がハイであるか、または浮動状態にある場合、Ｍ1はＭ2によりオフに保持され、その結果、負荷に電流が流れない。
【０１７９】
電圧基準回路Ｄ1、Ｄ6、およびＤ7が、精度および低消費電力を得るために選択される。場合によっては、使用される部品が、動作の温度範囲の全体に亘って良好な許容範囲（好ましくは１％）を有する場合、必要であればより安価なツェナーダイオードが代わりに使用される。そうではない場合、POWER GOOD信号の生成時の制限電流および電圧が、正しくないことが考えられる。ツェナーダイオードは一般に、より高いバイアス電流を必要とし、その結果、この回路により消費電力が増大する。
【０１８０】
演算増幅器ＴＳ１８５２Ａは、１ｍＶの最大入力オフセット電圧と、０．１ｍＶの標準値とを有する。このパラメータは制限電流およびPOWER GOOD信号の精度に影響を及ぼすため、これよりも高いオフセット電圧を有する増幅器を使用すべきではない。ここでもまた、POWER GOOD回路が別個に使用される場合、その演算増幅器の電源には、１００ｎＦのキャパシタにより側路が形成されるべきである。
【０１８１】
（ｂ）のPOWER GOOD回路は、スーパーキャパシタの両端の電圧の一部と、基準電圧とを比較する。スーパーキャパシタの電圧が予め定められた値を上回ると、POWER GOODの出力がハイになる。何らかのヒステリシスが、フィードバック抵抗器Ｒ22を介して導入される。
【０１８２】
【表１３】
【０１８３】
図１０は、２アンペアのカレントリミットに対して選択された構成要素を有する、図３の種類の回路についての電圧および電流の波形を示す。回路に供給を行なうリチウムイオンバッテリは、４．２ボルトの満充電電圧を有した。図１０の電流制限の期間中に、バッテリの電圧は、負荷時の内部抵抗における電圧降下により減少した。
【０１８４】
最大電流と構成要素の値との関係：図３（ａ）のカレントリミットは、基準電圧の両端の分圧器内で抵抗器を適切に選択すること、すなわちＲ2およびＲ6によって選択される。最初に、電流がその制限値にあるときのシャント電圧は、以下により求められる。
【０１８５】
【数１５】
【０１８６】
電流制限が開始した瞬間における演算増幅器の非反転入力における電圧は、以下のようになる。
【０１８７】
【数１６】
【０１８８】
ここでＶD1は、Ｄ1の両端の電圧である。（１２）および（１３）を等式化すると、抵抗器の値の関数として、電流の制限に関して以下の結果が得られる。
【０１８９】
【数１７】
【０１９０】
代替的に、所望される最大電流および他の値に関し、Ｒzの値を以下のように表わすことができる。
【０１９１】
【数１８】
【０１９２】
例：図Ｄ1に対して１．２ボルトの基準を含む、図３に提示された値を用い、所望の最大電流が５００ｍＡである場合、等式１５は、Ｒ2の値に対して２０３Ωを示す。
【０１９３】
スーパーキャパシタのPOWER GOODのしきい値電圧と構成要素の値との間の関係：図３（ｂ）を参照する。スーパーキャパシタの電圧が低いために演算増幅器の出力がローである場合、非反転入力における電圧は、以下のように示すことができる。
【０１９４】
【数１９】
【０１９５】
ここでＶS(PGLow)は、スーパーキャパシタの電圧である。同様に、スーパーキャパシタの
電圧が基準電圧を上回っているために演算増幅器の出力がハイである場合、非反転入力における電圧は、以下のように示すことができる。
【０１９６】
【数２０】
【０１９７】
ここでＶD7は、Ｒ22に接続された基準装置の電圧である。しかしながら、Ｖ+(PGLow)およびＶ+(PGHigh)の各々が反転入力における電圧に等しいとき、POWER GOOD信号の切換点が生じる。増幅器に対する、反転入力における基準電圧は、以下により求められる。
【０１９８】
【数２１】
【０１９９】
ここでＶD5は、基準ＩＣ／ダイオードＤ5の電圧である。スーパーキャパシタが充電されるのに伴ってPOWER GOOD信号がローからハイになるときのスーパーキャパシタの電圧は、Ｖ+(PGLow)（等式１６）がｖ-（等式１９）に等しいときの電圧であり、以下のようになる。
【０２００】
【数２２】
【０２０１】
同様に、スーパーキャパシタが放電するのに伴ってPOWER GOOD信号がハイからローに変化するときのスーパーキャパシタの電圧は、Ｖ+(PGHigh)（等式１７）およびｖ-（等式１９）を等式化することにより、以下のように求められる。
【０２０２】
【数２３】
【０２０３】
注意：上で論じたように、「PGLow」および「PGHigh」は、スーパーキャパシタの電圧を考慮したときのPOWER GOOD信号の状態を指す。ヒステリシスの効果は、電圧ｖS(PGLow)が電圧ＶS(PGHigh)よりも高くなることである。
【０２０４】
例：Ｄ5およびＤ7として２．５ボルトの基準装置を含む、図３に提示された構成要素の値を用いると、POWER GOOD回路は、３．０ボルトの公称スイッチング電圧を有する（等式１９より）。スーパーキャパシタが充電中に、POWER GOODがローからハイになるときの電圧は、ｖS(PGLow)＝３．０７Ｖである（等式２０より）。スーパーキャパシタが放電中に、POWER GOODがハイからローになるときの電圧は、ｖS(PGHigh)＝２．９３ボルトである（等式２１より）。
【０２０５】
図１１は、図１０におけるように、２アンペアのカレントリミットを生じる構成要素を用いる、図３の回路の過渡的な挙動を示す。この回路は、バッテリから切断されており、スーパーキャパシタを約３ボルトまで放電させている。この回路はその後、バッテリに再接続され、その結果、電流リミッタが応答する前に８０μｓに亘って約３．５アンペアの電流を生じ、それ以降の電流を２アンペアまで制限する。右側における上部の波形は、電流制限の段階におけるバッテリ電圧である。スーパーキャパシタの電圧は、バッテリに再接続された後に上昇するが、その傾きは、この掃引が対象として含む短時間において、認識することができない。
【０２０６】
この電源に対して十分な減結合を有するホスト装置は、それ自体をリセットせずに、３．５アンペアの過渡電流を送出することができる。
【０２０７】
【表１４】
【図面の簡単な説明】
【０２０８】
【図１】この発明に従った電源の概略的な回路図である。
【図２】図１の電源で使用される電流制限回路のより詳細な回路図である。
【図３】図１の電源についての多数の掃引を含むオシロスコープ画像である。
【図４】この発明に従った電源の代替的な一実施例についての多数の掃引を含むオシロスコープ画像である。
【図５】この発明の一実施例のＰＣＭＣＩＡカードの概略図である。
【図６】この発明に従った代替的な通信カードの概略図である。
【特許請求の範囲】
【請求項１】
平均負荷電流と、前記平均負荷電流よりも高いピーク負荷電流とを要求する負荷のための電源であって、
予め定められたカレントリミット未満のソース電流を供給する電源に接続するための入力端子を備え、前記予め定められたカレントリミットは、前記ピーク負荷電流未満であり、前記電源はさらに、
前記入力端子および負荷に電気的に接続するための出力端子と、
前記予め定められたカレントリミット付近未満に前記ソース電流を実質的に維持しながら、前記ピーク負荷電流が前記負荷に供給されるようにするための、前記出力端子に並列なスーパーキャパシタ装置とを備える、電源。
【請求項２】
前記予め定められたカレントリミットは、前記平均負荷電流と前記ピーク負荷電流との間にある、請求項１に記載の電源。
【請求項３】
前記入力端子における電圧は、前記出力端子における電圧以上である、請求項１に記載の電源。
【請求項４】
前記入力端子および前記出力端子を実質的に同じ電圧に維持する、請求項１に記載の電源。
【請求項５】
前記スーパーキャパシタ装置は、前記出力端子に並列な１つ以上のスーパーキャパシタを含む、請求項１に記載の電源。
【請求項６】
前記入力端子と前記出力端子との間に配置される電流リミッタを備える、請求項１に記載の電源。
【請求項７】
前記電流リミッタは、前記電源からの前記スーパーキャパシタ装置の充電中に、前記予め定められたカレントリミット未満に前記ソース電流を維持する、請求項６に記載の電源。
【請求項８】
前記スーパーキャパシタ装置は、互いに並列に接続された複数のスーパーキャパシタを含む、請求項１に記載の電源。
【請求項９】
前記スーパーキャパシタ装置は、互いに直列に接続された複数のスーパーキャパシタを含む、請求項１に記載の電源。
【請求項１０】
前記スーパーキャパシタ装置は、３０ｍΩ未満のＥＳＲを有する、請求項１に記載の電源。
【請求項１１】
前記スーパーキャパシタ装置は、２４ｍΩ未満のＥＳＲを有する、請求項１０に記載の電源。
【請求項１２】
前記スーパーキャパシタ装置は、２０ｍΩ未満のＥＳＲを有する、請求項１１に記載の電源。
【請求項１３】
前記スーパーキャパシタ装置は、約０．４ファラッド以上の静電容量を提供する、請求項１に記載の電源。
【請求項１４】
前記装置の占有面積は、約８００ｍｍ2未満である、請求項１に記載の電源。
【請求項１５】
前記装置の占有面積は、約４０ｍｍ×２０ｍｍ未満である、請求項１に記載の電源。
【請求項１６】
前記負荷は通信装置である、請求項１に記載の電源。
【請求項１７】
前記通信装置は、ＧＰＲＳモジュールまたはＧＳＭモジュールを含む、請求項１６に記載の電源。
【請求項１８】
前記負荷は、コンピュータ用のカードであり、前記通信装置は、前記カードに取付けられる、請求項１に記載の電源。
【請求項１９】
電力源は、前記コンピュータの内部電源から得られる、請求項１８に記載の電源。
【請求項２０】
前記電流リミッタは、前記入力端子と前記出力端子との間に配置されて予め定められた抵抗を提供するための可変抵抗装置を含む、請求項６に記載の電源。
【請求項２１】
前記可変抵抗装置は半導体装置である、請求項２０に記載の電源。
【請求項２２】
前記半導体装置はＭＯＳＦＥＴである、請求項２１に記載の電源。
【請求項２３】
前記電流リミッタは、前記入力端子と前記出力端子との間に配置されて前記ソース電流を示す信号を提供するための電流センサを含み、前記可変抵抗装置は、前記信号に応答して前記予め定められた抵抗を設定する、請求項２０または請求項２１に記載の電源。
【請求項２４】
前記センサは低値抵抗器である、請求項２１に記載の電源。
【請求項２５】
前記可変抵抗装置は前記信号に応答して、高抵抗モード、低抵抗モード、および線形抵抗モードの１つで選択的に作動する、請求項２３に記載の電源。
【請求項２６】
前記可変抵抗装置は、前記負荷電流が前記予め定められたカレントリミット付近未満である間、前記低抵抗モードで作動する、請求項２５に記載の電源。
【請求項２７】
前記可変抵抗装置は、前記ソース電流が前記予め定められたカレントリミットに近づくと前記線形モード内で作動する、請求項２５に記載の電源。
【請求項２８】
前記可変抵抗装置は、前記線形モード内で作動する際に、前記ソース電流が前記予め定められたカレントリミットに近づくにつれて、より大きな抵抗を提供する、請求項２５に記載の電源。
【請求項２９】
前記負荷は、通常動作の条件下において、前記スーパーキャパシタ装置が充電を必要とする始動段階を含み、前記スーパーキャパシタ装置は、前記負荷の前記始動段階中にのみ前記電流リミッタが一般に作動するように選択される、請求項２１に記載の電源。
【請求項３０】
コンピュータ用の通信カードであって、前記コンピュータは、予め定められたカレントリミット未満であるソース電流を前記カードに提供する電源を有し、前記カードは、
前記予め定められたカレントリミットよりも大きなピーク負荷電流と、前記ピーク負荷電流未満の平均負荷電流とを要求する負荷を集合的に規定する複数の電気的構成要素を支持するための基板と、
前記電源に接続するための入力端子と、
前記入力端子および前記負荷に電気的に接続するための出力端子と、
前記予め定められたカレントリミット付近未満に前記ソース電流を実質的に制限しながら、前記ピーク負荷電流が前記負荷に供給されるようにするための、前記出力端子に並列なスーパーキャパシタ装置とを備える、通信カード。
【請求項３１】
計算装置であって、
他の計算装置とコンピュータが通信することを可能にするための通信カードを備え、前記カードは、使用時に、ピーク負荷電流と、前記ピーク負荷電流未満である平均負荷電流とを要求し、前記計算装置はさらに、
前記カードにソース電流を供給するための電源を備え、前記電源は、前記ピーク負荷電流未満である予め定められたカレントリミットを有し、前記計算装置はさらに、
前記電源に電気的に接続するための入力端子と、
前記入力端子および前記カードに電気的に接続するための出力端子と、
前記予め定められたカレントリミット付近未満に前記ソース電流を実質的に制限しながら、前記ピーク負荷電流が前記カードに供給されるようにするための、前記出力端子に並列なスーパーキャパシタ装置とを備える、計算装置。
【請求項３２】
電流リミッタであって、
予め定められたカレントリミット未満であるソース電流を供給する電源に接続するための入力端子を備え、前記予め定められたカレントリミットは、ピーク負荷電流未満であり、前記電流リミッタはさらに、
前記入力端子および負荷に電気的に接続するため、かつ、前記予め定められたカレントリミット付近未満に前記ソース電流を実質的に維持しながら、前記ピーク負荷電流が前記負荷に供給されるようにするためのスーパーキャパシタ装置に並列に接続するための出力端子を備える、電流リミッタ。
【請求項１】
平均負荷電流と、前記平均負荷電流よりも高いピーク負荷電流とを要求する負荷のための電源であって、
予め定められたカレントリミット未満のソース電流を供給する電源に接続するための入力端子を備え、前記予め定められたカレントリミットは、前記ピーク負荷電流未満であり、前記電源はさらに、
前記入力端子および負荷に電気的に接続するための出力端子と、
前記予め定められたカレントリミット付近未満に前記ソース電流を実質的に維持しながら、前記ピーク負荷電流が前記負荷に供給されるようにするための、前記出力端子に並列なスーパーキャパシタ装置とを備える、電源。
【請求項２】
前記予め定められたカレントリミットは、前記平均負荷電流と前記ピーク負荷電流との間にある、請求項１に記載の電源。
【請求項３】
前記入力端子における電圧は、前記出力端子における電圧以上である、請求項１に記載の電源。
【請求項４】
前記入力端子および前記出力端子を実質的に同じ電圧に維持する、請求項１に記載の電源。
【請求項５】
前記スーパーキャパシタ装置は、前記出力端子に並列な１つ以上のスーパーキャパシタを含む、請求項１に記載の電源。
【請求項６】
前記入力端子と前記出力端子との間に配置される電流リミッタを備える、請求項１に記載の電源。
【請求項７】
前記電流リミッタは、前記電源からの前記スーパーキャパシタ装置の充電中に、前記予め定められたカレントリミット未満に前記ソース電流を維持する、請求項６に記載の電源。
【請求項８】
前記スーパーキャパシタ装置は、互いに並列に接続された複数のスーパーキャパシタを含む、請求項１に記載の電源。
【請求項９】
前記スーパーキャパシタ装置は、互いに直列に接続された複数のスーパーキャパシタを含む、請求項１に記載の電源。
【請求項１０】
前記スーパーキャパシタ装置は、３０ｍΩ未満のＥＳＲを有する、請求項１に記載の電源。
【請求項１１】
前記スーパーキャパシタ装置は、２４ｍΩ未満のＥＳＲを有する、請求項１０に記載の電源。
【請求項１２】
前記スーパーキャパシタ装置は、２０ｍΩ未満のＥＳＲを有する、請求項１１に記載の電源。
【請求項１３】
前記スーパーキャパシタ装置は、約０．４ファラッド以上の静電容量を提供する、請求項１に記載の電源。
【請求項１４】
前記装置の占有面積は、約８００ｍｍ2未満である、請求項１に記載の電源。
【請求項１５】
前記装置の占有面積は、約４０ｍｍ×２０ｍｍ未満である、請求項１に記載の電源。
【請求項１６】
前記負荷は通信装置である、請求項１に記載の電源。
【請求項１７】
前記通信装置は、ＧＰＲＳモジュールまたはＧＳＭモジュールを含む、請求項１６に記載の電源。
【請求項１８】
前記負荷は、コンピュータ用のカードであり、前記通信装置は、前記カードに取付けられる、請求項１に記載の電源。
【請求項１９】
電力源は、前記コンピュータの内部電源から得られる、請求項１８に記載の電源。
【請求項２０】
前記電流リミッタは、前記入力端子と前記出力端子との間に配置されて予め定められた抵抗を提供するための可変抵抗装置を含む、請求項６に記載の電源。
【請求項２１】
前記可変抵抗装置は半導体装置である、請求項２０に記載の電源。
【請求項２２】
前記半導体装置はＭＯＳＦＥＴである、請求項２１に記載の電源。
【請求項２３】
前記電流リミッタは、前記入力端子と前記出力端子との間に配置されて前記ソース電流を示す信号を提供するための電流センサを含み、前記可変抵抗装置は、前記信号に応答して前記予め定められた抵抗を設定する、請求項２０または請求項２１に記載の電源。
【請求項２４】
前記センサは低値抵抗器である、請求項２１に記載の電源。
【請求項２５】
前記可変抵抗装置は前記信号に応答して、高抵抗モード、低抵抗モード、および線形抵抗モードの１つで選択的に作動する、請求項２３に記載の電源。
【請求項２６】
前記可変抵抗装置は、前記負荷電流が前記予め定められたカレントリミット付近未満である間、前記低抵抗モードで作動する、請求項２５に記載の電源。
【請求項２７】
前記可変抵抗装置は、前記ソース電流が前記予め定められたカレントリミットに近づくと前記線形モード内で作動する、請求項２５に記載の電源。
【請求項２８】
前記可変抵抗装置は、前記線形モード内で作動する際に、前記ソース電流が前記予め定められたカレントリミットに近づくにつれて、より大きな抵抗を提供する、請求項２５に記載の電源。
【請求項２９】
前記負荷は、通常動作の条件下において、前記スーパーキャパシタ装置が充電を必要とする始動段階を含み、前記スーパーキャパシタ装置は、前記負荷の前記始動段階中にのみ前記電流リミッタが一般に作動するように選択される、請求項２１に記載の電源。
【請求項３０】
コンピュータ用の通信カードであって、前記コンピュータは、予め定められたカレントリミット未満であるソース電流を前記カードに提供する電源を有し、前記カードは、
前記予め定められたカレントリミットよりも大きなピーク負荷電流と、前記ピーク負荷電流未満の平均負荷電流とを要求する負荷を集合的に規定する複数の電気的構成要素を支持するための基板と、
前記電源に接続するための入力端子と、
前記入力端子および前記負荷に電気的に接続するための出力端子と、
前記予め定められたカレントリミット付近未満に前記ソース電流を実質的に制限しながら、前記ピーク負荷電流が前記負荷に供給されるようにするための、前記出力端子に並列なスーパーキャパシタ装置とを備える、通信カード。
【請求項３１】
計算装置であって、
他の計算装置とコンピュータが通信することを可能にするための通信カードを備え、前記カードは、使用時に、ピーク負荷電流と、前記ピーク負荷電流未満である平均負荷電流とを要求し、前記計算装置はさらに、
前記カードにソース電流を供給するための電源を備え、前記電源は、前記ピーク負荷電流未満である予め定められたカレントリミットを有し、前記計算装置はさらに、
前記電源に電気的に接続するための入力端子と、
前記入力端子および前記カードに電気的に接続するための出力端子と、
前記予め定められたカレントリミット付近未満に前記ソース電流を実質的に制限しながら、前記ピーク負荷電流が前記カードに供給されるようにするための、前記出力端子に並列なスーパーキャパシタ装置とを備える、計算装置。
【請求項３２】
電流リミッタであって、
予め定められたカレントリミット未満であるソース電流を供給する電源に接続するための入力端子を備え、前記予め定められたカレントリミットは、ピーク負荷電流未満であり、前記電流リミッタはさらに、
前記入力端子および負荷に電気的に接続するため、かつ、前記予め定められたカレントリミット付近未満に前記ソース電流を実質的に維持しながら、前記ピーク負荷電流が前記負荷に供給されるようにするためのスーパーキャパシタ装置に並列に接続するための出力端子を備える、電流リミッタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公表番号】特表２００７−５０５３７０（Ｐ２００７−５０５３７０Ａ）
【公表日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願番号】特願２００４−５６９７８０（Ｐ２００４−５６９７８０）
【出願日】平成１５年９月９日（２００３．９．９）
【国際出願番号】ＰＣＴ／ＡＵ２００３／００１１７５
【国際公開番号】ＷＯ２００４／０２３６３７
【国際公開日】平成１６年３月１８日（２００４．３．１８）
【出願人】（５０１１１６１９２）キャップ−エックス・エックス・リミテッド (9)
【氏名又は名称原語表記】ＣＡＰ−ＸＸ ＬＩＭＩＴＥＤ
【Ｆターム（参考）】
【公表日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願日】平成１５年９月９日（２００３．９．９）
【国際出願番号】ＰＣＴ／ＡＵ２００３／００１１７５
【国際公開番号】ＷＯ２００４／０２３６３７
【国際公開日】平成１６年３月１８日（２００４．３．１８）
【出願人】（５０１１１６１９２）キャップ−エックス・エックス・リミテッド (9)
【氏名又は名称原語表記】ＣＡＰ−ＸＸ ＬＩＭＩＴＥＤ
【Ｆターム（参考）】
[ Back to top ]