非接触ＩＣカード
【課題】電源電圧レベルが所定の閾値電圧を下回ったとき、主制御部はメモリアクセスに失敗している可能性がある。このため、主制御部をリセットし、主制御部の処理を初めから再実行させるので、処理時間が長くなる。
【解決手段】リーダライタ１からアンテナ部７を介して受信した搬送波を整流して動作電力を得る整流部（電源部）８による電源電圧レベルを検出する電源電圧レベル監視部２１と、検出した電源電圧レベルが不揮発性メモリ５０の動作に必要な所定の閾値電圧を下回った状態で、主制御部３０が不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスをキャンセルするメモリアクセスキャンセル部４３と、検出した電源電圧レベルが閾値電圧を下回った状態で、主制御部が不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスに失敗したことを主制御部へ通知するアクセス失敗通知部４４とを備える。
【解決手段】リーダライタ１からアンテナ部７を介して受信した搬送波を整流して動作電力を得る整流部（電源部）８による電源電圧レベルを検出する電源電圧レベル監視部２１と、検出した電源電圧レベルが不揮発性メモリ５０の動作に必要な所定の閾値電圧を下回った状態で、主制御部３０が不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスをキャンセルするメモリアクセスキャンセル部４３と、検出した電源電圧レベルが閾値電圧を下回った状態で、主制御部が不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスに失敗したことを主制御部へ通知するアクセス失敗通知部４４とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電波によって電力が供給され、情報を不揮発性メモリに記憶する非接触ＩＣカードに関するものである。
【背景技術】
【０００２】
従来の非接触ＩＣカードについて説明する。図１１は従来の非接触ＩＣカードシステムの構成を示すブロック図である。この非接触ＩＣカードシステムは、リーダライタ（Ｒ／Ｗ）１とＩＣカード２から構成され、無線でデータをやりとりするシステムである。リーダライタ１は、ＩＣカード２との間で情報の送受信を行うアンテナ部３と、通信動作を制御する通信部４と、受信した情報に従って処理を実行する処理部５と、外部の制御装置との間で通信を行うインターフェース（Ｉ／Ｆ）部６から構成されている。ＩＣカード２は、リーダライタ１との間で情報および電力の伝送を行うアンテナ部７と、搬送波を整流してＩＣカード動作用の電力を得る整流部（電力部）８と、通信動作を制御する通信部９と、受信した情報に従って処理を実行する処理部１０から構成されている。処理部１０は、命令を実行する主制御部３０と、主制御部３０を初期化するリセット部２０と、カード情報を記憶する不揮発性メモリ５０と、不揮発性メモリ５０の動作を制御するメモリ制御部４０から構成されている。
【０００３】
図１２は上記の処理部１０の構成を示すブロック図である。不揮発性メモリ５０は、動作を安定化してデータの保証を行うために、動作に必要な電圧レベル以下で読み出し／書き込み（アクセス）禁止となっている。リセット部２０は、ＩＣカードの動作用電源電圧のレベルを監視する電源電圧レベル監視部２１と、主制御部３０を初期化するリセット発生部２２から構成されている。不揮発性メモリ５０の動作に必要な最低の電源電圧を閾値電圧Ｖth0とする。ＩＣカード２の電源電圧が閾値電圧Ｖth0を下回ったときは、電圧低下検出信号Ｓ０をアクティブにしてリセット発生部２２とメモリ制御部４０のメモリアクセスキャンセル部４３に送出するように構成されている。メモリ制御部４０は、主制御部３０と不揮発性メモリ５０との間のインターフェースを制御するメモリＩ／Ｆ部４１と、主制御部３０による不揮発性メモリ５０へのアクセス要求を検出するメモリアクセス要求検出部４２と、アクティブな電圧低下検出信号Ｓ０を受けとったときに主制御部３０による不揮発性メモリ５０へのアクセスをキャンセルするメモリアクセスキャンセル部４３から構成されている。
【０００４】
以上のように構成された非接触ＩＣカードについて、以下にその動作を説明する。
【０００５】
メモリ制御部４０におけるメモリアクセス要求検出部４２は、主制御部３０からの不揮発性メモリ５０へのアクセス要求をメモリＩ／Ｆ部４１を介して検出すると、アクセス要求検出信号Ｓａをアクティブにしてメモリアクセスキャンセル部４３に送出する。一方、リセット部２０における電源電圧レベル監視部２１は、ＩＣカードの動作用電源電圧レベルを監視し、閾値電圧Ｖth0を下回ったことを検出すると、電圧低下検出信号Ｓ０をアクティブにしてリセット発生部２２とメモリアクセスキャンセル部４３へ送出する。メモリアクセスキャンセル部４３は、アクティブなアクセス要求検出信号Ｓａの入力状態で、アクティブな電圧低下検出信号Ｓ０を受けとったとき、アクセスキャンセル信号ＳｃをアクティブにしてメモリＩ／Ｆ部４１に送出する。これにより、メモリＩ／Ｆ部４１は主制御部３０による不揮発性メモリ５０へのアクセス要求を禁止する。これによって、不揮発性メモリ５０のデータ保護を行う。これとともに、アクティブな電圧低下検出信号Ｓ０を受け取ったリセット発生部２２は、リセット信号Ｓｒをアクティブにして主制御部３０をリセットし、主制御部３０の処理を初めから再実行させる。電源電圧が閾値電圧Ｖth0を下回っている期間に、主制御部３０がメモリアクセスに失敗している可能性があったとしても、再実行により、この不都合を未然に防止できる（例えば、特許文献１参照。）。
【０００６】
図１３は従来の非接触ＩＣカードの動作の具体例を示すタイムチャートである。図１３（ａ）は電源電圧が低下しない場合の動作を示し、図１３（ｂ）は電源電圧が低下した場合の動作を示す。電源電圧が低下しない図１３（ａ）の場合、電源電圧は安定しているのでリセットは発生しない。このため、主制御部３０は、処理１、処理２、メモリアクセス、処理３を処理時間Ｔ１の間に完了する。ところが、処理２の途中で電源電圧が低下した図１３（ｂ）の場合、処理２の途中でリセット部２０はリセット信号ＳｒをアクティブのＬｏｗレベルにして主制御部３０を初期化する。電源電圧が回復したとき、主制御部３０は処理１から再実行する。処理３まで完了するのに要する処理時間Ｔ２は、処理時間Ｔ１より長くなる。
【特許文献１】特開２００３−２３３６６号公報（第２−３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以上のように上記従来の構成では、電源電圧が不揮発性メモリ５０の動作に必要な閾値電圧Ｖth0を下回ったときには主制御部３０をリセットして初めから再実行させるので、処理時間が長くなる課題があった。
【０００８】
本発明は、上記従来の課題を解決するもので、処理時間を短縮することができる非接触ＩＣカードを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明による非接触ＩＣカードは、
リーダライタとの間で情報および電力の伝送を行う手段と、
アンテナ部を介して受信した搬送波を整流して動作電力を得る電源部と、
前記電源部による電源電圧レベルを検出する手段と、
受信した情報に従って処理を実行する主制御部と、
前記主制御部の制御に基づいて情報を記憶する不揮発性メモリと、
検出した前記電源電圧レベルが前記不揮発性メモリの動作に必要な所定の閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセス（読み出し／書き込み）を要求したときに、そのメモリアクセスをキャンセルする手段とを備えた非接触ＩＣカードにおいて、
検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセス（読み出し／書き込み）を要求したときに、そのメモリアクセスに失敗したことを前記主制御部へ通知する手段を備えたことを特徴とするものである。
【００１０】
この構成によれば、主制御部のメモリアクセス要求はキャンセルされるが、主制御部のリセットは行われない。主制御部は、電源電圧が所定の閾値電圧を下回った状態でのメモリアクセス要求に起因するアクセス失敗の通知を受けると、処理を初めから再実行するのではなく、続けて処理実行できるため、処理時間を短縮できる。
【００１１】
上記構成において、さらに、検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセス状況を記録し、前記主制御部へ通知する手段を備えた態様もある。
【００１２】
このように構成すれば、主制御部はメモリアクセス失敗時の状況が分かるので、短時間で、失敗したメモリアクセスを再度やり直すことができ、処理時間を短縮できる。
【００１３】
また、上記構成において、さらに、検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスが禁止状態であることを前記主制御部へ通知する手段を備えた態様もある。
【００１４】
このように構成すれば、主制御部は、事前に、メモリアクセスの禁止／許可状態が分かり、無駄なメモリアクセス失敗を減らし、その時間で別の処理ができるため、処理時間を短縮できる。
【発明の効果】
【００１５】
本発明によれば、主制御部のメモリアクセス要求はキャンセルされるが、主制御部のリセットは行われない。主制御部は、電源電圧が所定の閾値電圧を下回った状態でのメモリアクセス要求に起因するアクセス失敗の通知を受けると、処理を初めから再実行するのではなく、続けて処理実行できるため、処理時間を短縮できる。
【００１６】
電波によって電力供給される非接触ＩＣカードでは、長距離通信時にリーダライタから送信される電波が弱くなるので、電源電圧が低下する。また、鉄道改札の通過などに使用される非接触ＩＣカード（電子乗車券）では、人間が移動しながら通信するので、通信距離の確保とともに処理時間内に通信を完了させる必要がある。以上の観点から、電源電圧が低下した場合に処理時間の短縮できる本発明の効果は大きい。
【発明を実施するための最良の形態】
【００１７】
以下、本発明にかかわる非接触ＩＣカードの実施の形態を図面に基づいて詳細に説明する。本発明の実施の形態においては、従来の技術について図１１で示した概略構成が援用されるものとする。
【００１８】
（基本の実施の形態）
図１は本発明の基本の実施の形態における非接触ＩＣカードの処理部の構成を示すブロック図である。この処理部１０は、主制御部３０を初期化するリセット部２０と、命令を実行する主制御部３０と、不揮発性メモリ５０の動作を制御するメモリ制御部４０と、カード情報を記憶する不揮発性メモリ５０から構成されている。
【００１９】
リセット部２０は、ＩＣカードの動作用電源電圧のレベルを監視する電源電圧レベル監視部２１と、主制御部３０を初期化するリセット発生部２２から構成されている。不揮発性メモリ５０の動作に必要な最低の電源電圧を第１の閾値電圧Ｖth1、主制御部３０の動作に必要な最低の電源電圧を第２の閾値電圧Ｖth2とし、第１の閾値電圧Ｖth1は第２の閾値電圧Ｖth2よりも高いものとする（Ｖth1＞Ｖth2）。電源電圧レベル監視部２１は、電源電圧を監視し、第１の閾値電圧Ｖth1を下回ったときは、第１の電圧低下検出信号Ｓ１をアクティブにしてメモリ制御部４０のメモリアクセスキャンセル部４３とアクセス失敗通知部４４へ送出し、第２の閾値電圧Ｖth2を下回ったときは、第２の電圧低下検出信号Ｓ２をアクティブにしてリセット発生部２２に送出するように構成されている。リセット発生部２２は、アクティブな第２の電圧低下検出信号Ｓ２を入力したときは、リセット信号Ｓｒをアクティブにして主制御部３０に送出するように構成されている。
【００２０】
メモリ制御部４０は、主制御部３０と不揮発性メモリ５０との間のインターフェースを制御するメモリＩ／Ｆ部４１と、主制御部３０の不揮発性メモリ５０へのアクセス要求を検出するメモリアクセス要求検出部４２と、メモリアクセスキャンセル部４３と、アクセス失敗通知部４４から構成されている。
【００２１】
メモリアクセス要求検出部４２は、主制御部３０からの不揮発性メモリ５０へのアクセス要求をメモリＩ／Ｆ部４１を介して検出すると、アクセス要求検出信号Ｓａをアクティブにしてメモリアクセスキャンセル部４３とアクセス失敗通知部４４に送出するように構成されている。メモリアクセスキャンセル部４３は、リセット部２０の電源電圧レベル監視部２１からアクティブな第１の電圧低下検出信号Ｓ１を受けとっている状態で、アクティブなアクセス要求検出信号Ｓａを入力したときは、アクセスキャンセル信号ＳｃをアクティブにしてメモリＩ／Ｆ部４１に送出するように構成されている。これにより、メモリＩ／Ｆ部４１は主制御部３０による不揮発性メモリ５０へのアクセス要求を禁止し、不揮発性メモリ５０のデータ保護を行う。アクセス失敗通知部４４は、アクティブな第１の電圧低下検出信号Ｓ１を受けとっている状態で、アクティブなアクセス要求検出信号Ｓａを入力したときは、メモリアクセスに失敗したことを示すアクセス失敗通知信号Ｓｉを主制御部３０に送出するように構成されている。
【００２２】
基本の実施の形態における電源電圧レベル監視部２１の動作を図２に示すタイミングチャートに従って説明する。
【００２３】
第１の電圧低下検出信号Ｓ１および第２の電圧低下検出信号Ｓ２はロウアクティブである。電源電圧が第１の閾値電圧Ｖth1以上のときに第１の電圧低下検出信号Ｓ１はインアクティブの“Ｈ”レベルであり、このとき不揮発性メモリ５０は動作可能である。電源電圧が第１の閾値電圧Ｖth1を下回ったときは第１の電圧低下検出信号Ｓ１はアクティブの“Ｌ”レベルとなり、このとき不揮発性メモリ５０は動作不可能となる。
【００２４】
また、電源電圧が第２の閾値電圧Ｖth2以上のときに第２の電圧低下検出信号Ｓ２はインアクティブの“Ｈ”レベルであり、このとき主制御部３０は動作可能である。また、電源電圧が第２の閾値電圧Ｖth2を下回ったときは第２の電圧低下検出信号Ｓ２はアクティブの“Ｌ”レベルとなり、このとき主制御部３０は動作不可能となる。
【００２５】
したがって、主制御部３０は不揮発性メモリ５０よりも長い時間動作可能である。
【００２６】
次に、基本の実施の形態における処理部１０の動作を図３に示すタイミングチャートに従って説明する。
【００２７】
主制御部３０の処理２の途中で、電源電圧が第２の閾値電圧Ｖth2以上を保ちつつ第１の閾値電圧Ｖth1を下回ったとする。このとき、電源電圧レベル監視部２１は第１の電圧低下検出信号Ｓ１をアクティブにしてメモリアクセスキャンセル部４３とアクセス失敗通知部４４に送出する。第２の電圧低下検出信号Ｓ２はインアクティブのままであり、リセット信号Ｓｒはインアクティブのままである。主制御部３０は動作可能である。このような状態において、主制御部３０が不揮発性メモリ５０へアクセス（読み出し／書き込み）を要求すると、メモリアクセス要求検出部４２がアクセス要求検出信号Ｓａをアクティブにしてメモリアクセスキャンセル部４３とアクセス失敗通知部４４に送出する。メモリアクセスキャンセル部４３は、アクティブな第１の電圧低下検出信号Ｓ１とアクティブなアクセス要求検出信号Ｓａとを入力したことからアクセスキャンセル信号Ｓｃをアクティブにし、メモリＩ／Ｆ部４１を介して主制御部３０による不揮発性メモリ５０へのアクセスをキャンセルする。これにより、不揮発性メモリ５０でのデータ保護が確保される。一方、アクセス失敗通知部４４は、アクティブな第１の電圧低下検出信号Ｓ１とアクティブなアクセス要求検出信号Ｓａとを入力したことからアクセス失敗通知信号Ｓｉをアクティブにして主制御部３０に送出し、これを受け取った主制御部３０は、メモリアクセスに失敗したことを認識し（φ１）、失敗したメモリアクセスを復旧するための処理を行う（φ２）。ここでは、途中の処理２まで戻って、処理２を実行し、その計算結果を不揮発性メモリ５０へ書き込むメモリアクセスを行う（φ３）。
【００２８】
本発明の基本の実施の形態の非接触ＩＣカードによる効果を従来技術との比較で説明する。図４（ａ）は従来技術の場合の動作を示すタイムチャート、図４（ｂ）は本発明の基本の実施の形態の動作を示すタイムチャートである。
【００２９】
従来技術の場合、処理２の途中で電源電圧が低下すると、リセット信号ＳｒをＬｏｗレベルにして主制御部３０を初期化する。主制御部３０は、処理１から再実行し、処理３まで完了するのに処理時間Ｔ２が必要である。
【００３０】
これに対して本発明の基本の実施の形態の場合、電源電圧が第１の閾値電圧Ｖth1を下回りかつ第２の閾値電圧Ｖth2以上であれば、主制御部３０のメモリアクセス要求はキャンセルされるが、主制御部３０のリセットは行わない。このため、主制御部３０は、処理を初めから再実行する必要がなく、続けて処理実行できるため、処理時間Ｔ３になる。従来技術に比べて処理時間を短縮することができる。
【００３１】
次に説明する実施の形態１，２は、上記のアクセス失敗通知部４４と組み合わせる手段の具体例についてのものである。
【００３２】
（実施の形態１）
図５は本発明の実施の形態１における非接触ＩＣカードの処理部の構成を示すブロック図である。本実施の形態では、基本の実施の形態において、さらに、メモリ制御部４０において、メモリアクセスに失敗したときのメモリアクセス状況を記録して、主制御部３０へ通知するアクセス失敗状況記録通知部４５を備えている。その他の構成については、基本の実施の形態と同様である。
【００３３】
次に、上記構成の実施の形態１における非接触ＩＣカードの処理部１０の動作を図６のタイムチャートに従って説明する。
【００３４】
主制御部３０の処理２の途中で、電源電圧が第２の閾値電圧Ｖth2以上を保ちつつ第１の閾値電圧Ｖth1を下回ったとする。このとき、主制御部３０は動作可能である。このような状態において、主制御部３０が不揮発性メモリ５０へアクセス（読み出し／書き込み）を要求すると、メモリアクセス要求検出部４２がアクセス要求検出信号Ｓａをアクティブにしてメモリアクセスキャンセル部４３とアクセス失敗通知部４４とアクセス失敗状況記録通知部４５に送出する。メモリアクセスキャンセル部４３とアクセス失敗通知部４４の動作は基本の実施の形態と同様である。
【００３５】
アクセス失敗状況記録通知部４５は、アクティブな第１の電圧低下検出信号Ｓ１とアクティブなアクセス要求検出信号Ｓａとを入力したことからメモリアクセス失敗時のメモリアクセス状況を記録するとともに、そのメモリアクセス状況の情報Ｓｍを主制御部３０に送出する。アクティブなアクセス失敗通知信号Ｓｉを受けた主制御部３０は、さらにアクセス失敗状況記録通知部４５からのアクセス失敗時のメモリアクセス状況の情報Ｓｍを受け取り、その状況を確認し（φ４）、失敗したメモリアクセスを再度やり直す（φ３）。
【００３６】
実施の形態１の非接触ＩＣカードによる効果を基本の実施の形態との比較で説明する。図７（ａ）は基本の実施の形態の動作を示すタイムチャート、図７（ｂ）は実施の形態１の動作を示すタイムチャートである。
【００３７】
本発明の基本の実施の形態の場合、アクセス失敗通知信号Ｓｉを受けた主制御部３０は、途中の処理２まで戻って、処理２を再実行し、その計算結果を不揮発性メモリ５０へ書き込むメモリアクセス（φ３）を実行するので、処理３まで完了するために処理時間Ｔ３が必要である。
【００３８】
これに対して実施の形態１の場合、主制御部３０はメモリアクセス失敗時の状況が分かるので（φ４）、失敗したメモリアクセスを短時間で再度やり直すことができる。基本の実施の形態のように途中まで戻って処理を再実行する必要がないため、処理時間を基本の実施の形態の場合のＴ３よりも短いＴ４へ短縮することができる。
【００３９】
（実施の形態２）
図８は本発明の実施の形態２における非接触ＩＣカードの処理部の構成を示すブロック図である。本実施の形態では、基本の実施の形態において、さらに、メモリ制御部４０において、電源電圧が第１の閾値電圧Ｖth1よりも低下して不揮発性メモリ５０へのアクセスが禁止状態であることを主制御部３０へ通知するアクセス禁止状態通知部４６を備えている。その他の構成については、基本の実施の形態と同様である。
【００４０】
次に、上記構成の実施の形態２における非接触ＩＣカードの処理部の動作を図９のタイムチャートに従って説明する。
【００４１】
主制御部３０の処理２の途中で、電源電圧が第２の閾値電圧Ｖth2以上を保ちつつ第１の閾値電圧Ｖth1を下回ったとする。このとき、主制御部３０は動作可能である。このような状態において、アクセス禁止状態通知部４６は、アクティブな第１の電圧低下検出信号Ｓ１を入力したことから揮発性メモリ５０へのアクセスが禁止状態であることを示すアクセス禁止状態検出信号Ｓｎを主制御部３０へ送出する。主制御部３０は、メモリアクセスの処理（φ３）の前に、アクセス禁止状態通知部４６からのアクセス禁止状態検出信号Ｓｎをチェックして、メモリアクセスできるか否かを確認する（φ５）。主制御部３０は、メモリアクセスが禁止状態であるので、メモリアクセスを行わず、処理３を先に実行する。
【００４２】
実施の形態２の非接触ＩＣカードによる効果を基本の実施の形態との比較で説明する。図１０（ａ）は基本の実施の形態の動作を示すタイムチャート、図１０（ｂ）は実施の形態２の動作を示すタイムチャートである。
【００４３】
実施の形態２の場合、主制御部３０は事前にメモリアクセスが禁止状態であることが分かり（φ５）、無駄なメモリアクセスは行わず、別の処理３に進むため、処理時間Ｔ５になる。無駄なメモリアクセス失敗が減るので、メモリアクセス失敗の復旧処理（φ２）もなくなり、その時間で別の処理をできるため、処理時間をＴ３からＴ５へ短縮することができる。
【産業上の利用可能性】
【００４４】
本発明は、電源電圧が低下した場合に処理時間を短縮できるので、移動しながら通信する非接触ＩＣカード等として有用である。また、通信距離の確保とともに、処理時間内に通信を完了させる必要がある電子乗車券等の用途にも応用できる。
【図面の簡単な説明】
【００４５】
【図１】本発明の基本の実施の形態における非接触ＩＣカードの処理部の構成を示すブロック図
【図２】本発明の基本の実施の形態における非接触ＩＣカードの電源電圧レベル監視部の動作を示すタイムチャート
【図３】本発明の基本の実施の形態における非接触ＩＣカードの処理部の動作を示すタイムチャート
【図４】本発明の基本の実施の形態における非接触ＩＣカードの効果を示すタイムチャート
【図５】本発明の実施の形態１における非接触ＩＣカードの処理部の構成を示すブロック図
【図６】本発明の実施の形態１における非接触ＩＣカードの処理部の動作を示すタイムチャート
【図７】本発明の実施の形態１における非接触ＩＣカードの効果を示すタイムチャート
【図８】本発明の実施の形態２における非接触ＩＣカードの処理部の構成を示すブロック図
【図９】本発明の実施の形態２における非接触ＩＣカードの処理部の動作を示すタイムチャート
【図１０】本発明の実施の形態２における非接触ＩＣカードの効果を示すタイムチャート
【図１１】従来の技術における非接触ＩＣカードシステムの構成を示すブロック図
【図１２】従来の技術における非接触ＩＣカードの処理部の構成を示すブロック図
【図１３】従来の技術における非接触ＩＣカードの動作を示すタイムチャート
【符号の説明】
【００４６】
１ リーダライタ
２ ＩＣカード
７ アンテナ部
８ 整流部（電力部）
９ 通信部
１０ 処理部
２０ リセット部
２１ 電源電圧レベル監視部
２２ リセット発生部
３０ 主制御部
４０ メモリ制御部
４１ メモリＩ／Ｆ部
４２ メモリアクセス要求検出部
４３ メモリアクセスキャンセル部
４４ アクセス失敗通知部
４５ アクセス失敗状況記録通知部
４６ アクセス禁止状態通知部
５０ 不揮発性メモリ
Ｓ１ 第１の電圧低下検出信号
Ｓ２ 第２の電圧低下検出信号
Ｓａ アクセス要求検出信号
Ｓｃ アクセスキャンセル信号
Ｓｒ リセット信号
Ｓｉ アクセス失敗通知信号
Ｓｍ メモリアクセス状況の情報
Ｓｎ アクセス禁止状態検出信号
【技術分野】
【０００１】
本発明は、電波によって電力が供給され、情報を不揮発性メモリに記憶する非接触ＩＣカードに関するものである。
【背景技術】
【０００２】
従来の非接触ＩＣカードについて説明する。図１１は従来の非接触ＩＣカードシステムの構成を示すブロック図である。この非接触ＩＣカードシステムは、リーダライタ（Ｒ／Ｗ）１とＩＣカード２から構成され、無線でデータをやりとりするシステムである。リーダライタ１は、ＩＣカード２との間で情報の送受信を行うアンテナ部３と、通信動作を制御する通信部４と、受信した情報に従って処理を実行する処理部５と、外部の制御装置との間で通信を行うインターフェース（Ｉ／Ｆ）部６から構成されている。ＩＣカード２は、リーダライタ１との間で情報および電力の伝送を行うアンテナ部７と、搬送波を整流してＩＣカード動作用の電力を得る整流部（電力部）８と、通信動作を制御する通信部９と、受信した情報に従って処理を実行する処理部１０から構成されている。処理部１０は、命令を実行する主制御部３０と、主制御部３０を初期化するリセット部２０と、カード情報を記憶する不揮発性メモリ５０と、不揮発性メモリ５０の動作を制御するメモリ制御部４０から構成されている。
【０００３】
図１２は上記の処理部１０の構成を示すブロック図である。不揮発性メモリ５０は、動作を安定化してデータの保証を行うために、動作に必要な電圧レベル以下で読み出し／書き込み（アクセス）禁止となっている。リセット部２０は、ＩＣカードの動作用電源電圧のレベルを監視する電源電圧レベル監視部２１と、主制御部３０を初期化するリセット発生部２２から構成されている。不揮発性メモリ５０の動作に必要な最低の電源電圧を閾値電圧Ｖth0とする。ＩＣカード２の電源電圧が閾値電圧Ｖth0を下回ったときは、電圧低下検出信号Ｓ０をアクティブにしてリセット発生部２２とメモリ制御部４０のメモリアクセスキャンセル部４３に送出するように構成されている。メモリ制御部４０は、主制御部３０と不揮発性メモリ５０との間のインターフェースを制御するメモリＩ／Ｆ部４１と、主制御部３０による不揮発性メモリ５０へのアクセス要求を検出するメモリアクセス要求検出部４２と、アクティブな電圧低下検出信号Ｓ０を受けとったときに主制御部３０による不揮発性メモリ５０へのアクセスをキャンセルするメモリアクセスキャンセル部４３から構成されている。
【０００４】
以上のように構成された非接触ＩＣカードについて、以下にその動作を説明する。
【０００５】
メモリ制御部４０におけるメモリアクセス要求検出部４２は、主制御部３０からの不揮発性メモリ５０へのアクセス要求をメモリＩ／Ｆ部４１を介して検出すると、アクセス要求検出信号Ｓａをアクティブにしてメモリアクセスキャンセル部４３に送出する。一方、リセット部２０における電源電圧レベル監視部２１は、ＩＣカードの動作用電源電圧レベルを監視し、閾値電圧Ｖth0を下回ったことを検出すると、電圧低下検出信号Ｓ０をアクティブにしてリセット発生部２２とメモリアクセスキャンセル部４３へ送出する。メモリアクセスキャンセル部４３は、アクティブなアクセス要求検出信号Ｓａの入力状態で、アクティブな電圧低下検出信号Ｓ０を受けとったとき、アクセスキャンセル信号ＳｃをアクティブにしてメモリＩ／Ｆ部４１に送出する。これにより、メモリＩ／Ｆ部４１は主制御部３０による不揮発性メモリ５０へのアクセス要求を禁止する。これによって、不揮発性メモリ５０のデータ保護を行う。これとともに、アクティブな電圧低下検出信号Ｓ０を受け取ったリセット発生部２２は、リセット信号Ｓｒをアクティブにして主制御部３０をリセットし、主制御部３０の処理を初めから再実行させる。電源電圧が閾値電圧Ｖth0を下回っている期間に、主制御部３０がメモリアクセスに失敗している可能性があったとしても、再実行により、この不都合を未然に防止できる（例えば、特許文献１参照。）。
【０００６】
図１３は従来の非接触ＩＣカードの動作の具体例を示すタイムチャートである。図１３（ａ）は電源電圧が低下しない場合の動作を示し、図１３（ｂ）は電源電圧が低下した場合の動作を示す。電源電圧が低下しない図１３（ａ）の場合、電源電圧は安定しているのでリセットは発生しない。このため、主制御部３０は、処理１、処理２、メモリアクセス、処理３を処理時間Ｔ１の間に完了する。ところが、処理２の途中で電源電圧が低下した図１３（ｂ）の場合、処理２の途中でリセット部２０はリセット信号ＳｒをアクティブのＬｏｗレベルにして主制御部３０を初期化する。電源電圧が回復したとき、主制御部３０は処理１から再実行する。処理３まで完了するのに要する処理時間Ｔ２は、処理時間Ｔ１より長くなる。
【特許文献１】特開２００３−２３３６６号公報（第２−３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以上のように上記従来の構成では、電源電圧が不揮発性メモリ５０の動作に必要な閾値電圧Ｖth0を下回ったときには主制御部３０をリセットして初めから再実行させるので、処理時間が長くなる課題があった。
【０００８】
本発明は、上記従来の課題を解決するもので、処理時間を短縮することができる非接触ＩＣカードを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明による非接触ＩＣカードは、
リーダライタとの間で情報および電力の伝送を行う手段と、
アンテナ部を介して受信した搬送波を整流して動作電力を得る電源部と、
前記電源部による電源電圧レベルを検出する手段と、
受信した情報に従って処理を実行する主制御部と、
前記主制御部の制御に基づいて情報を記憶する不揮発性メモリと、
検出した前記電源電圧レベルが前記不揮発性メモリの動作に必要な所定の閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセス（読み出し／書き込み）を要求したときに、そのメモリアクセスをキャンセルする手段とを備えた非接触ＩＣカードにおいて、
検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセス（読み出し／書き込み）を要求したときに、そのメモリアクセスに失敗したことを前記主制御部へ通知する手段を備えたことを特徴とするものである。
【００１０】
この構成によれば、主制御部のメモリアクセス要求はキャンセルされるが、主制御部のリセットは行われない。主制御部は、電源電圧が所定の閾値電圧を下回った状態でのメモリアクセス要求に起因するアクセス失敗の通知を受けると、処理を初めから再実行するのではなく、続けて処理実行できるため、処理時間を短縮できる。
【００１１】
上記構成において、さらに、検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセス状況を記録し、前記主制御部へ通知する手段を備えた態様もある。
【００１２】
このように構成すれば、主制御部はメモリアクセス失敗時の状況が分かるので、短時間で、失敗したメモリアクセスを再度やり直すことができ、処理時間を短縮できる。
【００１３】
また、上記構成において、さらに、検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスが禁止状態であることを前記主制御部へ通知する手段を備えた態様もある。
【００１４】
このように構成すれば、主制御部は、事前に、メモリアクセスの禁止／許可状態が分かり、無駄なメモリアクセス失敗を減らし、その時間で別の処理ができるため、処理時間を短縮できる。
【発明の効果】
【００１５】
本発明によれば、主制御部のメモリアクセス要求はキャンセルされるが、主制御部のリセットは行われない。主制御部は、電源電圧が所定の閾値電圧を下回った状態でのメモリアクセス要求に起因するアクセス失敗の通知を受けると、処理を初めから再実行するのではなく、続けて処理実行できるため、処理時間を短縮できる。
【００１６】
電波によって電力供給される非接触ＩＣカードでは、長距離通信時にリーダライタから送信される電波が弱くなるので、電源電圧が低下する。また、鉄道改札の通過などに使用される非接触ＩＣカード（電子乗車券）では、人間が移動しながら通信するので、通信距離の確保とともに処理時間内に通信を完了させる必要がある。以上の観点から、電源電圧が低下した場合に処理時間の短縮できる本発明の効果は大きい。
【発明を実施するための最良の形態】
【００１７】
以下、本発明にかかわる非接触ＩＣカードの実施の形態を図面に基づいて詳細に説明する。本発明の実施の形態においては、従来の技術について図１１で示した概略構成が援用されるものとする。
【００１８】
（基本の実施の形態）
図１は本発明の基本の実施の形態における非接触ＩＣカードの処理部の構成を示すブロック図である。この処理部１０は、主制御部３０を初期化するリセット部２０と、命令を実行する主制御部３０と、不揮発性メモリ５０の動作を制御するメモリ制御部４０と、カード情報を記憶する不揮発性メモリ５０から構成されている。
【００１９】
リセット部２０は、ＩＣカードの動作用電源電圧のレベルを監視する電源電圧レベル監視部２１と、主制御部３０を初期化するリセット発生部２２から構成されている。不揮発性メモリ５０の動作に必要な最低の電源電圧を第１の閾値電圧Ｖth1、主制御部３０の動作に必要な最低の電源電圧を第２の閾値電圧Ｖth2とし、第１の閾値電圧Ｖth1は第２の閾値電圧Ｖth2よりも高いものとする（Ｖth1＞Ｖth2）。電源電圧レベル監視部２１は、電源電圧を監視し、第１の閾値電圧Ｖth1を下回ったときは、第１の電圧低下検出信号Ｓ１をアクティブにしてメモリ制御部４０のメモリアクセスキャンセル部４３とアクセス失敗通知部４４へ送出し、第２の閾値電圧Ｖth2を下回ったときは、第２の電圧低下検出信号Ｓ２をアクティブにしてリセット発生部２２に送出するように構成されている。リセット発生部２２は、アクティブな第２の電圧低下検出信号Ｓ２を入力したときは、リセット信号Ｓｒをアクティブにして主制御部３０に送出するように構成されている。
【００２０】
メモリ制御部４０は、主制御部３０と不揮発性メモリ５０との間のインターフェースを制御するメモリＩ／Ｆ部４１と、主制御部３０の不揮発性メモリ５０へのアクセス要求を検出するメモリアクセス要求検出部４２と、メモリアクセスキャンセル部４３と、アクセス失敗通知部４４から構成されている。
【００２１】
メモリアクセス要求検出部４２は、主制御部３０からの不揮発性メモリ５０へのアクセス要求をメモリＩ／Ｆ部４１を介して検出すると、アクセス要求検出信号Ｓａをアクティブにしてメモリアクセスキャンセル部４３とアクセス失敗通知部４４に送出するように構成されている。メモリアクセスキャンセル部４３は、リセット部２０の電源電圧レベル監視部２１からアクティブな第１の電圧低下検出信号Ｓ１を受けとっている状態で、アクティブなアクセス要求検出信号Ｓａを入力したときは、アクセスキャンセル信号ＳｃをアクティブにしてメモリＩ／Ｆ部４１に送出するように構成されている。これにより、メモリＩ／Ｆ部４１は主制御部３０による不揮発性メモリ５０へのアクセス要求を禁止し、不揮発性メモリ５０のデータ保護を行う。アクセス失敗通知部４４は、アクティブな第１の電圧低下検出信号Ｓ１を受けとっている状態で、アクティブなアクセス要求検出信号Ｓａを入力したときは、メモリアクセスに失敗したことを示すアクセス失敗通知信号Ｓｉを主制御部３０に送出するように構成されている。
【００２２】
基本の実施の形態における電源電圧レベル監視部２１の動作を図２に示すタイミングチャートに従って説明する。
【００２３】
第１の電圧低下検出信号Ｓ１および第２の電圧低下検出信号Ｓ２はロウアクティブである。電源電圧が第１の閾値電圧Ｖth1以上のときに第１の電圧低下検出信号Ｓ１はインアクティブの“Ｈ”レベルであり、このとき不揮発性メモリ５０は動作可能である。電源電圧が第１の閾値電圧Ｖth1を下回ったときは第１の電圧低下検出信号Ｓ１はアクティブの“Ｌ”レベルとなり、このとき不揮発性メモリ５０は動作不可能となる。
【００２４】
また、電源電圧が第２の閾値電圧Ｖth2以上のときに第２の電圧低下検出信号Ｓ２はインアクティブの“Ｈ”レベルであり、このとき主制御部３０は動作可能である。また、電源電圧が第２の閾値電圧Ｖth2を下回ったときは第２の電圧低下検出信号Ｓ２はアクティブの“Ｌ”レベルとなり、このとき主制御部３０は動作不可能となる。
【００２５】
したがって、主制御部３０は不揮発性メモリ５０よりも長い時間動作可能である。
【００２６】
次に、基本の実施の形態における処理部１０の動作を図３に示すタイミングチャートに従って説明する。
【００２７】
主制御部３０の処理２の途中で、電源電圧が第２の閾値電圧Ｖth2以上を保ちつつ第１の閾値電圧Ｖth1を下回ったとする。このとき、電源電圧レベル監視部２１は第１の電圧低下検出信号Ｓ１をアクティブにしてメモリアクセスキャンセル部４３とアクセス失敗通知部４４に送出する。第２の電圧低下検出信号Ｓ２はインアクティブのままであり、リセット信号Ｓｒはインアクティブのままである。主制御部３０は動作可能である。このような状態において、主制御部３０が不揮発性メモリ５０へアクセス（読み出し／書き込み）を要求すると、メモリアクセス要求検出部４２がアクセス要求検出信号Ｓａをアクティブにしてメモリアクセスキャンセル部４３とアクセス失敗通知部４４に送出する。メモリアクセスキャンセル部４３は、アクティブな第１の電圧低下検出信号Ｓ１とアクティブなアクセス要求検出信号Ｓａとを入力したことからアクセスキャンセル信号Ｓｃをアクティブにし、メモリＩ／Ｆ部４１を介して主制御部３０による不揮発性メモリ５０へのアクセスをキャンセルする。これにより、不揮発性メモリ５０でのデータ保護が確保される。一方、アクセス失敗通知部４４は、アクティブな第１の電圧低下検出信号Ｓ１とアクティブなアクセス要求検出信号Ｓａとを入力したことからアクセス失敗通知信号Ｓｉをアクティブにして主制御部３０に送出し、これを受け取った主制御部３０は、メモリアクセスに失敗したことを認識し（φ１）、失敗したメモリアクセスを復旧するための処理を行う（φ２）。ここでは、途中の処理２まで戻って、処理２を実行し、その計算結果を不揮発性メモリ５０へ書き込むメモリアクセスを行う（φ３）。
【００２８】
本発明の基本の実施の形態の非接触ＩＣカードによる効果を従来技術との比較で説明する。図４（ａ）は従来技術の場合の動作を示すタイムチャート、図４（ｂ）は本発明の基本の実施の形態の動作を示すタイムチャートである。
【００２９】
従来技術の場合、処理２の途中で電源電圧が低下すると、リセット信号ＳｒをＬｏｗレベルにして主制御部３０を初期化する。主制御部３０は、処理１から再実行し、処理３まで完了するのに処理時間Ｔ２が必要である。
【００３０】
これに対して本発明の基本の実施の形態の場合、電源電圧が第１の閾値電圧Ｖth1を下回りかつ第２の閾値電圧Ｖth2以上であれば、主制御部３０のメモリアクセス要求はキャンセルされるが、主制御部３０のリセットは行わない。このため、主制御部３０は、処理を初めから再実行する必要がなく、続けて処理実行できるため、処理時間Ｔ３になる。従来技術に比べて処理時間を短縮することができる。
【００３１】
次に説明する実施の形態１，２は、上記のアクセス失敗通知部４４と組み合わせる手段の具体例についてのものである。
【００３２】
（実施の形態１）
図５は本発明の実施の形態１における非接触ＩＣカードの処理部の構成を示すブロック図である。本実施の形態では、基本の実施の形態において、さらに、メモリ制御部４０において、メモリアクセスに失敗したときのメモリアクセス状況を記録して、主制御部３０へ通知するアクセス失敗状況記録通知部４５を備えている。その他の構成については、基本の実施の形態と同様である。
【００３３】
次に、上記構成の実施の形態１における非接触ＩＣカードの処理部１０の動作を図６のタイムチャートに従って説明する。
【００３４】
主制御部３０の処理２の途中で、電源電圧が第２の閾値電圧Ｖth2以上を保ちつつ第１の閾値電圧Ｖth1を下回ったとする。このとき、主制御部３０は動作可能である。このような状態において、主制御部３０が不揮発性メモリ５０へアクセス（読み出し／書き込み）を要求すると、メモリアクセス要求検出部４２がアクセス要求検出信号Ｓａをアクティブにしてメモリアクセスキャンセル部４３とアクセス失敗通知部４４とアクセス失敗状況記録通知部４５に送出する。メモリアクセスキャンセル部４３とアクセス失敗通知部４４の動作は基本の実施の形態と同様である。
【００３５】
アクセス失敗状況記録通知部４５は、アクティブな第１の電圧低下検出信号Ｓ１とアクティブなアクセス要求検出信号Ｓａとを入力したことからメモリアクセス失敗時のメモリアクセス状況を記録するとともに、そのメモリアクセス状況の情報Ｓｍを主制御部３０に送出する。アクティブなアクセス失敗通知信号Ｓｉを受けた主制御部３０は、さらにアクセス失敗状況記録通知部４５からのアクセス失敗時のメモリアクセス状況の情報Ｓｍを受け取り、その状況を確認し（φ４）、失敗したメモリアクセスを再度やり直す（φ３）。
【００３６】
実施の形態１の非接触ＩＣカードによる効果を基本の実施の形態との比較で説明する。図７（ａ）は基本の実施の形態の動作を示すタイムチャート、図７（ｂ）は実施の形態１の動作を示すタイムチャートである。
【００３７】
本発明の基本の実施の形態の場合、アクセス失敗通知信号Ｓｉを受けた主制御部３０は、途中の処理２まで戻って、処理２を再実行し、その計算結果を不揮発性メモリ５０へ書き込むメモリアクセス（φ３）を実行するので、処理３まで完了するために処理時間Ｔ３が必要である。
【００３８】
これに対して実施の形態１の場合、主制御部３０はメモリアクセス失敗時の状況が分かるので（φ４）、失敗したメモリアクセスを短時間で再度やり直すことができる。基本の実施の形態のように途中まで戻って処理を再実行する必要がないため、処理時間を基本の実施の形態の場合のＴ３よりも短いＴ４へ短縮することができる。
【００３９】
（実施の形態２）
図８は本発明の実施の形態２における非接触ＩＣカードの処理部の構成を示すブロック図である。本実施の形態では、基本の実施の形態において、さらに、メモリ制御部４０において、電源電圧が第１の閾値電圧Ｖth1よりも低下して不揮発性メモリ５０へのアクセスが禁止状態であることを主制御部３０へ通知するアクセス禁止状態通知部４６を備えている。その他の構成については、基本の実施の形態と同様である。
【００４０】
次に、上記構成の実施の形態２における非接触ＩＣカードの処理部の動作を図９のタイムチャートに従って説明する。
【００４１】
主制御部３０の処理２の途中で、電源電圧が第２の閾値電圧Ｖth2以上を保ちつつ第１の閾値電圧Ｖth1を下回ったとする。このとき、主制御部３０は動作可能である。このような状態において、アクセス禁止状態通知部４６は、アクティブな第１の電圧低下検出信号Ｓ１を入力したことから揮発性メモリ５０へのアクセスが禁止状態であることを示すアクセス禁止状態検出信号Ｓｎを主制御部３０へ送出する。主制御部３０は、メモリアクセスの処理（φ３）の前に、アクセス禁止状態通知部４６からのアクセス禁止状態検出信号Ｓｎをチェックして、メモリアクセスできるか否かを確認する（φ５）。主制御部３０は、メモリアクセスが禁止状態であるので、メモリアクセスを行わず、処理３を先に実行する。
【００４２】
実施の形態２の非接触ＩＣカードによる効果を基本の実施の形態との比較で説明する。図１０（ａ）は基本の実施の形態の動作を示すタイムチャート、図１０（ｂ）は実施の形態２の動作を示すタイムチャートである。
【００４３】
実施の形態２の場合、主制御部３０は事前にメモリアクセスが禁止状態であることが分かり（φ５）、無駄なメモリアクセスは行わず、別の処理３に進むため、処理時間Ｔ５になる。無駄なメモリアクセス失敗が減るので、メモリアクセス失敗の復旧処理（φ２）もなくなり、その時間で別の処理をできるため、処理時間をＴ３からＴ５へ短縮することができる。
【産業上の利用可能性】
【００４４】
本発明は、電源電圧が低下した場合に処理時間を短縮できるので、移動しながら通信する非接触ＩＣカード等として有用である。また、通信距離の確保とともに、処理時間内に通信を完了させる必要がある電子乗車券等の用途にも応用できる。
【図面の簡単な説明】
【００４５】
【図１】本発明の基本の実施の形態における非接触ＩＣカードの処理部の構成を示すブロック図
【図２】本発明の基本の実施の形態における非接触ＩＣカードの電源電圧レベル監視部の動作を示すタイムチャート
【図３】本発明の基本の実施の形態における非接触ＩＣカードの処理部の動作を示すタイムチャート
【図４】本発明の基本の実施の形態における非接触ＩＣカードの効果を示すタイムチャート
【図５】本発明の実施の形態１における非接触ＩＣカードの処理部の構成を示すブロック図
【図６】本発明の実施の形態１における非接触ＩＣカードの処理部の動作を示すタイムチャート
【図７】本発明の実施の形態１における非接触ＩＣカードの効果を示すタイムチャート
【図８】本発明の実施の形態２における非接触ＩＣカードの処理部の構成を示すブロック図
【図９】本発明の実施の形態２における非接触ＩＣカードの処理部の動作を示すタイムチャート
【図１０】本発明の実施の形態２における非接触ＩＣカードの効果を示すタイムチャート
【図１１】従来の技術における非接触ＩＣカードシステムの構成を示すブロック図
【図１２】従来の技術における非接触ＩＣカードの処理部の構成を示すブロック図
【図１３】従来の技術における非接触ＩＣカードの動作を示すタイムチャート
【符号の説明】
【００４６】
１ リーダライタ
２ ＩＣカード
７ アンテナ部
８ 整流部（電力部）
９ 通信部
１０ 処理部
２０ リセット部
２１ 電源電圧レベル監視部
２２ リセット発生部
３０ 主制御部
４０ メモリ制御部
４１ メモリＩ／Ｆ部
４２ メモリアクセス要求検出部
４３ メモリアクセスキャンセル部
４４ アクセス失敗通知部
４５ アクセス失敗状況記録通知部
４６ アクセス禁止状態通知部
５０ 不揮発性メモリ
Ｓ１ 第１の電圧低下検出信号
Ｓ２ 第２の電圧低下検出信号
Ｓａ アクセス要求検出信号
Ｓｃ アクセスキャンセル信号
Ｓｒ リセット信号
Ｓｉ アクセス失敗通知信号
Ｓｍ メモリアクセス状況の情報
Ｓｎ アクセス禁止状態検出信号
【特許請求の範囲】
【請求項１】
リーダライタとの間で情報および電力の伝送を行う手段と、
アンテナ部を介して受信した搬送波を整流して動作電力を得る電源部と、
前記電源部による電源電圧レベルを検出する手段と、
受信した情報に従って処理を実行する主制御部と、
前記主制御部の制御に基づいて情報を記憶する不揮発性メモリと、
検出した前記電源電圧レベルが前記不揮発性メモリの動作に必要な所定の閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスをキャンセルする手段と、
検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスに失敗したことを前記主制御部へ通知する手段とを備えている非接触ＩＣカード。
【請求項２】
さらに、検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセス状況を記録し、前記主制御部へ通知する手段を備えている請求項１に記載の非接触ＩＣカード。
【請求項３】
さらに、検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスが禁止状態であることを前記主制御部へ通知する手段を備えている請求項１に記載の非接触ＩＣカード。
【請求項１】
リーダライタとの間で情報および電力の伝送を行う手段と、
アンテナ部を介して受信した搬送波を整流して動作電力を得る電源部と、
前記電源部による電源電圧レベルを検出する手段と、
受信した情報に従って処理を実行する主制御部と、
前記主制御部の制御に基づいて情報を記憶する不揮発性メモリと、
検出した前記電源電圧レベルが前記不揮発性メモリの動作に必要な所定の閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスをキャンセルする手段と、
検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスに失敗したことを前記主制御部へ通知する手段とを備えている非接触ＩＣカード。
【請求項２】
さらに、検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセス状況を記録し、前記主制御部へ通知する手段を備えている請求項１に記載の非接触ＩＣカード。
【請求項３】
さらに、検出した前記電源電圧レベルが前記閾値電圧を下回った状態で、前記主制御部が前記不揮発性メモリへのアクセスを要求したときに、そのメモリアクセスが禁止状態であることを前記主制御部へ通知する手段を備えている請求項１に記載の非接触ＩＣカード。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００６−２８５７３５（Ｐ２００６−２８５７３５Ａ）
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願番号】特願２００５−１０６０００（Ｐ２００５−１０６０００）
【出願日】平成１７年４月１日（２００５．４．１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願日】平成１７年４月１日（２００５．４．１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]