駆動方法及び表示装置
【課題】駆動方法及び表示装置において、表示装置の消費電力を低減することを目的とする。
【解決手段】表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法は、第1の電源からの電源電圧で駆動される第1の回路と、第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路とから駆動電圧を供給し、駆動回路部により表示素子部の非選択領域内の表示素子に対して、第2の回路からの駆動電圧による充電を行い、第2の回路からの駆動電圧を用いて非選択領域内の表示素子の電圧を維持し、表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、表示素子部に供給される画像データの極性を第一反転させて表示素子の充電を行い、第一反転させた画像データの極性を第二反転するように構成する。
【解決手段】表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法は、第1の電源からの電源電圧で駆動される第1の回路と、第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路とから駆動電圧を供給し、駆動回路部により表示素子部の非選択領域内の表示素子に対して、第2の回路からの駆動電圧による充電を行い、第2の回路からの駆動電圧を用いて非選択領域内の表示素子の電圧を維持し、表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、表示素子部に供給される画像データの極性を第一反転させて表示素子の充電を行い、第一反転させた画像データの極性を第二反転するように構成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、駆動方法及び表示装置に係り、特に表示内容を保持できる書き替え可能な表示装置に適した駆動方法、及びそのような駆動方法を用いる表示装置に関する。
【背景技術】
【0002】
近年、電源を切っても表示内容を保持できる書替え可能な電子ペーパー等と呼ばれる表示装置の開発が進められている。電子ペーパーの有力な表示方式の一つに、コレステリック相が形成される液晶組成物を用いた表示方式がある。コレステリック相が形成される液晶組成物には、コレステリック液晶(Cholesteric Liquid Crystals)が含まれる。コレステリック液晶は、カイラルネマティック(Chiral Nematic Liquid Crystals)液晶と呼ばれることもある。コレステリック液晶は、ネマティック液晶にキラル性の添加剤を添加することにより、ネマティック液晶の分子が螺旋状のコレステリック相を形成する。コレステリック液晶は、半永久的な表示保持特性(又は、メモリ性)、鮮やかなカラー表示特性、高コントラスト比、及び高解像度特性等の優れた特徴を有している。
【0003】
コレステリック液晶を用いた表示装置は、異なる波長の光を選択的に反射するコレステリック液晶層を使用して多色カラー表示を行う。このようなコレステリック液晶を用いた表示装置は、表示素子に印加する電圧を制御することにより特定の波長の光を反射するプレーナ状態、光を透過するフォーカルコニック状態、及びプレーナ状態とフォーカルコニック状態の中間状態に制御することができる。
【0004】
コレステリック液晶を用いた従来の表示装置では、表示素子がマトリクス状に配置された表示素子部(又は、表示パネル)をセグメントドライバ及びコモンドライバにより駆動する。セグメントドライバは、1ラインの画像データに対応したオン/オフ電圧を表示素子部に出力し、コモンドライバは、選択ライン位置に対応したオン/オフ電圧を表示素子部に出力する。コレステリック液晶を用いた表示装置は、表示画像を保持できるメモリ性を有するので、表示画像を書き替える前に前の表示画像を消去する必要がある。表示画像の描画時と消去時とでは、セグメントドライバ及びコモンドライバの出力電圧が異なるため、電圧供給回路は少なくとも2系統の電位の異なる電圧をセグメントドライバ及びコモンドライバに供給する必要がある。
【0005】
単純マトリクス構造を有する表示素子部の描画の単位は1ラインであり、残りのラインは描画しない非選択領域を形成する。描画時に表示素子部に印加される駆動電圧のうち、選択ラインに印加される駆動電圧は例えば±24V又は±12Vであり、非選択領域に印加される駆動電圧は例えば±6Vである。コレステリック液晶を用いた表示装置では、容量性負荷の表示素子がマトリクス状に配置された構造を有するので、非選択領域に印加される駆動電圧は選択ラインに印加される駆動電圧と比べると低電圧ではあるものの、非選択領域は表示素子部の表示面積の大半を占めるため、表示素子部の消費電力は非選択領域における消費電力が支配的となる。又、液晶は交流駆動方式で駆動されるため、駆動電圧に対しては極性反転が必要である。
【0006】
一方、例えば24V,18V,12V,12V,6Vの5つの駆動電圧を供給するため電圧供給回路は、従来は共通の電源からの電源電圧を用いる複数のオペアンプで構成されている。このため、非選択領域に印加される駆動電圧が例えば±6Vであっても、電源電圧としては複数のオペアンプが用いる共通の電源からの25Vが使用される。その結果、表示素子部の表示面積に比例して表示素子部を駆動するための駆動電力が増加する。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2009−251453号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
メモリ性を有する従来の表示装置では、表示素子部の表示面積に比例して表示素子部を駆動するための駆動電力が増加し、表示装置の消費電力を低減することは難しいという問題があった。
【0009】
そこで、本発明は、表示装置の消費電力を低減することが可能な駆動方法及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明の一観点によれば、表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法であって、第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路とから駆動電圧を供給する工程と、前記駆動回路部により前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行う工程と、前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持する工程と、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転させて前記表示素子の充電を行う工程と、前記第一反転させた画像データの極性を第二反転する工程とを含むことを特徴とする駆動方法が提供される。
【0011】
本発明の一観点によれば、マトリクス状に配置された表示素子を有する表示素子部と、画像データ及び駆動電圧に基づいて前記表示素子部を駆動する駆動回路部と、第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路を有し、前記駆動電圧を前記駆動回路部に供給する電圧供給回路と、前記画像データをそのままの極性で、或いは、極性を反転して前記駆動回路部に入力する反転回路部とを備え、前記駆動回路部は、前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行うと共に、前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持し、前記反転回路部は、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、前記第一反転させた画像データの極性を第二反転することを特徴とする表示装置が提供される。
【発明の効果】
【0012】
開示の駆動方法及び表示装置によれば、表示装置の消費電力を低減することが可能となる。
【図面の簡単な説明】
【0013】
【図1】本発明の一実施例における表示装置の一例を示すブロック図である。
【図2】表示素子部の駆動例を説明する図である。
【図3】セグメントドライバ及びコモンドライバの構成の一例を示すブロック図である。
【図4】セグメントドライバ及びコモンドライバの出力電圧を説明する図である。
【図5】セグメントドライバ及びコモンドライバの出力電圧の一例を説明する図である。
【図6】セグメントドライバ及びコモンドライバの出力電圧の極性の一例を説明する図である。
【図7】多電圧生成部の一例を説明する図である。
【図8】表示素子部の非選択領域を説明する図である。
【図9】表示素子がマトリクス状に配置された構造を有する表示素子部を説明する図である。
【図10】セグメントドライバ又はコモンドライバ内部の一例を示す図である。
【図11】多電圧生成部の他の例を説明する図である。
【図12】表示装置の動作を説明するタイミングチャートである。
【図13】第1のフェーズにおける表示素子部を説明する図である。
【図14】第2のフェーズにおける表示素子部を説明する図である。
【図15】第3のフェーズにおける表示素子部を説明する図である。
【図16】本発明の他の実施例における表示装置の一例を示すブロック図である。
【図17】多電圧生成部の更に他の例を説明する図である。
【発明を実施するための形態】
【0014】
開示の駆動方法及び表示装置では、駆動回路部に複数の駆動電圧を供給する電圧供給回路は、第1の電源からの電源電圧で駆動され第1の回路と、第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路で形成する。表示素子部の非選択領域内の表示素子(又は、画素)の充電は、第2の回路からの駆動電圧を用いて行い、その後第2の回路からの駆動電圧を用いて非選択領域内の表示素子の電圧を維持する。又、表示素子部への負極性の駆動電圧の印加と正極性の駆動電圧の印加の間に、表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、第一反転させた画像データの極性を第二反転する駆動方式を採用する。
【0015】
この駆動方式により、非選択領域内の表示素子に対しては、印加される電圧は負極正のままの状態で正極性の充電を行うことができる。このため、非選択領域内の表示素子の駆動は、低い方の電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路からの駆動電圧を用いて行われ、表示素子部内の表示素子の大部分は第2の回路からの駆動電圧を用いて行われることになるので、表示装置の消費電力を低減することができる。
【0016】
以下に、開示の駆動方法及び表示装置の各実施例を図面と共に説明する。
【実施例】
【0017】
図1は、本発明の一実施例における表示装置の一例を示すブロック図である。図1に示す表示装置1はメモリ性を有し、本実施例ではコレステリック液晶を用いたカラー表示装置である。
【0018】
表示装置1は、電源11、昇圧部12、多電圧生成部13、クロック生成部14、ドライバ制御回路15、セグメントドライバ16、コモンドライバ17、表示素子部(又は、表示パネル)18、インバータ回路21、及びスイッチ回路22を有する。インバータ回路21及びスイッチ回路22は、反転回路部を形成する。反転回路部は、ドライバ制御回路15又はホスト装置等の外部装置(図示せず)からスイッチ回路22に入力される切替制御信号CNTに応答して、画像データをそのままの極性で、或いは、極性を反転してセグメントドライバ16に入力する。後述するように、反転回路部は、表示素子部18への負極性の電圧の印加と正極性の電圧の印加の間に、表示素子部18に供給される画像データを反転させて表示素子の充電を行い、再度画像データを反転する。
【0019】
電源11は、例えば3V〜5Vの電源電圧を出力する。昇圧部12は、DC−DCコンバータ等のレギュレータを有し、電源11からの電源電圧を例えば24V〜40Vに昇圧する。このようなレギュレータを有する昇圧部12には、一般的な集積回路(IC)を使用することができる。このようなICは、フィードバック電圧を設定することにより、昇圧電圧を調整する機能を有するので、抵抗による分圧等により生成した複数の電圧を選択してフィードバック端子に供給することで、昇圧電圧を変化させることが可能である。多電圧生成部13は、昇圧部12からの昇圧電圧を抵抗分割等により各種の電圧を生成すると共に、生成された各種の電圧を安定化させる。多電圧生成部13が生成した各種電圧は、表示装置1の駆動回路部を形成するセグメントドライバ16及びコモンドライバ17に駆動電圧として供給される。
【0020】
クロック生成部14は、表示装置1内の動作タイミングを決めるクロックを生成する。ドライバ制御回路15は、クロック及び画像データに基づいて各種制御信号を生成して、セグメントドライバ16及びコモンドライバ17に供給する。ドライバ制御回路15は、例えばマイクロコンピュータ、CPU(Central Processing Unit)、FPGA(Field Programmable Gate Array)/CPLD(Complex Programmable Logic Device)等で形成可能である。
【0021】
セグメントドライバ16は、1ラインの画像データに対応したオン/オフ電圧を表示素子部18に出力し、コモンドライバ17は、選択ライン位置に対応したオン/オフ電圧を表示素子部18に出力する。例えば、セグメントドライバ16は768本のデータラインを駆動し、コモンドライバ17は1024本のスキャン(走査)ラインを駆動する。RGBの各表示素子に与える画像データは異なるため、セグメントドライバ16は各データラインを独立して駆動する。コモンドライバ17は、RGBのラインを共通に駆動する。セグメントドライバ16へ入力する画像データは、例えばフルカラーの原画像を誤差拡散法によりRGB各16階調の4096色のデータに変換した、4ビットのデータである。この階調変換に用いる方法は、高い表示品質を得られる方法であることが好ましく、誤差拡散法に準じてブルーノイズマスク法等が使用することもできる。
【0022】
表示素子部18は、例えばA4判XGA(eXtended Graphics Array)仕様で、コレステリック液晶を用いた1024×768個の表示素子がマトリクス状に配置された構造を有する。表示素子部18は、用途に応じた適切な柔軟性を有する構造であっても、柔軟性を有さない強固な構造であっても良い。
【0023】
電源11、昇圧部12、クロック生成部14、ドライバ制御回路15、セグメントドライバ16、コモンドライバ17、及び表示素子部18には、例えば上記特許文献1の記載からも明らかなように、周知の構成のものを使用可能である。又、表示装置1の基本構成は、画像の消去時と描画時の電圧の切り替えを多電圧生成部13にて行う構成であれば特に限定されない。
【0024】
本実施例では、ドライバ制御回路15は、セグメントドライバ16に供給する画像データDataを出力すると共に、各種制御信号として、コモンドライバ17が走査するべきスキャンラインを示すデータラッチ・スキャンシフト信号LPCOM、画像データの転送タイミングを制御するデータ取込クロックXSCL、表示ラインの開始を示すフレーム開始信号DIO、セグメントドライバ16及びコモンドライバ17に供給する電圧の極性の反転を示すパルス極性制御信号FR、表示ラインの更新を示すデータラッチ・スキャンシフト信号LPSEG、及びセグメントドライバ16及びコモンドライバ17に供給する電圧を強制的にオフにするドライバ出力オフ信号/DSPOFを出力する。セグメントドライバ16及びコモンドライバ17は、これらの各種制御信号を用いて表示素子部18に画像データに応じた画像を表示させる。
【0025】
尚、この例では、データ取込クロックXSCLはコモンドライバ17では使用されないので、コモンドライバ17へ供給しなくても良い。又、コモンドライバ17にはフレーム開始信号DIOが供給されるが、セグメントドライバ16に供給されるフレーム開始信号DIOに相当する信号はグランドGNDに固定されている。
【0026】
図2は、表示素子部18の駆動例を説明する図である。この例では、セグメントドライバ16は1ラインの画像データに対応してオン/オフ電圧を出力し、コモンドライバ17は選択ライン位置に対応したオン/オフ電圧を出力する。図2では、選択された表示素子及び表示素子の位置を黒く塗りつぶして示す。図2中、(a)は1ライン目の画像データの表示素子が選択された状態、(b)は2ライン目の画像データの表示素子が選択された状態、(c)は3ライン目の画像データの表示素子が選択された状態を示す。
【0027】
図3は、マトリクス表示を行う場合に使用するセグメントドライバ16及びコモンドライバ17の構成の一例を示すブロック図である。
【0028】
図3(a)に示すように、セグメントドライバ16は、データレジスタ161、ラッチレジスタ162、電圧変換回路163、及び出力ドライバ164を有する。セグメントドライバ16では、データラッチ・スキャンシフト信号LPSEGによりデータレジスタ161からラッチレジスタ162に画像データが取り込まれる。ラッチレジスタ162に格納された画像データに対応した電圧は、電圧変換回路163において表示素子部18の駆動に適した電圧に変換された後、出力ドライバ164を介して出力される。データレジスタ161とラッチレジスタ162の2ライン分のバッファが設けられているため、ラッチレジスタ162の画像データに対応した電圧が出力されている間に、フレーム開始信号DIO及びデータ取込クロックXSCLに基づいて画像データDataの次のラインの画像データをデータレジスタ161に格納することができる。このようにして、セグメントドライバ16は、1ラインの画像データに対応したオン/オフ電圧を表示素子部18に出力する。
【0029】
図3(b)に示すように、コモンドライバ17は、シフトレジスタ171、ラッチレジスタ172、電圧変換回路173、及び出力ドライバ174を有する。フレーム開始信号DIOは、データラッチ・スキャンシフト信号LPCOMに基づいてシフトされ、且つ、ラッチレジスタ172に取り込まれる。ラッチレジスタ172に格納された選択ライン位置に対応した電圧は、電圧変換回路173において表示素子部18の駆動に適した電圧に変換された後、出力ドライバ174を介して出力される。このようにして、コモンドライバ17は、選択ライン位置に対応したオン/オフ電圧を表示素子部18に出力する。
【0030】
セグメントドライバ16及びコモンドライバ17により、1ライン毎に表示素子部18を走査することができる。
【0031】
次に、多電圧生成部13の出力電圧とセグメントドライバ16及びコモンドライバ17の出力電圧の関係を、図4〜図9と共に説明する。
【0032】
図4は、セグメントドライバ16及びコモンドライバ17の出力電圧を説明する図である。図4中、(a)はセグメントドライバ16へのデータ信号及びパルス極性制御信号FRに対する出力電圧の一例を示し、(b)はコモンドライバ17へのデータ信号及びパルス極性制御信号FRに対する出力電圧の一例を示す。この例では、セグメントドライバ16及びコモンドライバ17の出力電圧は、V0,V5,V21,V34のいずれかの電圧である。尚、以後の説明では、セグメントドライバ16の出力電圧V21,V34に「S」を付したV21S,V34Sで表す場合もあり、コモンドライバ17の出力電圧V21,V34に「C」を付したV21C,V34Cで表す場合もある。
【0033】
図5は、セグメントドライバ16及びコモンドライバ17の出力電圧の一例を説明する図であり、図6は、セグメントドライバ16及びコモンドライバ17の出力電圧の極性の一例を説明する図である。図5中、(a)はセグメントドライバ16の出力電圧V0,V21S,V34S,V5を示し、(b)はコモンドライバ17の出力電圧V0,V21C,V34C,V5を示す。この例では、V0=24V、V21S=V34S=12V、V5=0V、V21C=18V、V34C=6Vである。
【0034】
図7は、多電圧生成部13の一例を説明する図である。図7中、(a)は昇圧部12からのリファレンス電圧Vrefに基づいて各種電圧を生成する電圧供給回路、(b)は1つの増幅回路の構成の一例を示す。図7(a)において、抵抗群131はリファレンス電圧(電源)Vrefと接地(0V)の間に接続された複数の直列接続された抵抗を有し、増幅回路群132は抵抗群131の隣接する抵抗を接続するノードに接続された複数の増幅回路を有する。図7(a)の電圧供給回路は、出力電圧V0,V21C,V21S,V34S,V34Cを供給する。
【0035】
増幅回路群132を形成する各増幅回路(Gain)は、例えば図7(b)に示す如き接続のオペアンプ1320を有する。増幅回路群132内の各オペアンプ1320は、例えば25Vの共通の電源電圧で駆動される。オペアンプ1320の出力電流が例えば10mAの場合、例えば6Vの出力信号を出力する場合であれば、各オペアンプ1320の消費電力は25V×10mA=250mWとなる。
【0036】
この例では、表示素子部18の画像描画時にはセグメントドライバ16はV0=24V、V21S=12V、V34S=12Vの出力電圧が必要となり、コモンドライバ17はV0=24V、V21C=18V、V34C=6Vの出力電圧が必要となる。又、セグメントドライバ16の出力電圧はV0≧V21S≧V34S≧V5≧0Vなる関係を満足し、コモンドライバ17の出力電圧はV0≧V21C≧V34C≧V5≧0Vなる関係を満足する。つまり、描画時のセグメントドライバ16及びコモンドライバ17の出力電圧は、V0≧V21≧V34≧V5≧0Vなる関係を満足する。
【0037】
図8は、表示素子部18の非選択領域を説明する図である。単純マトリクス構造を有する表示素子部18の描画の単位は1ラインであり、残りのラインは描画しない非選択領域181を形成する。描画時に表示素子部18に印加される電圧のうち、選択ライン18Lに印加される電圧は例えば±24V(図8において黒で示す表示素子)又は±12V(図8において白で示す表示素子)であり、非選択領域181に印加される駆動電圧は例えば±6Vである。コレステリック液晶を用いた表示装置1の表示素子部18では、図9に示すように、容量性負荷の表示素子(画素又はドットとも言う)18Eがマトリクス状に配置された構造を有する。図9が、表示素子18Eがマトリクス状に配置された構造を有する表示素子部18を説明する図である。このため、非選択領域181に印加される電圧は選択ライン18Lに印加される電圧と比べると低電圧ではあるものの、非選択領域181は表示素子部18の表示面積の大半を占めるため、表示素子部18の消費電力は非選択領域181における消費電力が支配的となる。又、液晶は交流駆動方式で駆動されるため、表示素子部18の表示素子を駆動する電圧に対しては極性反転が必要である。
【0038】
一方、例えば24V,18V,12V,12V,6Vの5つの駆動電圧を供給するため電圧供給回路は、図7(a)に示すように共通の電源からの電源電圧Vrefを用いる複数のオペアンプ1320で構成されている。このため、非選択領域181に印加される駆動電圧が例えば±6Vであっても、電源電圧としては複数のオペアンプ1320が用いる共通の電源からの25Vが使用される。その結果、表示素子部18の表示面積に比例して表示素子部18を駆動するための駆動電力が増加する。
【0039】
図10は、セグメントドライバ16又はコモンドライバ17内部の一例を示す図である。図10に示すドライバは、図示の如く接続されたインバータ31、4個の保護ダイオード又は寄生ダイオードで形成されたダイオード群32、及び6個のスイッチで形成されたスイッチ群33を有する。スイッチ群33は、セグメント/コモン切替信号S/Cにより制御される2個のスイッチ、画像データDataにより制御される2個のスイッチ、パルス極性制御信号FRにより制御される1個のスイッチ、及びドライバ出力オフ信号/DSPOFにより制御される1個のスイッチを有する。スイッチ群33のスイッチの制御により、ドライバは多電圧生成部13からの電圧V0,V21,V34,V5のいずれかの電圧を出力電圧OUTとして出力する。図10に示すドライバは、セグメント/コモン切替信号S/Cの論理レベルを第1の値に固定することによりセグメントドライバ16として使用可能であり、第2の値に固定することによりコモンドライバ17として使用可能である。
【0040】
図10に示すドライバの出力電圧も、V0≧V21≧V34≧V5≧0Vなる上記の関係を満足する。これは、図10に示すドライバのように、V0,V21,V34,V5の電位を有するノードの間にはダイオードが設けられているために、上記の関係を満たさないとダイオード経由で貫通電流が流れてしまうからである。上記の関係を満たさないと、最悪の場合、ドライバが破損する可能性がある。尚、ドライバ内部で貫通電流が流れても、貫通電流はそのドライバ内で発生するものであるため、セグメントドライバ16の出力電圧とコモンドライバ17の出力電圧との間には上記の関係のような特別な制約は無い。
【0041】
次に、表示装置1の消費電力を低減可能な多電圧生成部13の他の例を説明する。図11は、多電圧生成部13の他の例を説明する図である。
【0042】
図11は、多電圧生成部13において、昇圧部12からのリファレンス電圧Vrefに基づいて各種電圧を生成する電圧供給回路を示す。この電圧供給回路は、抵抗群131と、増幅回路部1311,1312を含む増幅回路群131Aを有する。抵抗群131は、リファレンス電圧(電源)Vrefと接地(0V)の間に接続された複数の直列接続された抵抗を有する。増幅回路部1311,1312は、抵抗群131の隣接する抵抗を接続するノードに接続された複数の増幅回路1320を有する。各増幅回路1320は、オペアンプで形成されている。
【0043】
増幅回路部1311内の増幅回路1320(即ち、オペアンプ)は、例えば25Vの電源電圧V1で駆動される。一方、増幅回路部1312内の増幅回路1320(即ち、オペアンプ)は、例えば13Vの電源電圧V2で駆動される。電源電圧V1,V2(V1>V2)は、別々の電源から供給される。増幅回路部1311は、駆動電圧V0=24V、V21C=18V、及びV21S=12Vを出力する。一方、増幅回路部1312は、駆動電圧V34S=12V及びV34C=6Vを出力する。この例では、増幅回路部1311が出力する駆動電圧V0,V21C,V21Sの間には6Vの電位差があり、増幅回路1312が出力する駆動電圧V34S,V34Cの間には6Vの電位差がある。
【0044】
このように、図11の多電圧生成部13では、増幅回路群131A内の増幅回路(即ち、オペアンプ)1320を駆動する電源に、高電圧側の25Vと低電圧側の13Vの2個の別々の電源を用いている。この例では、2種類の電源電圧は、駆動電圧に対するマージンを考慮して25V及び13Vであるが、電圧値はこれらに限定されるものではない。電源電圧までの電圧を出力可能な所謂レール・ツー・レール(Rail-to-Rail)タイプのオペアンプを用いる場合であれば、上記の如き電圧値の駆動電圧V0,V21C,V21S,V34S,V34Cを出力する場合の2種類の電源電圧は例えば24V及び12Vであっても良い。
【0045】
図12は、表示装置1の動作を説明するタイミングチャートである。又、図13は第1のフェーズにおける表示素子部18を説明する図、図14は第2のフェーズにおける表示素子部18を説明する図、図15は第3のフェーズにおける表示素子部18を説明する図である。尚、図13〜図15では、説明の便宜上、表示素子部18が3×3個の表示素子18Eがマトリクス状に配置された構造を有するものとする。
【0046】
図12は、パルス極性制御信号FR、データラッチ・スキャンシフト信号LPSEG、画像データData、切替制御信号CNT、コモンドライバ17が表示素子部18に印加する電圧Vcom、セグメントドライバ16が表示素子部18に印加する電圧Vseg、及び表示素子部18の非選択領域181に印加される電圧Vusrを示す。コモンドライバ17の出力電圧Vcomは、非選択領域181に対しては6Vである。又、セグメントドライバ16の出力電圧Vsegは、オン画素に対しては24Vである。
【0047】
先ず、図12に示すように、第1のフェーズPh1では、パルス極性制御信号FR=Low(負極性設定)で多電圧生成部13からの駆動電圧の供給、即ち、ドライバ16,17への電圧の印加を開始する。第1のフェーズPh1では、セグメントドライバ16はオン(ON)の表示素子18EにV5=0Vなる電圧を印加し、オフ(OFF)の表示素子18EにはV34S=12Vなる電圧を印加する。コモンドライバ17は、選択ライン18LにV0=24Vなる電圧を印加し、非選択ライン18U(即ち、非選択領域181)にV34C=6Vなる電圧を印加することで、非選択領域181内の表示画素18Eを±6Vで充電する。
【0048】
図13は、第1のフェーズPh1における電圧印加の例を示す。選択ライン18Lは1ラインあり、残りは非選択ライン18Uである。オンとなる表示素子18E(以下、「オン画素」と言う)には0V−24V=−24Vなる電圧が印加され、オフとなる表示素子(以下、「オフ画素」と言う)には0V−12V=−12Vなる電圧が印加される。又、残りの非選択ライン18Uの画素18Eには0V−6V=−6V又は12V−6V=+6Vなる電圧が印加される。図13において、例えば表示素子18E1はオン画素であり、表示素子18E2,18E3はオフ画素である。図11に示す多電圧生成部13の構成により、非選択ライン18Uの表示素子18Eに供給される電圧は、13Vの低電圧側の電源からの電源電圧V2で駆動される増幅回路(即ち、オペアンプ)1320が出力する駆動電圧に基づくものとなる。つまり、13Vの電源電圧V2を用いて非選択画素18E2,18E3を±6Vで充電する。表示素子部18に対する負極性で正規の電圧印加時間が経過した後、第2のフェーズPh2へ移行する。
【0049】
次に、図12に示すように、第1のフェーズPh1から第2のフェーズPh2に移行する。第2のフェーズPh2への移行時の制御として、切替制御信号CNTに応答して画像データDataのオン/オフ(ON/OFF)状態、即ち、極性を反転回路部で反転してセグメントドライバ16に入力する。パルス極性制御信号FRは、第1のフェーズPh1の場合と同様に負極性設定のままである。この画像データDataの極性反転により、セグメントドライバ16の出力電圧は第1のフェーズPh1における出力電圧と反対の極性になる。その結果、第1のフェーズPh1における非選択ライン18Uの表示素子18Eに印加される±6Vの電圧の極性も反対の極性になる。つまり、図1のフェーズPh1では6Vの電圧を印加されていた表示素子18E画素は、第2のフェーズPh2では−6Vの電圧を印加され、第1のフェーズPh1では−6Vの電圧を印加されていた表示素子18Eは第2のフェーズPh2では+6Vの電圧を印加される。このように、非選択画素に印加される電圧の極性は、第1のフェーズPh1と第2のフェーズPh2とで反転する。尚、選択ライン18Lにも電圧が印加され、オン画素の反転画素に12Vの電圧が印加され、オフ画素の反転画素に24Vの電圧が印加される。ただし、単純マトリクス構造を有する画素表示部18では表示素子18Eの電極が繋がっているため、非選択ライン18Uの全表示素子18Eが+6V又は−6Vに充電し終えるまでは12V又は24Vに到達することはない。極性設定は負極性のままであるので、オペアンプ電源は低電圧側13V電源が非選択画素±6Vの充電に使用される。
【0050】
図14は、第2のフェーズPh2における電圧印加の例を示す。図14中、図13と同一部分には同一符号を付し、その説明は省略する。図14において、表示素子18E1,18E2はオフ画素であり、表示素子18E3はオン画素である。第2のフェーズPh2では、非選択ライン18Uの表示素子18Eに印加されている+6Vの電圧の極性反転を目的とし、非選択領域181の正極性充電が終了次第第3のフェーズPh3へ移行する。従って、選択ライン18Lのオン画素及びオフ画素は+6V以上の電圧を印加されずに第2のフェーズPh3へ移行することになる。
【0051】
次に、図12に示すように、第2のフェーズPh2からフェーズPh3に移る。第3のフェーズPh3への移行時の制御として、切替制御信号CNTに応答して画像データDataのオン/オフ状態、即ち、極性を反転回路部で再度反転してセグメントドライバ16に入力する。パルス極性制御信号FRは、正極性設定へ変更される。第3のフェーズPh3では、画像データDataの極性の再反転により元の極性の画像データDataに戻っており、第1のフェーズPh1との違いはパルス極性制御信号FRにより極性が負極性設定から正極設定に変わったことである。このとき、セグメントドライバ16はオン画素にV0=24Vなる電圧を印加し、オフ画素にはV21S=12Vなる電圧を印加する。コモンドライバ17は、選択ライン18LにV5=0Vなる電圧を印加し、非選択ライン18UにV21C=18Vなる電圧を印加する。
【0052】
図15は、第3フェーズPh2における電圧印加の例を示す。図15中、図13及び図14と同一部分には同一符号を付し、その説明は省略する。図15において、表示素子18E1はオン画素であり、表示素子18E2,18E3はオフ画素である。第3のフェーズPh3では、オン画素には24V−0V=24Vなる電圧が印加され、オフ画素には12V−0V=12Vなる電圧が印加される。又、残りの非選択ライン18Uの画素には24V−18V=+6V又は12V−18V=−6Vなる電圧が印加される。非選択ライン18Uの表示素子18Eは第2のフェーズPh2で既に充電されているため、非選択ライン18Uは+6Vの電圧を保持(又は、維持)するだけで良く、充電されることは無い。図15に示す電圧Vustの丸Tで囲んだ期間では、非選択ライン19Uの表示素子18Eが+6Vで充電される。従って、第3のフェーズPh3では、選択ライン18Lの1ラインに印加される電圧のみが、25Vの高電圧側の電源からの電源電圧V1で駆動される増幅回路(即ち、オペアンプ)1320が出力する駆動電圧に基づくものとなる。このように、一度に駆動される選択ライン18Lは1ラインのみであるため、駆動に伴う負荷は従来の駆動方式と比べると比較的小さい。
【0053】
最後に、正極性で正規の電圧印加時間が経過した後、次に走査するべきラインが選択ライン18Lとして選択され、処理は第1のフェーズPh1へ戻る。以下同様にして、各選択ライン18Lが選択される毎に、上記の第1〜第3のフェーズPh1〜Ph3が繰り返される。
【0054】
本実施例では、第1のフェーズPh1から第3のフェーズPh3へ移行する際に第2のフェーズPh2を経由する。この第2のフェーズPh2では、続く第3のフェーズPh3における非選択ライン18Uの表示素子18Eの充電を事前に行っておく。多電圧生成部13は上記の如き構成の電圧供給回路を有するので、第1のフェーズPh1及び第2のフェーズPh2の処理は13Vの低電圧側の電源からの電源電圧V2で駆動される増幅回路(即ち、オペアンプ)1320が出力する駆動電圧に基づくものとなり、25Vの高電圧側の電源からの電源電圧V1で駆動される増幅回路(即ち、オペアンプ)1320が出力する駆動電圧に基づく処理は第3のフェーズPh3において選択ライン18Lに対してのみ行われる。このように、表示素子部18内の大部分の表示素子18Eに対する処理が低電圧側の電源からの電源電圧V2で駆動される増幅回路(即ち、オペアンプ)1320が出力する駆動電圧に基づくものなので、従来の駆動方法と比べると表示装置1の消費電力を低減することができる。
【0055】
図16は、本発明の他の実施例における表示装置の一例を示すブロック図である。図16中、図1と同一部分には同一符号を付し、その説明は省略する。
【0056】
図16に示す表示装置111では、ホスト装置としてCPU220が設けられており、図1の反転回路の代わりにインバータ回路221及びスイッチ回路222で形成された反転回路部が設けられている。反転回路部は、ドライバ制御回路15又はCPU220等からスイッチ回路222に入力される切替制御信号CNTに応答して、画像データをそのままの極性で、或いは、極性を反転してドライバ制御回路15を経由してセグメントドライバ16に入力する。上記の如く、反転回路部は、表示素子部18への負極性の電圧の印加と正極性の電圧の印加の間に、表示素子部18に供給される画像データを反転させて表示素子の充電を行い、再度画像データを反転する。表示装置111の動作のタイミングは、図12と共に説明したタイミングと同じである。
【0057】
図17は、多電圧生成部13の更に他の例を説明する図である。図17中、図11と同一部分には同一符号を付し、その説明は省略する。
【0058】
図17は、多電圧生成部13において、昇圧部12からのリファレンス電圧Vrefに基づいて各種電圧を生成する電圧供給回路を示す。この電圧供給回路は、抵抗群131と、増幅回路部1321,1322,1323を含む増幅回路群131Bを有する。増幅回路部1321,1322,1323は、抵抗群131の隣接する抵抗を接続するノードに接続された複数の増幅回路1320を有する。各増幅回路1320は、オペアンプで形成されている。
【0059】
増幅回路部1321内の増幅回路1320(即ち、オペアンプ)は、例えば25Vの電源電圧V1で駆動される。又、増幅回路部1322内の増幅回路1320(即ち、オペアンプ)は、例えば13Vの電源電圧V2で駆動される。更に、増幅回路部1323内の増幅回路1320(即ち、オペアンプ)は、例えば7Vの電源電圧V3で駆動される。電源電圧V1,V2,V3(V1>V2>V3)は、別々の電源から供給される。増幅回路部1321は、駆動電圧V0=24V、V21C=18V、及びV21S=12Vを出力する。増幅回路部1322は、駆動電圧V34S=12Vを出力し、増幅回路部1323は、駆動電圧V34C=6Vを出力する。
【0060】
このように、図17の多電圧生成部13では、増幅回路群131B内の増幅回路(即ち、オペアンプ)1320を駆動する電源に、高電圧側の25Vと、中電圧側の13Vと、低電圧側の7Vの3個の別々の電源を用いている。この例では、3種類の電源電圧は、駆動電圧に対するマージンを考慮して25V、13V及び7Vであるが、電圧値はこれらに限定されるものではない。電源電圧までの電圧を出力可能な所謂レール・ツー・レール(Rail-to-Rail)タイプのオペアンプを用いる場合であれば、上記の如き電圧値の駆動電圧V0,V21C,V21S,V34S,V34Cを出力する場合の3種類の電源電圧は例えば24V、12V、及び6Vであっても良い。このように、増幅回路群内の増幅回路部の数、即ち、増幅回路群内の増幅回路部を駆動する電源の数は、2個に限定されず、3個以上であっても良い。
【0061】
尚、電圧V0,V21S,V21C,V34S,V34C,V5の電圧値は、上記の関係を満たすものであれば、上記各実施例における電圧値に限定されないことは言うまでもない。
【0062】
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
(付記1)
表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法であって、
第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路とから駆動電圧を供給する工程と、
前記駆動回路部により前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行う工程と、
前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持する工程と、
前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転させて前記表示素子の充電を行う工程と、
前記第一反転させた画像データの極性を第二反転する工程とを含むことを特徴とする駆動方法。
(付記2)
前記負極性の電圧の印加を前記正極性の電圧の印加より先に行うことを特徴とする付記1記載の駆動方法。
(付記3)
極性が前記第一反転した画像データを前記非選択領域内の表示素子の充電が終了までの時間だけ前記表示素子部に供給することを特徴とする付記2記載の駆動方法。
(付記4)
前記第一反転させた画像データの極性を前記第二反転した場合に、正極性の駆動電圧を前記駆動回路部に供給することを特徴とする付記2又は3記載の駆動方法。
(付記5)
前記駆動回路部による前記表示素子部への前記正極性の電圧の印加時間は、前記負極性の電圧の印加時間より、前記第一反転された画像データが前記表示素子部に供給される時間に対応する時間だけ短いことを特徴とする付記2乃至4のいずれか1項記載の駆動方法。
(付記6)
マトリクス状に配置された表示素子を有する表示素子部と、
画像データ及び駆動電圧に基づいて前記表示素子部を駆動する駆動回路部と、
第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路を有し、前記駆動電圧を前記駆動回路部に供給する電圧供給回路と、
前記画像データをそのままの極性で、或いは、極性を反転して前記駆動回路部に入力する反転回路部とを備え、
前記駆動回路部は、前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行うと共に、前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持し、
前記反転回路部は、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、前記第一反転させた画像データの極性を第二反転することを特徴とする表示装置。
(付記7)
前記電圧供給回路は、前記負極性の電圧の印加を前記正極性の電圧の印加より先に行うように前記駆動回路部に駆動電圧を供給することを特徴とする付記6記載の表示装置。
(付記8)
前記反転回路部は、極性が前記第一反転した画像データを、前記非選択領域内の表示素子の充電が終了までの時間だけ前記表示素子部に供給することを特徴とする付記7記載の表示装置。
(付記9)
前記電圧供給回路は、前記反転回路部が前記第一反転させた画像データの極性を前記第二反転した場合に、正極性の駆動電圧を前記駆動回路部に供給することを特徴とする付記7又は8記載の表示装置。
(付記10)
前記駆動回路部による前記表示素子部への前記正極性の駆動電圧の印加時間は、前記負極性の駆動電圧の印加時間より、前記第一反転された画像データが前記表示素子部に供給される時間に対応する時間だけ短いことを特徴とする付記7乃至9のいずれか1項記載の表示装置。
(付記11)
前記表示素子部は、コレステリック液晶を有することを特徴とする付記6乃至10のいずれか1項記載の表示装置。
(付記12)
前記表示素子部は、柔軟性を有する構造を備えることを特徴とする付記11記載の表示装置。
【0063】
以上、開示の駆動方法及び表示装置を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【符号の説明】
【0064】
1,111 表示装置
11 電源
12 昇圧部
13 多電圧生成部
14 クロック生成部
15 ドライバ制御回路
16 セグメントドライバ
17 コモンドライバ
18 表示素子部
21,221 インバータ回路
22,222 スイッチ回路
220 CPU
【技術分野】
【0001】
本発明は、駆動方法及び表示装置に係り、特に表示内容を保持できる書き替え可能な表示装置に適した駆動方法、及びそのような駆動方法を用いる表示装置に関する。
【背景技術】
【0002】
近年、電源を切っても表示内容を保持できる書替え可能な電子ペーパー等と呼ばれる表示装置の開発が進められている。電子ペーパーの有力な表示方式の一つに、コレステリック相が形成される液晶組成物を用いた表示方式がある。コレステリック相が形成される液晶組成物には、コレステリック液晶(Cholesteric Liquid Crystals)が含まれる。コレステリック液晶は、カイラルネマティック(Chiral Nematic Liquid Crystals)液晶と呼ばれることもある。コレステリック液晶は、ネマティック液晶にキラル性の添加剤を添加することにより、ネマティック液晶の分子が螺旋状のコレステリック相を形成する。コレステリック液晶は、半永久的な表示保持特性(又は、メモリ性)、鮮やかなカラー表示特性、高コントラスト比、及び高解像度特性等の優れた特徴を有している。
【0003】
コレステリック液晶を用いた表示装置は、異なる波長の光を選択的に反射するコレステリック液晶層を使用して多色カラー表示を行う。このようなコレステリック液晶を用いた表示装置は、表示素子に印加する電圧を制御することにより特定の波長の光を反射するプレーナ状態、光を透過するフォーカルコニック状態、及びプレーナ状態とフォーカルコニック状態の中間状態に制御することができる。
【0004】
コレステリック液晶を用いた従来の表示装置では、表示素子がマトリクス状に配置された表示素子部(又は、表示パネル)をセグメントドライバ及びコモンドライバにより駆動する。セグメントドライバは、1ラインの画像データに対応したオン/オフ電圧を表示素子部に出力し、コモンドライバは、選択ライン位置に対応したオン/オフ電圧を表示素子部に出力する。コレステリック液晶を用いた表示装置は、表示画像を保持できるメモリ性を有するので、表示画像を書き替える前に前の表示画像を消去する必要がある。表示画像の描画時と消去時とでは、セグメントドライバ及びコモンドライバの出力電圧が異なるため、電圧供給回路は少なくとも2系統の電位の異なる電圧をセグメントドライバ及びコモンドライバに供給する必要がある。
【0005】
単純マトリクス構造を有する表示素子部の描画の単位は1ラインであり、残りのラインは描画しない非選択領域を形成する。描画時に表示素子部に印加される駆動電圧のうち、選択ラインに印加される駆動電圧は例えば±24V又は±12Vであり、非選択領域に印加される駆動電圧は例えば±6Vである。コレステリック液晶を用いた表示装置では、容量性負荷の表示素子がマトリクス状に配置された構造を有するので、非選択領域に印加される駆動電圧は選択ラインに印加される駆動電圧と比べると低電圧ではあるものの、非選択領域は表示素子部の表示面積の大半を占めるため、表示素子部の消費電力は非選択領域における消費電力が支配的となる。又、液晶は交流駆動方式で駆動されるため、駆動電圧に対しては極性反転が必要である。
【0006】
一方、例えば24V,18V,12V,12V,6Vの5つの駆動電圧を供給するため電圧供給回路は、従来は共通の電源からの電源電圧を用いる複数のオペアンプで構成されている。このため、非選択領域に印加される駆動電圧が例えば±6Vであっても、電源電圧としては複数のオペアンプが用いる共通の電源からの25Vが使用される。その結果、表示素子部の表示面積に比例して表示素子部を駆動するための駆動電力が増加する。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2009−251453号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
メモリ性を有する従来の表示装置では、表示素子部の表示面積に比例して表示素子部を駆動するための駆動電力が増加し、表示装置の消費電力を低減することは難しいという問題があった。
【0009】
そこで、本発明は、表示装置の消費電力を低減することが可能な駆動方法及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明の一観点によれば、表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法であって、第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路とから駆動電圧を供給する工程と、前記駆動回路部により前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行う工程と、前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持する工程と、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転させて前記表示素子の充電を行う工程と、前記第一反転させた画像データの極性を第二反転する工程とを含むことを特徴とする駆動方法が提供される。
【0011】
本発明の一観点によれば、マトリクス状に配置された表示素子を有する表示素子部と、画像データ及び駆動電圧に基づいて前記表示素子部を駆動する駆動回路部と、第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路を有し、前記駆動電圧を前記駆動回路部に供給する電圧供給回路と、前記画像データをそのままの極性で、或いは、極性を反転して前記駆動回路部に入力する反転回路部とを備え、前記駆動回路部は、前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行うと共に、前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持し、前記反転回路部は、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、前記第一反転させた画像データの極性を第二反転することを特徴とする表示装置が提供される。
【発明の効果】
【0012】
開示の駆動方法及び表示装置によれば、表示装置の消費電力を低減することが可能となる。
【図面の簡単な説明】
【0013】
【図1】本発明の一実施例における表示装置の一例を示すブロック図である。
【図2】表示素子部の駆動例を説明する図である。
【図3】セグメントドライバ及びコモンドライバの構成の一例を示すブロック図である。
【図4】セグメントドライバ及びコモンドライバの出力電圧を説明する図である。
【図5】セグメントドライバ及びコモンドライバの出力電圧の一例を説明する図である。
【図6】セグメントドライバ及びコモンドライバの出力電圧の極性の一例を説明する図である。
【図7】多電圧生成部の一例を説明する図である。
【図8】表示素子部の非選択領域を説明する図である。
【図9】表示素子がマトリクス状に配置された構造を有する表示素子部を説明する図である。
【図10】セグメントドライバ又はコモンドライバ内部の一例を示す図である。
【図11】多電圧生成部の他の例を説明する図である。
【図12】表示装置の動作を説明するタイミングチャートである。
【図13】第1のフェーズにおける表示素子部を説明する図である。
【図14】第2のフェーズにおける表示素子部を説明する図である。
【図15】第3のフェーズにおける表示素子部を説明する図である。
【図16】本発明の他の実施例における表示装置の一例を示すブロック図である。
【図17】多電圧生成部の更に他の例を説明する図である。
【発明を実施するための形態】
【0014】
開示の駆動方法及び表示装置では、駆動回路部に複数の駆動電圧を供給する電圧供給回路は、第1の電源からの電源電圧で駆動され第1の回路と、第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路で形成する。表示素子部の非選択領域内の表示素子(又は、画素)の充電は、第2の回路からの駆動電圧を用いて行い、その後第2の回路からの駆動電圧を用いて非選択領域内の表示素子の電圧を維持する。又、表示素子部への負極性の駆動電圧の印加と正極性の駆動電圧の印加の間に、表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、第一反転させた画像データの極性を第二反転する駆動方式を採用する。
【0015】
この駆動方式により、非選択領域内の表示素子に対しては、印加される電圧は負極正のままの状態で正極性の充電を行うことができる。このため、非選択領域内の表示素子の駆動は、低い方の電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路からの駆動電圧を用いて行われ、表示素子部内の表示素子の大部分は第2の回路からの駆動電圧を用いて行われることになるので、表示装置の消費電力を低減することができる。
【0016】
以下に、開示の駆動方法及び表示装置の各実施例を図面と共に説明する。
【実施例】
【0017】
図1は、本発明の一実施例における表示装置の一例を示すブロック図である。図1に示す表示装置1はメモリ性を有し、本実施例ではコレステリック液晶を用いたカラー表示装置である。
【0018】
表示装置1は、電源11、昇圧部12、多電圧生成部13、クロック生成部14、ドライバ制御回路15、セグメントドライバ16、コモンドライバ17、表示素子部(又は、表示パネル)18、インバータ回路21、及びスイッチ回路22を有する。インバータ回路21及びスイッチ回路22は、反転回路部を形成する。反転回路部は、ドライバ制御回路15又はホスト装置等の外部装置(図示せず)からスイッチ回路22に入力される切替制御信号CNTに応答して、画像データをそのままの極性で、或いは、極性を反転してセグメントドライバ16に入力する。後述するように、反転回路部は、表示素子部18への負極性の電圧の印加と正極性の電圧の印加の間に、表示素子部18に供給される画像データを反転させて表示素子の充電を行い、再度画像データを反転する。
【0019】
電源11は、例えば3V〜5Vの電源電圧を出力する。昇圧部12は、DC−DCコンバータ等のレギュレータを有し、電源11からの電源電圧を例えば24V〜40Vに昇圧する。このようなレギュレータを有する昇圧部12には、一般的な集積回路(IC)を使用することができる。このようなICは、フィードバック電圧を設定することにより、昇圧電圧を調整する機能を有するので、抵抗による分圧等により生成した複数の電圧を選択してフィードバック端子に供給することで、昇圧電圧を変化させることが可能である。多電圧生成部13は、昇圧部12からの昇圧電圧を抵抗分割等により各種の電圧を生成すると共に、生成された各種の電圧を安定化させる。多電圧生成部13が生成した各種電圧は、表示装置1の駆動回路部を形成するセグメントドライバ16及びコモンドライバ17に駆動電圧として供給される。
【0020】
クロック生成部14は、表示装置1内の動作タイミングを決めるクロックを生成する。ドライバ制御回路15は、クロック及び画像データに基づいて各種制御信号を生成して、セグメントドライバ16及びコモンドライバ17に供給する。ドライバ制御回路15は、例えばマイクロコンピュータ、CPU(Central Processing Unit)、FPGA(Field Programmable Gate Array)/CPLD(Complex Programmable Logic Device)等で形成可能である。
【0021】
セグメントドライバ16は、1ラインの画像データに対応したオン/オフ電圧を表示素子部18に出力し、コモンドライバ17は、選択ライン位置に対応したオン/オフ電圧を表示素子部18に出力する。例えば、セグメントドライバ16は768本のデータラインを駆動し、コモンドライバ17は1024本のスキャン(走査)ラインを駆動する。RGBの各表示素子に与える画像データは異なるため、セグメントドライバ16は各データラインを独立して駆動する。コモンドライバ17は、RGBのラインを共通に駆動する。セグメントドライバ16へ入力する画像データは、例えばフルカラーの原画像を誤差拡散法によりRGB各16階調の4096色のデータに変換した、4ビットのデータである。この階調変換に用いる方法は、高い表示品質を得られる方法であることが好ましく、誤差拡散法に準じてブルーノイズマスク法等が使用することもできる。
【0022】
表示素子部18は、例えばA4判XGA(eXtended Graphics Array)仕様で、コレステリック液晶を用いた1024×768個の表示素子がマトリクス状に配置された構造を有する。表示素子部18は、用途に応じた適切な柔軟性を有する構造であっても、柔軟性を有さない強固な構造であっても良い。
【0023】
電源11、昇圧部12、クロック生成部14、ドライバ制御回路15、セグメントドライバ16、コモンドライバ17、及び表示素子部18には、例えば上記特許文献1の記載からも明らかなように、周知の構成のものを使用可能である。又、表示装置1の基本構成は、画像の消去時と描画時の電圧の切り替えを多電圧生成部13にて行う構成であれば特に限定されない。
【0024】
本実施例では、ドライバ制御回路15は、セグメントドライバ16に供給する画像データDataを出力すると共に、各種制御信号として、コモンドライバ17が走査するべきスキャンラインを示すデータラッチ・スキャンシフト信号LPCOM、画像データの転送タイミングを制御するデータ取込クロックXSCL、表示ラインの開始を示すフレーム開始信号DIO、セグメントドライバ16及びコモンドライバ17に供給する電圧の極性の反転を示すパルス極性制御信号FR、表示ラインの更新を示すデータラッチ・スキャンシフト信号LPSEG、及びセグメントドライバ16及びコモンドライバ17に供給する電圧を強制的にオフにするドライバ出力オフ信号/DSPOFを出力する。セグメントドライバ16及びコモンドライバ17は、これらの各種制御信号を用いて表示素子部18に画像データに応じた画像を表示させる。
【0025】
尚、この例では、データ取込クロックXSCLはコモンドライバ17では使用されないので、コモンドライバ17へ供給しなくても良い。又、コモンドライバ17にはフレーム開始信号DIOが供給されるが、セグメントドライバ16に供給されるフレーム開始信号DIOに相当する信号はグランドGNDに固定されている。
【0026】
図2は、表示素子部18の駆動例を説明する図である。この例では、セグメントドライバ16は1ラインの画像データに対応してオン/オフ電圧を出力し、コモンドライバ17は選択ライン位置に対応したオン/オフ電圧を出力する。図2では、選択された表示素子及び表示素子の位置を黒く塗りつぶして示す。図2中、(a)は1ライン目の画像データの表示素子が選択された状態、(b)は2ライン目の画像データの表示素子が選択された状態、(c)は3ライン目の画像データの表示素子が選択された状態を示す。
【0027】
図3は、マトリクス表示を行う場合に使用するセグメントドライバ16及びコモンドライバ17の構成の一例を示すブロック図である。
【0028】
図3(a)に示すように、セグメントドライバ16は、データレジスタ161、ラッチレジスタ162、電圧変換回路163、及び出力ドライバ164を有する。セグメントドライバ16では、データラッチ・スキャンシフト信号LPSEGによりデータレジスタ161からラッチレジスタ162に画像データが取り込まれる。ラッチレジスタ162に格納された画像データに対応した電圧は、電圧変換回路163において表示素子部18の駆動に適した電圧に変換された後、出力ドライバ164を介して出力される。データレジスタ161とラッチレジスタ162の2ライン分のバッファが設けられているため、ラッチレジスタ162の画像データに対応した電圧が出力されている間に、フレーム開始信号DIO及びデータ取込クロックXSCLに基づいて画像データDataの次のラインの画像データをデータレジスタ161に格納することができる。このようにして、セグメントドライバ16は、1ラインの画像データに対応したオン/オフ電圧を表示素子部18に出力する。
【0029】
図3(b)に示すように、コモンドライバ17は、シフトレジスタ171、ラッチレジスタ172、電圧変換回路173、及び出力ドライバ174を有する。フレーム開始信号DIOは、データラッチ・スキャンシフト信号LPCOMに基づいてシフトされ、且つ、ラッチレジスタ172に取り込まれる。ラッチレジスタ172に格納された選択ライン位置に対応した電圧は、電圧変換回路173において表示素子部18の駆動に適した電圧に変換された後、出力ドライバ174を介して出力される。このようにして、コモンドライバ17は、選択ライン位置に対応したオン/オフ電圧を表示素子部18に出力する。
【0030】
セグメントドライバ16及びコモンドライバ17により、1ライン毎に表示素子部18を走査することができる。
【0031】
次に、多電圧生成部13の出力電圧とセグメントドライバ16及びコモンドライバ17の出力電圧の関係を、図4〜図9と共に説明する。
【0032】
図4は、セグメントドライバ16及びコモンドライバ17の出力電圧を説明する図である。図4中、(a)はセグメントドライバ16へのデータ信号及びパルス極性制御信号FRに対する出力電圧の一例を示し、(b)はコモンドライバ17へのデータ信号及びパルス極性制御信号FRに対する出力電圧の一例を示す。この例では、セグメントドライバ16及びコモンドライバ17の出力電圧は、V0,V5,V21,V34のいずれかの電圧である。尚、以後の説明では、セグメントドライバ16の出力電圧V21,V34に「S」を付したV21S,V34Sで表す場合もあり、コモンドライバ17の出力電圧V21,V34に「C」を付したV21C,V34Cで表す場合もある。
【0033】
図5は、セグメントドライバ16及びコモンドライバ17の出力電圧の一例を説明する図であり、図6は、セグメントドライバ16及びコモンドライバ17の出力電圧の極性の一例を説明する図である。図5中、(a)はセグメントドライバ16の出力電圧V0,V21S,V34S,V5を示し、(b)はコモンドライバ17の出力電圧V0,V21C,V34C,V5を示す。この例では、V0=24V、V21S=V34S=12V、V5=0V、V21C=18V、V34C=6Vである。
【0034】
図7は、多電圧生成部13の一例を説明する図である。図7中、(a)は昇圧部12からのリファレンス電圧Vrefに基づいて各種電圧を生成する電圧供給回路、(b)は1つの増幅回路の構成の一例を示す。図7(a)において、抵抗群131はリファレンス電圧(電源)Vrefと接地(0V)の間に接続された複数の直列接続された抵抗を有し、増幅回路群132は抵抗群131の隣接する抵抗を接続するノードに接続された複数の増幅回路を有する。図7(a)の電圧供給回路は、出力電圧V0,V21C,V21S,V34S,V34Cを供給する。
【0035】
増幅回路群132を形成する各増幅回路(Gain)は、例えば図7(b)に示す如き接続のオペアンプ1320を有する。増幅回路群132内の各オペアンプ1320は、例えば25Vの共通の電源電圧で駆動される。オペアンプ1320の出力電流が例えば10mAの場合、例えば6Vの出力信号を出力する場合であれば、各オペアンプ1320の消費電力は25V×10mA=250mWとなる。
【0036】
この例では、表示素子部18の画像描画時にはセグメントドライバ16はV0=24V、V21S=12V、V34S=12Vの出力電圧が必要となり、コモンドライバ17はV0=24V、V21C=18V、V34C=6Vの出力電圧が必要となる。又、セグメントドライバ16の出力電圧はV0≧V21S≧V34S≧V5≧0Vなる関係を満足し、コモンドライバ17の出力電圧はV0≧V21C≧V34C≧V5≧0Vなる関係を満足する。つまり、描画時のセグメントドライバ16及びコモンドライバ17の出力電圧は、V0≧V21≧V34≧V5≧0Vなる関係を満足する。
【0037】
図8は、表示素子部18の非選択領域を説明する図である。単純マトリクス構造を有する表示素子部18の描画の単位は1ラインであり、残りのラインは描画しない非選択領域181を形成する。描画時に表示素子部18に印加される電圧のうち、選択ライン18Lに印加される電圧は例えば±24V(図8において黒で示す表示素子)又は±12V(図8において白で示す表示素子)であり、非選択領域181に印加される駆動電圧は例えば±6Vである。コレステリック液晶を用いた表示装置1の表示素子部18では、図9に示すように、容量性負荷の表示素子(画素又はドットとも言う)18Eがマトリクス状に配置された構造を有する。図9が、表示素子18Eがマトリクス状に配置された構造を有する表示素子部18を説明する図である。このため、非選択領域181に印加される電圧は選択ライン18Lに印加される電圧と比べると低電圧ではあるものの、非選択領域181は表示素子部18の表示面積の大半を占めるため、表示素子部18の消費電力は非選択領域181における消費電力が支配的となる。又、液晶は交流駆動方式で駆動されるため、表示素子部18の表示素子を駆動する電圧に対しては極性反転が必要である。
【0038】
一方、例えば24V,18V,12V,12V,6Vの5つの駆動電圧を供給するため電圧供給回路は、図7(a)に示すように共通の電源からの電源電圧Vrefを用いる複数のオペアンプ1320で構成されている。このため、非選択領域181に印加される駆動電圧が例えば±6Vであっても、電源電圧としては複数のオペアンプ1320が用いる共通の電源からの25Vが使用される。その結果、表示素子部18の表示面積に比例して表示素子部18を駆動するための駆動電力が増加する。
【0039】
図10は、セグメントドライバ16又はコモンドライバ17内部の一例を示す図である。図10に示すドライバは、図示の如く接続されたインバータ31、4個の保護ダイオード又は寄生ダイオードで形成されたダイオード群32、及び6個のスイッチで形成されたスイッチ群33を有する。スイッチ群33は、セグメント/コモン切替信号S/Cにより制御される2個のスイッチ、画像データDataにより制御される2個のスイッチ、パルス極性制御信号FRにより制御される1個のスイッチ、及びドライバ出力オフ信号/DSPOFにより制御される1個のスイッチを有する。スイッチ群33のスイッチの制御により、ドライバは多電圧生成部13からの電圧V0,V21,V34,V5のいずれかの電圧を出力電圧OUTとして出力する。図10に示すドライバは、セグメント/コモン切替信号S/Cの論理レベルを第1の値に固定することによりセグメントドライバ16として使用可能であり、第2の値に固定することによりコモンドライバ17として使用可能である。
【0040】
図10に示すドライバの出力電圧も、V0≧V21≧V34≧V5≧0Vなる上記の関係を満足する。これは、図10に示すドライバのように、V0,V21,V34,V5の電位を有するノードの間にはダイオードが設けられているために、上記の関係を満たさないとダイオード経由で貫通電流が流れてしまうからである。上記の関係を満たさないと、最悪の場合、ドライバが破損する可能性がある。尚、ドライバ内部で貫通電流が流れても、貫通電流はそのドライバ内で発生するものであるため、セグメントドライバ16の出力電圧とコモンドライバ17の出力電圧との間には上記の関係のような特別な制約は無い。
【0041】
次に、表示装置1の消費電力を低減可能な多電圧生成部13の他の例を説明する。図11は、多電圧生成部13の他の例を説明する図である。
【0042】
図11は、多電圧生成部13において、昇圧部12からのリファレンス電圧Vrefに基づいて各種電圧を生成する電圧供給回路を示す。この電圧供給回路は、抵抗群131と、増幅回路部1311,1312を含む増幅回路群131Aを有する。抵抗群131は、リファレンス電圧(電源)Vrefと接地(0V)の間に接続された複数の直列接続された抵抗を有する。増幅回路部1311,1312は、抵抗群131の隣接する抵抗を接続するノードに接続された複数の増幅回路1320を有する。各増幅回路1320は、オペアンプで形成されている。
【0043】
増幅回路部1311内の増幅回路1320(即ち、オペアンプ)は、例えば25Vの電源電圧V1で駆動される。一方、増幅回路部1312内の増幅回路1320(即ち、オペアンプ)は、例えば13Vの電源電圧V2で駆動される。電源電圧V1,V2(V1>V2)は、別々の電源から供給される。増幅回路部1311は、駆動電圧V0=24V、V21C=18V、及びV21S=12Vを出力する。一方、増幅回路部1312は、駆動電圧V34S=12V及びV34C=6Vを出力する。この例では、増幅回路部1311が出力する駆動電圧V0,V21C,V21Sの間には6Vの電位差があり、増幅回路1312が出力する駆動電圧V34S,V34Cの間には6Vの電位差がある。
【0044】
このように、図11の多電圧生成部13では、増幅回路群131A内の増幅回路(即ち、オペアンプ)1320を駆動する電源に、高電圧側の25Vと低電圧側の13Vの2個の別々の電源を用いている。この例では、2種類の電源電圧は、駆動電圧に対するマージンを考慮して25V及び13Vであるが、電圧値はこれらに限定されるものではない。電源電圧までの電圧を出力可能な所謂レール・ツー・レール(Rail-to-Rail)タイプのオペアンプを用いる場合であれば、上記の如き電圧値の駆動電圧V0,V21C,V21S,V34S,V34Cを出力する場合の2種類の電源電圧は例えば24V及び12Vであっても良い。
【0045】
図12は、表示装置1の動作を説明するタイミングチャートである。又、図13は第1のフェーズにおける表示素子部18を説明する図、図14は第2のフェーズにおける表示素子部18を説明する図、図15は第3のフェーズにおける表示素子部18を説明する図である。尚、図13〜図15では、説明の便宜上、表示素子部18が3×3個の表示素子18Eがマトリクス状に配置された構造を有するものとする。
【0046】
図12は、パルス極性制御信号FR、データラッチ・スキャンシフト信号LPSEG、画像データData、切替制御信号CNT、コモンドライバ17が表示素子部18に印加する電圧Vcom、セグメントドライバ16が表示素子部18に印加する電圧Vseg、及び表示素子部18の非選択領域181に印加される電圧Vusrを示す。コモンドライバ17の出力電圧Vcomは、非選択領域181に対しては6Vである。又、セグメントドライバ16の出力電圧Vsegは、オン画素に対しては24Vである。
【0047】
先ず、図12に示すように、第1のフェーズPh1では、パルス極性制御信号FR=Low(負極性設定)で多電圧生成部13からの駆動電圧の供給、即ち、ドライバ16,17への電圧の印加を開始する。第1のフェーズPh1では、セグメントドライバ16はオン(ON)の表示素子18EにV5=0Vなる電圧を印加し、オフ(OFF)の表示素子18EにはV34S=12Vなる電圧を印加する。コモンドライバ17は、選択ライン18LにV0=24Vなる電圧を印加し、非選択ライン18U(即ち、非選択領域181)にV34C=6Vなる電圧を印加することで、非選択領域181内の表示画素18Eを±6Vで充電する。
【0048】
図13は、第1のフェーズPh1における電圧印加の例を示す。選択ライン18Lは1ラインあり、残りは非選択ライン18Uである。オンとなる表示素子18E(以下、「オン画素」と言う)には0V−24V=−24Vなる電圧が印加され、オフとなる表示素子(以下、「オフ画素」と言う)には0V−12V=−12Vなる電圧が印加される。又、残りの非選択ライン18Uの画素18Eには0V−6V=−6V又は12V−6V=+6Vなる電圧が印加される。図13において、例えば表示素子18E1はオン画素であり、表示素子18E2,18E3はオフ画素である。図11に示す多電圧生成部13の構成により、非選択ライン18Uの表示素子18Eに供給される電圧は、13Vの低電圧側の電源からの電源電圧V2で駆動される増幅回路(即ち、オペアンプ)1320が出力する駆動電圧に基づくものとなる。つまり、13Vの電源電圧V2を用いて非選択画素18E2,18E3を±6Vで充電する。表示素子部18に対する負極性で正規の電圧印加時間が経過した後、第2のフェーズPh2へ移行する。
【0049】
次に、図12に示すように、第1のフェーズPh1から第2のフェーズPh2に移行する。第2のフェーズPh2への移行時の制御として、切替制御信号CNTに応答して画像データDataのオン/オフ(ON/OFF)状態、即ち、極性を反転回路部で反転してセグメントドライバ16に入力する。パルス極性制御信号FRは、第1のフェーズPh1の場合と同様に負極性設定のままである。この画像データDataの極性反転により、セグメントドライバ16の出力電圧は第1のフェーズPh1における出力電圧と反対の極性になる。その結果、第1のフェーズPh1における非選択ライン18Uの表示素子18Eに印加される±6Vの電圧の極性も反対の極性になる。つまり、図1のフェーズPh1では6Vの電圧を印加されていた表示素子18E画素は、第2のフェーズPh2では−6Vの電圧を印加され、第1のフェーズPh1では−6Vの電圧を印加されていた表示素子18Eは第2のフェーズPh2では+6Vの電圧を印加される。このように、非選択画素に印加される電圧の極性は、第1のフェーズPh1と第2のフェーズPh2とで反転する。尚、選択ライン18Lにも電圧が印加され、オン画素の反転画素に12Vの電圧が印加され、オフ画素の反転画素に24Vの電圧が印加される。ただし、単純マトリクス構造を有する画素表示部18では表示素子18Eの電極が繋がっているため、非選択ライン18Uの全表示素子18Eが+6V又は−6Vに充電し終えるまでは12V又は24Vに到達することはない。極性設定は負極性のままであるので、オペアンプ電源は低電圧側13V電源が非選択画素±6Vの充電に使用される。
【0050】
図14は、第2のフェーズPh2における電圧印加の例を示す。図14中、図13と同一部分には同一符号を付し、その説明は省略する。図14において、表示素子18E1,18E2はオフ画素であり、表示素子18E3はオン画素である。第2のフェーズPh2では、非選択ライン18Uの表示素子18Eに印加されている+6Vの電圧の極性反転を目的とし、非選択領域181の正極性充電が終了次第第3のフェーズPh3へ移行する。従って、選択ライン18Lのオン画素及びオフ画素は+6V以上の電圧を印加されずに第2のフェーズPh3へ移行することになる。
【0051】
次に、図12に示すように、第2のフェーズPh2からフェーズPh3に移る。第3のフェーズPh3への移行時の制御として、切替制御信号CNTに応答して画像データDataのオン/オフ状態、即ち、極性を反転回路部で再度反転してセグメントドライバ16に入力する。パルス極性制御信号FRは、正極性設定へ変更される。第3のフェーズPh3では、画像データDataの極性の再反転により元の極性の画像データDataに戻っており、第1のフェーズPh1との違いはパルス極性制御信号FRにより極性が負極性設定から正極設定に変わったことである。このとき、セグメントドライバ16はオン画素にV0=24Vなる電圧を印加し、オフ画素にはV21S=12Vなる電圧を印加する。コモンドライバ17は、選択ライン18LにV5=0Vなる電圧を印加し、非選択ライン18UにV21C=18Vなる電圧を印加する。
【0052】
図15は、第3フェーズPh2における電圧印加の例を示す。図15中、図13及び図14と同一部分には同一符号を付し、その説明は省略する。図15において、表示素子18E1はオン画素であり、表示素子18E2,18E3はオフ画素である。第3のフェーズPh3では、オン画素には24V−0V=24Vなる電圧が印加され、オフ画素には12V−0V=12Vなる電圧が印加される。又、残りの非選択ライン18Uの画素には24V−18V=+6V又は12V−18V=−6Vなる電圧が印加される。非選択ライン18Uの表示素子18Eは第2のフェーズPh2で既に充電されているため、非選択ライン18Uは+6Vの電圧を保持(又は、維持)するだけで良く、充電されることは無い。図15に示す電圧Vustの丸Tで囲んだ期間では、非選択ライン19Uの表示素子18Eが+6Vで充電される。従って、第3のフェーズPh3では、選択ライン18Lの1ラインに印加される電圧のみが、25Vの高電圧側の電源からの電源電圧V1で駆動される増幅回路(即ち、オペアンプ)1320が出力する駆動電圧に基づくものとなる。このように、一度に駆動される選択ライン18Lは1ラインのみであるため、駆動に伴う負荷は従来の駆動方式と比べると比較的小さい。
【0053】
最後に、正極性で正規の電圧印加時間が経過した後、次に走査するべきラインが選択ライン18Lとして選択され、処理は第1のフェーズPh1へ戻る。以下同様にして、各選択ライン18Lが選択される毎に、上記の第1〜第3のフェーズPh1〜Ph3が繰り返される。
【0054】
本実施例では、第1のフェーズPh1から第3のフェーズPh3へ移行する際に第2のフェーズPh2を経由する。この第2のフェーズPh2では、続く第3のフェーズPh3における非選択ライン18Uの表示素子18Eの充電を事前に行っておく。多電圧生成部13は上記の如き構成の電圧供給回路を有するので、第1のフェーズPh1及び第2のフェーズPh2の処理は13Vの低電圧側の電源からの電源電圧V2で駆動される増幅回路(即ち、オペアンプ)1320が出力する駆動電圧に基づくものとなり、25Vの高電圧側の電源からの電源電圧V1で駆動される増幅回路(即ち、オペアンプ)1320が出力する駆動電圧に基づく処理は第3のフェーズPh3において選択ライン18Lに対してのみ行われる。このように、表示素子部18内の大部分の表示素子18Eに対する処理が低電圧側の電源からの電源電圧V2で駆動される増幅回路(即ち、オペアンプ)1320が出力する駆動電圧に基づくものなので、従来の駆動方法と比べると表示装置1の消費電力を低減することができる。
【0055】
図16は、本発明の他の実施例における表示装置の一例を示すブロック図である。図16中、図1と同一部分には同一符号を付し、その説明は省略する。
【0056】
図16に示す表示装置111では、ホスト装置としてCPU220が設けられており、図1の反転回路の代わりにインバータ回路221及びスイッチ回路222で形成された反転回路部が設けられている。反転回路部は、ドライバ制御回路15又はCPU220等からスイッチ回路222に入力される切替制御信号CNTに応答して、画像データをそのままの極性で、或いは、極性を反転してドライバ制御回路15を経由してセグメントドライバ16に入力する。上記の如く、反転回路部は、表示素子部18への負極性の電圧の印加と正極性の電圧の印加の間に、表示素子部18に供給される画像データを反転させて表示素子の充電を行い、再度画像データを反転する。表示装置111の動作のタイミングは、図12と共に説明したタイミングと同じである。
【0057】
図17は、多電圧生成部13の更に他の例を説明する図である。図17中、図11と同一部分には同一符号を付し、その説明は省略する。
【0058】
図17は、多電圧生成部13において、昇圧部12からのリファレンス電圧Vrefに基づいて各種電圧を生成する電圧供給回路を示す。この電圧供給回路は、抵抗群131と、増幅回路部1321,1322,1323を含む増幅回路群131Bを有する。増幅回路部1321,1322,1323は、抵抗群131の隣接する抵抗を接続するノードに接続された複数の増幅回路1320を有する。各増幅回路1320は、オペアンプで形成されている。
【0059】
増幅回路部1321内の増幅回路1320(即ち、オペアンプ)は、例えば25Vの電源電圧V1で駆動される。又、増幅回路部1322内の増幅回路1320(即ち、オペアンプ)は、例えば13Vの電源電圧V2で駆動される。更に、増幅回路部1323内の増幅回路1320(即ち、オペアンプ)は、例えば7Vの電源電圧V3で駆動される。電源電圧V1,V2,V3(V1>V2>V3)は、別々の電源から供給される。増幅回路部1321は、駆動電圧V0=24V、V21C=18V、及びV21S=12Vを出力する。増幅回路部1322は、駆動電圧V34S=12Vを出力し、増幅回路部1323は、駆動電圧V34C=6Vを出力する。
【0060】
このように、図17の多電圧生成部13では、増幅回路群131B内の増幅回路(即ち、オペアンプ)1320を駆動する電源に、高電圧側の25Vと、中電圧側の13Vと、低電圧側の7Vの3個の別々の電源を用いている。この例では、3種類の電源電圧は、駆動電圧に対するマージンを考慮して25V、13V及び7Vであるが、電圧値はこれらに限定されるものではない。電源電圧までの電圧を出力可能な所謂レール・ツー・レール(Rail-to-Rail)タイプのオペアンプを用いる場合であれば、上記の如き電圧値の駆動電圧V0,V21C,V21S,V34S,V34Cを出力する場合の3種類の電源電圧は例えば24V、12V、及び6Vであっても良い。このように、増幅回路群内の増幅回路部の数、即ち、増幅回路群内の増幅回路部を駆動する電源の数は、2個に限定されず、3個以上であっても良い。
【0061】
尚、電圧V0,V21S,V21C,V34S,V34C,V5の電圧値は、上記の関係を満たすものであれば、上記各実施例における電圧値に限定されないことは言うまでもない。
【0062】
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
(付記1)
表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法であって、
第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路とから駆動電圧を供給する工程と、
前記駆動回路部により前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行う工程と、
前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持する工程と、
前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転させて前記表示素子の充電を行う工程と、
前記第一反転させた画像データの極性を第二反転する工程とを含むことを特徴とする駆動方法。
(付記2)
前記負極性の電圧の印加を前記正極性の電圧の印加より先に行うことを特徴とする付記1記載の駆動方法。
(付記3)
極性が前記第一反転した画像データを前記非選択領域内の表示素子の充電が終了までの時間だけ前記表示素子部に供給することを特徴とする付記2記載の駆動方法。
(付記4)
前記第一反転させた画像データの極性を前記第二反転した場合に、正極性の駆動電圧を前記駆動回路部に供給することを特徴とする付記2又は3記載の駆動方法。
(付記5)
前記駆動回路部による前記表示素子部への前記正極性の電圧の印加時間は、前記負極性の電圧の印加時間より、前記第一反転された画像データが前記表示素子部に供給される時間に対応する時間だけ短いことを特徴とする付記2乃至4のいずれか1項記載の駆動方法。
(付記6)
マトリクス状に配置された表示素子を有する表示素子部と、
画像データ及び駆動電圧に基づいて前記表示素子部を駆動する駆動回路部と、
第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路を有し、前記駆動電圧を前記駆動回路部に供給する電圧供給回路と、
前記画像データをそのままの極性で、或いは、極性を反転して前記駆動回路部に入力する反転回路部とを備え、
前記駆動回路部は、前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行うと共に、前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持し、
前記反転回路部は、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、前記第一反転させた画像データの極性を第二反転することを特徴とする表示装置。
(付記7)
前記電圧供給回路は、前記負極性の電圧の印加を前記正極性の電圧の印加より先に行うように前記駆動回路部に駆動電圧を供給することを特徴とする付記6記載の表示装置。
(付記8)
前記反転回路部は、極性が前記第一反転した画像データを、前記非選択領域内の表示素子の充電が終了までの時間だけ前記表示素子部に供給することを特徴とする付記7記載の表示装置。
(付記9)
前記電圧供給回路は、前記反転回路部が前記第一反転させた画像データの極性を前記第二反転した場合に、正極性の駆動電圧を前記駆動回路部に供給することを特徴とする付記7又は8記載の表示装置。
(付記10)
前記駆動回路部による前記表示素子部への前記正極性の駆動電圧の印加時間は、前記負極性の駆動電圧の印加時間より、前記第一反転された画像データが前記表示素子部に供給される時間に対応する時間だけ短いことを特徴とする付記7乃至9のいずれか1項記載の表示装置。
(付記11)
前記表示素子部は、コレステリック液晶を有することを特徴とする付記6乃至10のいずれか1項記載の表示装置。
(付記12)
前記表示素子部は、柔軟性を有する構造を備えることを特徴とする付記11記載の表示装置。
【0063】
以上、開示の駆動方法及び表示装置を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【符号の説明】
【0064】
1,111 表示装置
11 電源
12 昇圧部
13 多電圧生成部
14 クロック生成部
15 ドライバ制御回路
16 セグメントドライバ
17 コモンドライバ
18 表示素子部
21,221 インバータ回路
22,222 スイッチ回路
220 CPU
【特許請求の範囲】
【請求項1】
表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法であって、
第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路とから駆動電圧を供給する工程と、
前記駆動回路部により前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行う工程と、
前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持する工程と、
前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転させて前記表示素子の充電を行う工程と、
前記第一反転させた画像データの極性を第二反転する工程とを含むことを特徴とする駆動方法。
【請求項2】
マトリクス状に配置された表示素子を有する表示素子部と、
画像データ及び駆動電圧に基づいて前記表示素子部を駆動する駆動回路部と、
第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路を有し、前記駆動電圧を前記駆動回路部に供給する電圧供給回路と、
前記画像データをそのままの極性で、或いは、極性を反転して前記駆動回路部に入力する反転回路部とを備え、
前記駆動回路部は、前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行うと共に、前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持し、
前記反転回路部は、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、前記第一反転させた画像データの極性を第二反転することを特徴とする表示装置。
【請求項3】
前記電圧供給回路は、前記負極性の電圧の印加を前記正極性の電圧の印加より先に行うように前記駆動回路部に駆動電圧を供給することを特徴とする請求項2記載の表示装置。
【請求項4】
前記反転回路部は、極性が前記第一反転した画像データを、前記非選択領域内の表示素子の充電が終了までの時間だけ前記表示素子部に供給することを特徴とする請求項3記載の表示装置。
【請求項5】
前記電圧供給回路は、前記反転回路部が前記第一反転させた画像データの極性を前記第二反転した場合に、正極性の駆動電圧を前記駆動回路部に供給することを特徴とする請求項3又は4記載の表示装置。
【請求項6】
前記駆動回路部による前記表示素子部への前記正極性の駆動電圧の印加時間は、前記負極性の駆動電圧の印加時間より、前記第一反転された画像データが前記表示素子部に供給される時間に対応する時間だけ短いことを特徴とする請求項3乃至5のいずれか1項記載の表示装置。
【請求項1】
表示装置の表示素子部内にマトリクス状に配置された表示素子を駆動する駆動回路部に駆動電圧を供給して駆動する駆動方法であって、
第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路とから駆動電圧を供給する工程と、
前記駆動回路部により前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行う工程と、
前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持する工程と、
前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転させて前記表示素子の充電を行う工程と、
前記第一反転させた画像データの極性を第二反転する工程とを含むことを特徴とする駆動方法。
【請求項2】
マトリクス状に配置された表示素子を有する表示素子部と、
画像データ及び駆動電圧に基づいて前記表示素子部を駆動する駆動回路部と、
第1の電源からの電源電圧で駆動される第1の回路と、前記第1の電源より低い電源電圧を供給する第2の電源からの電源電圧で駆動される第2の回路を有し、前記駆動電圧を前記駆動回路部に供給する電圧供給回路と、
前記画像データをそのままの極性で、或いは、極性を反転して前記駆動回路部に入力する反転回路部とを備え、
前記駆動回路部は、前記表示素子部の非選択領域内の表示素子に対して、前記第2の回路からの駆動電圧による充電を行うと共に、前記第2の回路からの駆動電圧を用いて前記非選択領域内の表示素子の電圧を維持し、
前記反転回路部は、前記表示素子部への負極性の電圧の印加と正極性の電圧の印加の間に、前記表示素子部に供給される画像データの極性を第一反転した表示素子に対して充電を行うと共に、前記第一反転させた画像データの極性を第二反転することを特徴とする表示装置。
【請求項3】
前記電圧供給回路は、前記負極性の電圧の印加を前記正極性の電圧の印加より先に行うように前記駆動回路部に駆動電圧を供給することを特徴とする請求項2記載の表示装置。
【請求項4】
前記反転回路部は、極性が前記第一反転した画像データを、前記非選択領域内の表示素子の充電が終了までの時間だけ前記表示素子部に供給することを特徴とする請求項3記載の表示装置。
【請求項5】
前記電圧供給回路は、前記反転回路部が前記第一反転させた画像データの極性を前記第二反転した場合に、正極性の駆動電圧を前記駆動回路部に供給することを特徴とする請求項3又は4記載の表示装置。
【請求項6】
前記駆動回路部による前記表示素子部への前記正極性の駆動電圧の印加時間は、前記負極性の駆動電圧の印加時間より、前記第一反転された画像データが前記表示素子部に供給される時間に対応する時間だけ短いことを特徴とする請求項3乃至5のいずれか1項記載の表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2011−128441(P2011−128441A)
【公開日】平成23年6月30日(2011.6.30)
【国際特許分類】
【出願番号】特願2009−287961(P2009−287961)
【出願日】平成21年12月18日(2009.12.18)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成23年6月30日(2011.6.30)
【国際特許分類】
【出願日】平成21年12月18日(2009.12.18)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]