高周波回路
【課題】可変減衰器及び高周波スイッチの機能を単独回路で構成した高周波回路を得る。
【解決手段】一対の入出力端子1a,1b間に2つ以上の伝送線路2a,2bが直列に接続され、前記入出力端子1a,1bと前記伝送線路2a,2bの接続点にそれぞれ設けられた、一端が該接続点に接続され他端が抵抗4a,4bを介して接地された少なくとも1つのスイッチング素子を含む第1のスイッチング素子部3a,3cと、前記伝送線路2a,2b間の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が接地または高周波信号接地部が設けられた少なくとも1つのスイッチング素子を含む第2のスイッチング素子部3bと、各前記第1のスイッチング素子部3a,3cの電流、電圧制御を行う第1の制御回路8a,7a,7c,5eと、各前記第2のスイッチング素子部3bの電流、電圧制御を行う第2の制御回路8b,7b,5fと、を備えた。
【解決手段】一対の入出力端子1a,1b間に2つ以上の伝送線路2a,2bが直列に接続され、前記入出力端子1a,1bと前記伝送線路2a,2bの接続点にそれぞれ設けられた、一端が該接続点に接続され他端が抵抗4a,4bを介して接地された少なくとも1つのスイッチング素子を含む第1のスイッチング素子部3a,3cと、前記伝送線路2a,2b間の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が接地または高周波信号接地部が設けられた少なくとも1つのスイッチング素子を含む第2のスイッチング素子部3bと、各前記第1のスイッチング素子部3a,3cの電流、電圧制御を行う第1の制御回路8a,7a,7c,5eと、各前記第2のスイッチング素子部3bの電流、電圧制御を行う第2の制御回路8b,7b,5fと、を備えた。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は高周波信号を通過および遮断することに加え、入出力端子間の減衰量を可変にすることができる機能を備えた高周波回路に関するものである。
【背景技術】
【0002】
例えば下記特許文献1には図10に示すような従来の高周波スイッチの回路構成図が開示されている。この従来の高周波スイッチは入力端子101から第1の出力端子104へは直列にダイオードD101が接続されており、出力端子104を入力端子とした第2の出力端子103へは使用周波数において電気長が1/4波長となる伝送線路TLとシャント接続されたダイオードD102が接続されている。本スイッチは単一の制御端子102からバイアス電圧を印加することで、2つの出力経路を切替えることができる。
【0003】
また下記非特許文献1には図11に示すような従来の可変減衰器の回路構成図が開示されている。この従来の可変減衰器は入出力端子間にダイオードをシリーズおよびシャントに接続しπ型の回路を構成している。本回路ではダイオードに流れる電流値を制御し、ダイオードを可変抵抗素子として扱うことで、π型の可変減衰器として動作させるものである。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2002−261652号公報
【非特許文献】
【0005】
【非特許文献1】Dawood Shekari Beyragh, Hamid Pahlevaninezhad, and Seyed Reza Motahari著、“A Broadband Low Reflection Electronically PIN Diode-based Attenuator”、Ultra-Wideband, 2007. ICUWB 2007. IEEE International Conference、pp.800-804、Sept. 2007
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、従来技術には以下のような課題がある。
従来の可変減衰器を高周波スイッチとして用いた場合では、入出力間に直列にダイオードが接続される構成となるため、入出力端子間を低損失で通過させることが難しく、また、入出力端子間遮断時に高耐電力特性を実現することも難しい。
また、従来の高周波スイッチは入出力端子間を通過/遮断させる、もしくは複数の出力端子を切替えるものであるため、可変減衰器として動作させるための制御機構を備えていなかった。そのため、可変減衰器と高周波スイッチは独立した機能を有する回路であり、両方の機能を備えた高周波回路は上記2種類の回路を接続する必要があった。
【0007】
本発明は前記のような課題を解決するためのものであり、可変減衰器および高周波スイッチの機能を単独の回路で構成した高周波回路を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明は、一対の入出力端子間に2つ以上の伝送線路が直列に接続され、前記入出力端子と前記伝送線路の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が抵抗を介して接地された少なくとも1つのスイッチング素子を含む第1のスイッチング素子部と、前記伝送線路間の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が接地または高周波信号接地部が設けられた少なくとも1つのスイッチング素子を含む第2のスイッチング素子部と、各前記第1のスイッチング素子部の電流,電圧制御を行う第1の制御回路と、各前記第2のスイッチング素子部の電流,電圧制御を行う第2の制御回路と、を備えたことを特徴とする高周波回路にある。
【発明の効果】
【0009】
本発明では、入力端子と出力端子間を通過および遮断する従来のスイッチング機能に加え、遮断時に伝送線路間の接続点に接続された第2のスイッチング素子部に印加するバイアス電圧を制御することで、入出力端子間のアイソレーションを可変することが可能となるため、可変減衰器および高周波スイッチとしての機能を備えた高周波回路を提供できる。
【図面の簡単な説明】
【0010】
【図1】本発明の実施の形態1による高周波回路の構成図である。
【図2】本発明の実施の形態1における入出力端子間通過時の等価回路図である。
【図3】本発明の実施の形態1における入出力端子間遮断時の等価回路図である。
【図4】PINダイオードの順方向電流に対する抵抗値の例について示す図である。
【図5】本発明の実施の形態1における抵抗31bの抵抗値を変化させたときの入出力端子間遮断時のアイソレーションを示す図である。
【図6】本発明の実施の形態2における高周波回路の構成図である。
【図7】本発明の実施の形態3における高周波回路の構成図である。
【図8】本発明の実施の形態4における高周波回路の構成図である。
【図9】本発明の実施の形態5における高周波回路の構成図である。
【図10】従来の高周波スイッチの構成図である。
【図11】従来の可変減衰器の構成図である。
【発明を実施するための形態】
【0011】
以下、本発明による高周波回路を各実施の形態に従って図面を用いて説明する。なお、各実施の形態において、同一もしくは相当部分は同一符号で示し、重複する説明は省略する。
【0012】
実施の形態1.
図1は本発明の実施の形態1による高周波回路の構成図である。図1において、第1および第2の高周波信号入出力端子1a,1b間に第1および第2の伝送線路2a,2bが直列に接続されている。第1および第2の伝送線路2a,2bは、所要中心周波数において電気長が1/4波長となるように設定される。
【0013】
ダイオード3aは、一端(アノード)が入出力端子1aと伝送線路2aとの接続点に接続され、他端(カソード)は抵抗4aを介して接地されている。なお以下では、接続点とは双方が電気的に接続する点を意味し、他の素子が間に介在する場合も含むものとする。ここで、抵抗4aは、系のインピーダンスと同じ値に設定される。ダイオード3bは、一端(アノード)が伝送線路2aと伝送線路2bとの接続点に接続され、他端(カソード)は接地されている。ダイオード3cは、一端(アノード)が伝送線路2bと入出力端子1bとの接続点に接続され、他端(カソード)は抵抗4bを介して接地されている。ここで、抵抗4bは系のインピーダンスと同じ値に設定される。
【0014】
制御端子8aは、第1の経路はインダクタ7aを介して入出力端子1aと伝送線路2aとの接続点に接続され、第2の経路はインダクタ7cを介して伝送線路2bと入出力端子1bとの接続点に接続されており、さらに、一端がインダクタ7aとインダクタ7cの接続点と制御端子8aとの接続点に接続され、他端が接地されたキャパシタ5eを備える。制御端子8bは、インダクタ7bを介して伝送線路2aと伝送線路2bとの接続点に接続されており、さらに、一端が制御端子8bとインダクタ7bとの接続点に接続され、他端が接地されたキャパシタ5fを備える。制御端子8aはダイオード3a,3cに、制御端子8bはダイオード3bにそれぞれバイアス電圧を与える。
【0015】
入出力端子1aと伝送線路2aとの接続点と入出力端子1aとの間にキャパシタ5a、入出力端子1aと伝送線路2aとの接続点と伝送線路2aとの間にキャパシタ5c、伝送線路2bと入出力端子1bとの接続点と伝送線路2bとの間にキャパシタ5d、伝送線路2bと入出力端子1bとの接続点と入出力端子1bとの間にキャパシタ5b、がそれぞれDCカット用として挿入されている。ダイオード3a、3bおよび3cは例えばPINダイオードからなる。
【0016】
次に動作について説明する。本回路はダイオードのオン/オフの切替によりスイッチング動作を行うものであり、ダイオードはオン状態では抵抗、オフ状態では容量とみなすことができる
【0017】
図2に制御端子8a,8bから(負のバイアス電圧を与えた状態にして)入出力端子1a,1b間を通過させる場合の等価回路を示す。この状態ではダイオード3a、3bおよび3cは全てオフ状態(容量)として用いる。ダイオード3a、3bおよび3cが示す電気容量32a、32bおよび32cの容量値が十分に小さい場合、入出力端子1aより入力された信号は入出力端子1bへと出力される。
【0018】
図3に制御端子8a,8bに正のバイアス電圧を与えた状態にして入出力端子1a,1b間を遮断する場合の等価回路を示す。この状態ではダイオード3a、3bおよび3cは全てオン状態(抵抗)として用いる。ダイオード3a、3bおよび3cが示す電気抵抗31a、31bおよび31cの抵抗値が十分に小さい場合、入出力端子1aより入力された信号はダイオード3aが示す抵抗31aを介し、抵抗4aへと入力される。抵抗4aは系のインピーダンスと同じ値であるため、入力された信号は反射せず、抵抗4aにて吸収される。
【0019】
以上のように本回路では、入出力端子間の通過/遮断を切替えることができる。
【0020】
次に本回路を可変減衰器として動作させる場合について説明する。本状態における等価回路は図3に示す、入出力端子1a,1b間を遮断する場合とほぼ同様であるが、ダイオード3bが示す抵抗31bを、バイアス電圧を制御し、ダイオードに流れるバイアス電流を制御することにより可変抵抗素子として用いる点が異なる。
【0021】
本状態において、入出力端子間1a,1bのアイソレーションを決定づける素子はダイオード3bが示す抵抗31bの抵抗値である。また、図4にPINダイオードの順方向電流(Forward Current)に対する抵抗値(Resistance)の例を示す。よって、制御端子8bのバイアス電圧を制御することで、ダイオード3bの抵抗値を可変し、アイソレーションを変化させることが可能となる。図5に抵抗31bの抵抗値を変化させた場合の入出力端子間遮断時の周波数とアイソレーションとの関係の例を示す。抵抗31bの抵抗値を大きくすることで、アイソレーションを低くすることができることが分かる。よって本回路では可変減衰器として動作させることができる。
【0022】
なお、本回路は可変減衰器としての動作時においてもアイソレーション量を調整することで、入出力端子間を通過/遮断とするスイッチと等価な動作を示すことができる。
【0023】
実施の形態2.
図6は本発明の実施の形態2による高周波回路の構成図である。図6に示す高周波回路は、例えばPINダイオードで構成されるダイオード3bが先端開放スタブ6aを用いて高周波信号を接地するようにされている。ここで、先端開放スタブ6aは所要中心周波数において電気長が1/4波長となるように設定される。制御端子8bはインダクタ7bを介してダイオード3bと先端開放スタブ6aの接続点に接続されており、また一端が制御端子8bとインダクタ7bとの接続点に接続され、他端が接地されたキャパシタンス5fを備えている。また、ダイオード3aおよびダイオード3cは制御端子8aからのバイアス回路により共通のバイアス電圧を印加することができる。
【0024】
次に動作について説明する。本回路の基本動作は実施の形態1による動作と同様であるが、ダイオード3bに印加される電圧がバイアス端子である制御端子8aと8bに印加されるバイアス電圧の差となる点が異なる。
【0025】
以上のように構成することで、ダイオード3aおよび3cのバイアス回路を共通化することができ、これによりさらに、DCカットに用いるキャパシタの数を減らすことができ(図1のキャパシタ5c,5d参照)、回路の部品点数を少なく構成することができる。
【0026】
実施の形態3.
図7は本発明の実施の形態3による高周波回路の構成図である。図7に示す高周波回路は、図6の高周波回路に対して、ダイオード3aと抵抗4aの間にキャパシタ5gを直列に接続し、ダイオード3cと抵抗4bの間にキャパシタ5hを直列に接続した。さらに、一端をダイオード3aとキャパシタ5gとの接続点に接続し他端を接地した高インピーダンス線路からなる伝送線路9a、一端をダイオード3cとキャパシタ5hとの接続点に接続し他端を接地した高インピーダンス線路からなる伝送線路9bを備えている。
【0027】
本回路ではダイオード3a,3cに流れるバイアス電流を抵抗4a,4bを介さずに伝送線路9aおよび9bを介して接地することで、バイアス電流が抵抗で消費されないため、消費電力を低減することができる。
【0028】
実施の形態4.
図8は本発明の実施の形態4による高周波回路の構成図である。図8に示す高周波回路は、図6の高周波回路に対して、ダイオード3aにダイオード3dを並列接続して構成した回路である。
【0029】
本回路では、ダイオード3a,3dを並列接続することで流れるRF電流を分散させることができるため、ダイオード1つあたりの消費電力および発熱を抑えることができる。その結果、本高周波回路の耐電力を向上させることができる。また、ダイオード3bを同様にして2つのダイオードを並列接続して構成した場合についても上記と同等の効果を得ることができる。さらに、ダイオードを3つ以上並列接続した場合でも上記と同等の効果を奏することができる。
【0030】
実施の形態5.
図9は本発明の実施の形態5による高周波回路の構成図である。図9に示す高周波回路は、図6の高周波回路に対して、伝送線路2a,2b間に伝送線路2cを直列に接続した。また一端(アノード)を伝送線路2bと伝送線路2cとの接続点に接続し、他端(カソード)を先端開放スタブ6bによって高周波信号を接地するようにされたダイオード3eを設けた。また制御端子8bは、インダクタ7bを介してダイオード3bと先端開放スタブ6aとの接続点に接続する経路と、インダクタ7dを介してダイオード3eと先端開放スタブ6bとの接続点に接続する経路を有している。
【0031】
本回路では、入出力端子1a,1b間に、伝送線路2a、ダイオード3bを介して接地される経路と、伝送線路2c,ダイオード3eを介して接地される経路の2段構成で入出力端子1a,1b間を遮断する回路となることから、遮断時における入出力端子間のアイソレーションを向上させることができる。
【0032】
また、上記ではアイソレーションを向上させるための回路を2段構成とした場合について述べたが、これを伝送線路2c、ダイオード3e、先端開放スタブ6b、インダクタ7dで構成される回路ユニットをさらに直列に接続して増やし、3段以上とした場合はさらなるアイソレーションを向上させる効果が得られる。
【0033】
また、上述した実施の形態1〜5では、スイッチング素子として、PINダイオードを用いたものについて示したが、FET(Field Effect Transistor)を用いた場合でも同様の効果を得ることができる。これらのスイッチング素子はバイアス電流を制御することで、可変抵抗素子として用いることもできるものである。
さらに、上述した実施の形態1〜5における、インダクタは等価的な動作を示す線路を用いた場合でも同様の効果を得ることができる。
【0034】
なお、入出力端子と伝送線路の接続点に接続されたダイオード3a,3cが第1のスイッチング素子部を構成し、伝送線路間の接続点に接続されたダイオード3b,3eが第2のスイッチング素子部を構成し、先端開放スタブ6a〜6bが高周波信号接地部を構成し、制御端子8a、キャパシタ5e、インダクタ7a,7cが第1のスイッチング素子部の制御を行う第1の制御回路を構成し、制御端子8b、キャパシタ5f、インダクタ7b,7dが第2のスイッチング素子部の制御を行う第2の制御回路を構成する。
【0035】
また、本発明は上記の各実施の形態に限定されるものではなく、これらの可能な組み合わせを全て含むことは云うまでもない。
【符号の説明】
【0036】
1a,1b 入出力端子、2a〜2c,9a,9b 伝送線路、3a〜3e ダイオード(スイッチング素子)、4a,4b 抵抗、5a〜5h キャパシタ、6a,6b 先端開放スタブ(高周波信号接地部)、7a〜7d インダクタ、8a,8b 制御端子、31a〜31c 抵抗、32a〜32c 電気容量。
【技術分野】
【0001】
本発明は高周波信号を通過および遮断することに加え、入出力端子間の減衰量を可変にすることができる機能を備えた高周波回路に関するものである。
【背景技術】
【0002】
例えば下記特許文献1には図10に示すような従来の高周波スイッチの回路構成図が開示されている。この従来の高周波スイッチは入力端子101から第1の出力端子104へは直列にダイオードD101が接続されており、出力端子104を入力端子とした第2の出力端子103へは使用周波数において電気長が1/4波長となる伝送線路TLとシャント接続されたダイオードD102が接続されている。本スイッチは単一の制御端子102からバイアス電圧を印加することで、2つの出力経路を切替えることができる。
【0003】
また下記非特許文献1には図11に示すような従来の可変減衰器の回路構成図が開示されている。この従来の可変減衰器は入出力端子間にダイオードをシリーズおよびシャントに接続しπ型の回路を構成している。本回路ではダイオードに流れる電流値を制御し、ダイオードを可変抵抗素子として扱うことで、π型の可変減衰器として動作させるものである。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2002−261652号公報
【非特許文献】
【0005】
【非特許文献1】Dawood Shekari Beyragh, Hamid Pahlevaninezhad, and Seyed Reza Motahari著、“A Broadband Low Reflection Electronically PIN Diode-based Attenuator”、Ultra-Wideband, 2007. ICUWB 2007. IEEE International Conference、pp.800-804、Sept. 2007
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、従来技術には以下のような課題がある。
従来の可変減衰器を高周波スイッチとして用いた場合では、入出力間に直列にダイオードが接続される構成となるため、入出力端子間を低損失で通過させることが難しく、また、入出力端子間遮断時に高耐電力特性を実現することも難しい。
また、従来の高周波スイッチは入出力端子間を通過/遮断させる、もしくは複数の出力端子を切替えるものであるため、可変減衰器として動作させるための制御機構を備えていなかった。そのため、可変減衰器と高周波スイッチは独立した機能を有する回路であり、両方の機能を備えた高周波回路は上記2種類の回路を接続する必要があった。
【0007】
本発明は前記のような課題を解決するためのものであり、可変減衰器および高周波スイッチの機能を単独の回路で構成した高周波回路を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明は、一対の入出力端子間に2つ以上の伝送線路が直列に接続され、前記入出力端子と前記伝送線路の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が抵抗を介して接地された少なくとも1つのスイッチング素子を含む第1のスイッチング素子部と、前記伝送線路間の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が接地または高周波信号接地部が設けられた少なくとも1つのスイッチング素子を含む第2のスイッチング素子部と、各前記第1のスイッチング素子部の電流,電圧制御を行う第1の制御回路と、各前記第2のスイッチング素子部の電流,電圧制御を行う第2の制御回路と、を備えたことを特徴とする高周波回路にある。
【発明の効果】
【0009】
本発明では、入力端子と出力端子間を通過および遮断する従来のスイッチング機能に加え、遮断時に伝送線路間の接続点に接続された第2のスイッチング素子部に印加するバイアス電圧を制御することで、入出力端子間のアイソレーションを可変することが可能となるため、可変減衰器および高周波スイッチとしての機能を備えた高周波回路を提供できる。
【図面の簡単な説明】
【0010】
【図1】本発明の実施の形態1による高周波回路の構成図である。
【図2】本発明の実施の形態1における入出力端子間通過時の等価回路図である。
【図3】本発明の実施の形態1における入出力端子間遮断時の等価回路図である。
【図4】PINダイオードの順方向電流に対する抵抗値の例について示す図である。
【図5】本発明の実施の形態1における抵抗31bの抵抗値を変化させたときの入出力端子間遮断時のアイソレーションを示す図である。
【図6】本発明の実施の形態2における高周波回路の構成図である。
【図7】本発明の実施の形態3における高周波回路の構成図である。
【図8】本発明の実施の形態4における高周波回路の構成図である。
【図9】本発明の実施の形態5における高周波回路の構成図である。
【図10】従来の高周波スイッチの構成図である。
【図11】従来の可変減衰器の構成図である。
【発明を実施するための形態】
【0011】
以下、本発明による高周波回路を各実施の形態に従って図面を用いて説明する。なお、各実施の形態において、同一もしくは相当部分は同一符号で示し、重複する説明は省略する。
【0012】
実施の形態1.
図1は本発明の実施の形態1による高周波回路の構成図である。図1において、第1および第2の高周波信号入出力端子1a,1b間に第1および第2の伝送線路2a,2bが直列に接続されている。第1および第2の伝送線路2a,2bは、所要中心周波数において電気長が1/4波長となるように設定される。
【0013】
ダイオード3aは、一端(アノード)が入出力端子1aと伝送線路2aとの接続点に接続され、他端(カソード)は抵抗4aを介して接地されている。なお以下では、接続点とは双方が電気的に接続する点を意味し、他の素子が間に介在する場合も含むものとする。ここで、抵抗4aは、系のインピーダンスと同じ値に設定される。ダイオード3bは、一端(アノード)が伝送線路2aと伝送線路2bとの接続点に接続され、他端(カソード)は接地されている。ダイオード3cは、一端(アノード)が伝送線路2bと入出力端子1bとの接続点に接続され、他端(カソード)は抵抗4bを介して接地されている。ここで、抵抗4bは系のインピーダンスと同じ値に設定される。
【0014】
制御端子8aは、第1の経路はインダクタ7aを介して入出力端子1aと伝送線路2aとの接続点に接続され、第2の経路はインダクタ7cを介して伝送線路2bと入出力端子1bとの接続点に接続されており、さらに、一端がインダクタ7aとインダクタ7cの接続点と制御端子8aとの接続点に接続され、他端が接地されたキャパシタ5eを備える。制御端子8bは、インダクタ7bを介して伝送線路2aと伝送線路2bとの接続点に接続されており、さらに、一端が制御端子8bとインダクタ7bとの接続点に接続され、他端が接地されたキャパシタ5fを備える。制御端子8aはダイオード3a,3cに、制御端子8bはダイオード3bにそれぞれバイアス電圧を与える。
【0015】
入出力端子1aと伝送線路2aとの接続点と入出力端子1aとの間にキャパシタ5a、入出力端子1aと伝送線路2aとの接続点と伝送線路2aとの間にキャパシタ5c、伝送線路2bと入出力端子1bとの接続点と伝送線路2bとの間にキャパシタ5d、伝送線路2bと入出力端子1bとの接続点と入出力端子1bとの間にキャパシタ5b、がそれぞれDCカット用として挿入されている。ダイオード3a、3bおよび3cは例えばPINダイオードからなる。
【0016】
次に動作について説明する。本回路はダイオードのオン/オフの切替によりスイッチング動作を行うものであり、ダイオードはオン状態では抵抗、オフ状態では容量とみなすことができる
【0017】
図2に制御端子8a,8bから(負のバイアス電圧を与えた状態にして)入出力端子1a,1b間を通過させる場合の等価回路を示す。この状態ではダイオード3a、3bおよび3cは全てオフ状態(容量)として用いる。ダイオード3a、3bおよび3cが示す電気容量32a、32bおよび32cの容量値が十分に小さい場合、入出力端子1aより入力された信号は入出力端子1bへと出力される。
【0018】
図3に制御端子8a,8bに正のバイアス電圧を与えた状態にして入出力端子1a,1b間を遮断する場合の等価回路を示す。この状態ではダイオード3a、3bおよび3cは全てオン状態(抵抗)として用いる。ダイオード3a、3bおよび3cが示す電気抵抗31a、31bおよび31cの抵抗値が十分に小さい場合、入出力端子1aより入力された信号はダイオード3aが示す抵抗31aを介し、抵抗4aへと入力される。抵抗4aは系のインピーダンスと同じ値であるため、入力された信号は反射せず、抵抗4aにて吸収される。
【0019】
以上のように本回路では、入出力端子間の通過/遮断を切替えることができる。
【0020】
次に本回路を可変減衰器として動作させる場合について説明する。本状態における等価回路は図3に示す、入出力端子1a,1b間を遮断する場合とほぼ同様であるが、ダイオード3bが示す抵抗31bを、バイアス電圧を制御し、ダイオードに流れるバイアス電流を制御することにより可変抵抗素子として用いる点が異なる。
【0021】
本状態において、入出力端子間1a,1bのアイソレーションを決定づける素子はダイオード3bが示す抵抗31bの抵抗値である。また、図4にPINダイオードの順方向電流(Forward Current)に対する抵抗値(Resistance)の例を示す。よって、制御端子8bのバイアス電圧を制御することで、ダイオード3bの抵抗値を可変し、アイソレーションを変化させることが可能となる。図5に抵抗31bの抵抗値を変化させた場合の入出力端子間遮断時の周波数とアイソレーションとの関係の例を示す。抵抗31bの抵抗値を大きくすることで、アイソレーションを低くすることができることが分かる。よって本回路では可変減衰器として動作させることができる。
【0022】
なお、本回路は可変減衰器としての動作時においてもアイソレーション量を調整することで、入出力端子間を通過/遮断とするスイッチと等価な動作を示すことができる。
【0023】
実施の形態2.
図6は本発明の実施の形態2による高周波回路の構成図である。図6に示す高周波回路は、例えばPINダイオードで構成されるダイオード3bが先端開放スタブ6aを用いて高周波信号を接地するようにされている。ここで、先端開放スタブ6aは所要中心周波数において電気長が1/4波長となるように設定される。制御端子8bはインダクタ7bを介してダイオード3bと先端開放スタブ6aの接続点に接続されており、また一端が制御端子8bとインダクタ7bとの接続点に接続され、他端が接地されたキャパシタンス5fを備えている。また、ダイオード3aおよびダイオード3cは制御端子8aからのバイアス回路により共通のバイアス電圧を印加することができる。
【0024】
次に動作について説明する。本回路の基本動作は実施の形態1による動作と同様であるが、ダイオード3bに印加される電圧がバイアス端子である制御端子8aと8bに印加されるバイアス電圧の差となる点が異なる。
【0025】
以上のように構成することで、ダイオード3aおよび3cのバイアス回路を共通化することができ、これによりさらに、DCカットに用いるキャパシタの数を減らすことができ(図1のキャパシタ5c,5d参照)、回路の部品点数を少なく構成することができる。
【0026】
実施の形態3.
図7は本発明の実施の形態3による高周波回路の構成図である。図7に示す高周波回路は、図6の高周波回路に対して、ダイオード3aと抵抗4aの間にキャパシタ5gを直列に接続し、ダイオード3cと抵抗4bの間にキャパシタ5hを直列に接続した。さらに、一端をダイオード3aとキャパシタ5gとの接続点に接続し他端を接地した高インピーダンス線路からなる伝送線路9a、一端をダイオード3cとキャパシタ5hとの接続点に接続し他端を接地した高インピーダンス線路からなる伝送線路9bを備えている。
【0027】
本回路ではダイオード3a,3cに流れるバイアス電流を抵抗4a,4bを介さずに伝送線路9aおよび9bを介して接地することで、バイアス電流が抵抗で消費されないため、消費電力を低減することができる。
【0028】
実施の形態4.
図8は本発明の実施の形態4による高周波回路の構成図である。図8に示す高周波回路は、図6の高周波回路に対して、ダイオード3aにダイオード3dを並列接続して構成した回路である。
【0029】
本回路では、ダイオード3a,3dを並列接続することで流れるRF電流を分散させることができるため、ダイオード1つあたりの消費電力および発熱を抑えることができる。その結果、本高周波回路の耐電力を向上させることができる。また、ダイオード3bを同様にして2つのダイオードを並列接続して構成した場合についても上記と同等の効果を得ることができる。さらに、ダイオードを3つ以上並列接続した場合でも上記と同等の効果を奏することができる。
【0030】
実施の形態5.
図9は本発明の実施の形態5による高周波回路の構成図である。図9に示す高周波回路は、図6の高周波回路に対して、伝送線路2a,2b間に伝送線路2cを直列に接続した。また一端(アノード)を伝送線路2bと伝送線路2cとの接続点に接続し、他端(カソード)を先端開放スタブ6bによって高周波信号を接地するようにされたダイオード3eを設けた。また制御端子8bは、インダクタ7bを介してダイオード3bと先端開放スタブ6aとの接続点に接続する経路と、インダクタ7dを介してダイオード3eと先端開放スタブ6bとの接続点に接続する経路を有している。
【0031】
本回路では、入出力端子1a,1b間に、伝送線路2a、ダイオード3bを介して接地される経路と、伝送線路2c,ダイオード3eを介して接地される経路の2段構成で入出力端子1a,1b間を遮断する回路となることから、遮断時における入出力端子間のアイソレーションを向上させることができる。
【0032】
また、上記ではアイソレーションを向上させるための回路を2段構成とした場合について述べたが、これを伝送線路2c、ダイオード3e、先端開放スタブ6b、インダクタ7dで構成される回路ユニットをさらに直列に接続して増やし、3段以上とした場合はさらなるアイソレーションを向上させる効果が得られる。
【0033】
また、上述した実施の形態1〜5では、スイッチング素子として、PINダイオードを用いたものについて示したが、FET(Field Effect Transistor)を用いた場合でも同様の効果を得ることができる。これらのスイッチング素子はバイアス電流を制御することで、可変抵抗素子として用いることもできるものである。
さらに、上述した実施の形態1〜5における、インダクタは等価的な動作を示す線路を用いた場合でも同様の効果を得ることができる。
【0034】
なお、入出力端子と伝送線路の接続点に接続されたダイオード3a,3cが第1のスイッチング素子部を構成し、伝送線路間の接続点に接続されたダイオード3b,3eが第2のスイッチング素子部を構成し、先端開放スタブ6a〜6bが高周波信号接地部を構成し、制御端子8a、キャパシタ5e、インダクタ7a,7cが第1のスイッチング素子部の制御を行う第1の制御回路を構成し、制御端子8b、キャパシタ5f、インダクタ7b,7dが第2のスイッチング素子部の制御を行う第2の制御回路を構成する。
【0035】
また、本発明は上記の各実施の形態に限定されるものではなく、これらの可能な組み合わせを全て含むことは云うまでもない。
【符号の説明】
【0036】
1a,1b 入出力端子、2a〜2c,9a,9b 伝送線路、3a〜3e ダイオード(スイッチング素子)、4a,4b 抵抗、5a〜5h キャパシタ、6a,6b 先端開放スタブ(高周波信号接地部)、7a〜7d インダクタ、8a,8b 制御端子、31a〜31c 抵抗、32a〜32c 電気容量。
【特許請求の範囲】
【請求項1】
一対の入出力端子間に2つ以上の伝送線路が直列に接続され、
前記入出力端子と前記伝送線路の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が抵抗を介して接地された少なくとも1つのスイッチング素子を含む第1のスイッチング素子部と、
前記伝送線路間の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が接地または高周波信号接地部が設けられた少なくとも1つのスイッチング素子を含む第2のスイッチング素子部と、
各前記第1のスイッチング素子部の電流、電圧制御を行う第1の制御回路と、
各前記第2のスイッチング素子部の電流、電圧制御を行う第2の制御回路と、
を備えたことを特徴とする高周波回路。
【請求項2】
入出力端子と伝送線路の接続点に接続された第1のスイッチング素子部にそれぞれ、該スイッチング素子部と抵抗との間に直列接続されたキャパシタと、前記第1のスイッチング素子部と前記キャパシタとの間に一端が接続され他端が接地されている高インピーダンスの伝送線路を備えたことを特徴とする請求項1に記載の高周波回路。
【請求項3】
高周波信号接地部が先端開放スタブからなることを特徴とする請求項1または2に記載の高周波回路。
【請求項4】
第1および第2のスイッチング素子部の少なとも1が2つ以上のスイッチング素子を並列接続して構成されたことを特徴とする請求項1から3までのいずれか1項に記載の高周波回路。
【請求項5】
第1および第2のスイッチング素子部のスイッチング素子がPINダイオードまたは可変抵抗素子からなることを特徴とする請求項1から4までのいずれか1項に記載の高周波回路。
【請求項6】
一対の入出力端子間に2つの伝送線路が直列に接続されたことを特徴とする請求項1から5までのいずれか1項に記載の高周波回路。
【請求項7】
一対の入出力端子間に3つ以上の伝送線路が直列に接続されたことを特徴とする請求項1から5までのいずれか1項に記載の高周波回路。
【請求項1】
一対の入出力端子間に2つ以上の伝送線路が直列に接続され、
前記入出力端子と前記伝送線路の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が抵抗を介して接地された少なくとも1つのスイッチング素子を含む第1のスイッチング素子部と、
前記伝送線路間の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が接地または高周波信号接地部が設けられた少なくとも1つのスイッチング素子を含む第2のスイッチング素子部と、
各前記第1のスイッチング素子部の電流、電圧制御を行う第1の制御回路と、
各前記第2のスイッチング素子部の電流、電圧制御を行う第2の制御回路と、
を備えたことを特徴とする高周波回路。
【請求項2】
入出力端子と伝送線路の接続点に接続された第1のスイッチング素子部にそれぞれ、該スイッチング素子部と抵抗との間に直列接続されたキャパシタと、前記第1のスイッチング素子部と前記キャパシタとの間に一端が接続され他端が接地されている高インピーダンスの伝送線路を備えたことを特徴とする請求項1に記載の高周波回路。
【請求項3】
高周波信号接地部が先端開放スタブからなることを特徴とする請求項1または2に記載の高周波回路。
【請求項4】
第1および第2のスイッチング素子部の少なとも1が2つ以上のスイッチング素子を並列接続して構成されたことを特徴とする請求項1から3までのいずれか1項に記載の高周波回路。
【請求項5】
第1および第2のスイッチング素子部のスイッチング素子がPINダイオードまたは可変抵抗素子からなることを特徴とする請求項1から4までのいずれか1項に記載の高周波回路。
【請求項6】
一対の入出力端子間に2つの伝送線路が直列に接続されたことを特徴とする請求項1から5までのいずれか1項に記載の高周波回路。
【請求項7】
一対の入出力端子間に3つ以上の伝送線路が直列に接続されたことを特徴とする請求項1から5までのいずれか1項に記載の高周波回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2011−234110(P2011−234110A)
【公開日】平成23年11月17日(2011.11.17)
【国際特許分類】
【出願番号】特願2010−102325(P2010−102325)
【出願日】平成22年4月27日(2010.4.27)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成23年11月17日(2011.11.17)
【国際特許分類】
【出願日】平成22年4月27日(2010.4.27)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]