8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム
【課題】8-14変調或いは8-16変調(EFM/ESM)を用いたデコーダシステムを提供することを課題とする。
【解決手段】本発明は、8−14変調或いは8-16変調(EFM/ESM)を用いたデコーダシステムに関するもので、アナログからデジタルへの変換装置、適応等化器及びViterbiデコーダ装置を包括する。アナログからデジタルへの変換装置がEFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、適応等化器はEFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換し、該Viterbiデコーダ装置が第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、Viterbiデコーダ装置がブランチからノードパス値を計算する時、EFM或いはESM変調特性に基づいて存在しないパスを削除することを特徴とする。
【解決手段】本発明は、8−14変調或いは8-16変調(EFM/ESM)を用いたデコーダシステムに関するもので、アナログからデジタルへの変換装置、適応等化器及びViterbiデコーダ装置を包括する。アナログからデジタルへの変換装置がEFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、適応等化器はEFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換し、該Viterbiデコーダ装置が第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、Viterbiデコーダ装置がブランチからノードパス値を計算する時、EFM或いはESM変調特性に基づいて存在しないパスを削除することを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はデコーダの技術分野に関り、特に8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムに関するものである。
【背景技術】
【0002】
符号間干渉 (intersymbol interference、ISI)の環境内において、読取データ前後においてデータビットの影響を受けるため、通常Partial Response方式とMaximum Likelihood復号を組み合わせた信号識別方式のデータチャネル(PRML, Partial Response Maximum Likelihood)の技術で受信データ内の符号間干渉(ISI)現象を除去していた。そして一般的にViterbiデコーダを使用して符号間干渉を具えた信号を復号していた。
【0003】
Viterbiデコーダは、条件付確率に基づいて、可能なパスを検査すると共に最良のパスを選択する。図1はPRabbaチャンネルモデルで、図2がPRabbaチャンネルモデル内における、aを1、bを2とした時のTrellisの表示図である。
【0004】
DVD及びCDデータ内において、8−14変調或いは8−16変調(eight to foruteen modulation/eight to sixteen modulation、EFM/ESM)を使用することにより、データ列内のランレングス (run length)の1及び2のデータ列がなくなる。そのためEFM/ESM変調データ列を復号する時、図2のTrellis図を図3のTrellis図に簡略化でき、つまりランレングスの1及び2のデータ列も排除できる。図3中において、破線であるa4を−1、実線a4を+1であることを示している。図4〜7は簡略化Trellis図を使用してViterbiデコーダを実施する表示図で、この中の入力の配列が{−1、−1、−1、−1、+1、+1、+1、−1、−1、−1、−1、−1、+1、+1、+1、+1、+1、+1}であり。出力の配列が{4、0、−4、−6、−4、0、4、4、0、−4、−6、−6、−4、0、4、6、6、6}である。開始すると、ノード(−1−1−1)から起点とし、受信したデータに基づいて0列目から1列目のパス値を計算する。ノード(−1−1−1)に2個のブランチを具え、ノード(−1−1−1)及びノード(−1−1 +1)までそれぞれ接続する。ノード(−1−1−1)からノード(−1−1−1)のパス値を計算する場合、出力のデータ(4)をパス値の公式内に代入し、すなわちs=4を9+3s及び4+2sを代入することで、それぞれ21及び12を得ることができる。21及び12をそれぞれ1列目のノード(−1−1−1)及びノード(−1−1 +1)上方に表示する。1列目から2列目のパス値を計算する時、s=0を9+3s、4+2s及び0を代入することで、それぞれ9、4及び0を得て、さらに9と21をプラス、4と21をプラス、0と12をプラスすることで、累積のパス値である30、25、12を得る。さらに30、25、12を2列目のノード(−1−1−1)、(−1−1 +1)及びノード(−1 +1 +1)の上方に表示する。以下順序とおり類推していく。また、DVD及びCDディスクドライブの読取速度が急速に増加し、周知の技術のデコーダチップのシーケンスが向上することにとなる。しかしデコーダの問題を解決できるが、デコーダチップ設計の困難度が増加すると同時に、動作周波数が高くなることにより、チップの電力消費の増大及び放熱の問題も生じる。これにより周知のDVD及びCDディスクドライブのデコーダシステムはやはり改善される必要があった。
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明の目的を達成するために、周知の技術で発生するデコーダチップ設計の困難度の問題を避け、更にチップの電力消費の増大及び放熱の問題を低減することを特徴とする8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムを提供することにある。
【0006】
本発明の特徴は、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムで、該システムにはアナログからデジタルへの変換装置、適応等化器及びViterbiデコーダ装置を包括する。該アナログからデジタルへの変換装置がEFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、該適応等化器を該アナログからデジタルへの変換装置に連結し、該EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換し、該Viterbiデコーダ装置を適応等化器に連結して、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、この中の、該Viterbiデコーダ装置がブランチからノードパス値を計算する時において、該EFM或いはESM変調特性に基づいて、存在しないパスを削除する。
【0007】
本発明の別の効果として、8−14変調或いは8−16変調(EFM/ESM)変調を用いたデコーダシステムを提供し、該システムにはアナログからデジタルへの変換装置、スライサー、周波数及び位相回復装置、適応等化器及びViterbiデコーダ装置を包括する。該アナログからデジタルへの変換装置がEFM或いはESM変調特性を具えたアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、該スライサーにはヒステリシス(hyteresis)特性を具え、該EFM或いはESM変調特性のアナログ信号を第二信号に変換し、該周波数及び位相回復装置を該スライサー及び該アナログからデジタルへの変換装置に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整することで、該EFM或いはESM変調特性のアナログ信号の周波数及び位相を回復させる。該適応等化器を該アナログからデジタルへの変換装置に連結し、該EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換し、該Viterbiデコーダ装置を該適応等化器に連結し、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、この中の、該Viterbiデコーダ装置がブランチからノードパス値を計算する時において、該EFM或いはESM変調特性に基づいて、存在しないパスを削除する。
【0008】
本発明である設計の新規性により、産業のために提供でき、且つ確実に効果の促進が認められるため、法律に則って特許権をここに申請する。
【課題を解決するための手段】
【0009】
請求項1の発明は、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムで、該システムには、
アナログからデジタルへの変換装置が、EFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号への変換と、
適応等化器を該アナログからデジタルへの変換装置に連結し、EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換、及び
Viterbiデコーダ装置を該適応等化器に連結し、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、
この中の、該Viterbiデコーダ装置がブランチからノードパス値を計算する時において、EFM或いはESM変調特性に基づいて、存在しないパスを削除することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項2の発明は、請求項1記載のシステムにおいて、さらに、
ヒステリシス(hyteresis)特性を具えたスライサーで、該EFM或いはESM変調特性のアナログ信号を第二信号に変換し、及び
周波数及び位相回復装置で、該スライサー及び該アナログからデジタルへの変換装置に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整し、該EFM或いはESM変調特性のアナログ信号の周波数及び位相を回復させること包括することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項3の発明は、請求項1記載のシステムにおいて、この中の、該EFM或いはESM変調特性のアナログ信号が第一ヒステリシス値より大きい時、該第二信号が正電位となり、該EFM或いはESM変調特性のアナログ信号が第二ヒステリシス値より小さい時、該第二信号の電圧が0となることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項4の発明は、請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRabbaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項5の発明は、請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRaaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項6の発明は、請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRabaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項7の発明は、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、該システムには、
アナログからデジタルへの変換装置が、EFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、
ヒステリシス(hyteresis)特性を具えたスライサーで、該EFM或いはESM変調特性のアナログ信号を第二信号に変換し、
周波数及び位相回復装置で、該スライサー及び該アナログからデジタルへの変換装置に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整し、該EFM或いはESM変調特性のアナログ信号の周波数及び位相の回復、
適応等化器を該アナログからデジタルへの変換装置に連結し、EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換、及び
Viterbiデコーダ装置を該適応等化器に連結し、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、
この中の、該Viterbiデコーダ装置でブランチからノードパス値を計算する時において、EFM或いはESM変調特性に基づいて、存在しないパスを削除することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
としている。
請求項8の発明は、請求項7記載のシステムにおいて、この中の、該EFM或いはESM変調特性のアナログ信号が第一ヒステリシス値より大きい時、該第二信号が正電位となり、該EFM或いはESM変調特性のアナログ信号が第二ヒステリシス値より小さい時、該第二信号の電圧が0であることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項9の発明は、請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRabbaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項10の発明は、請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRaaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項11の発明は、請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRabaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
【発明の効果】
【0010】
本発明の目的を達成するために、周知の技術で発生するデコーダチップ設計の困難度の問題を避け、更にチップの電力消費の増大及び放熱の問題を低減することを特徴とする8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムを提供することにある。
【発明を実施するための最良の形態】
【0011】
図8は、本発明である8−14変調或いは8−16変調(EFM/ESM)のデコーダシステムを使用したブロック図で、これにはアナログからデジタルへの変換装置510、適応等化器520、Viterbiデコーダ装置530、スライサー540及び周波数及び位相回復装置550を包括する。
【0012】
アナログからデジタルへの変換装置510がEFM或いはESM変調特性を具えたアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、スライサー(slicer)540にはヒステリシス(hyteresis)特性を具え、入力信号の大きさを判別することで、入力信号が第一ヒステリシス値より大きい時、出力が正電位となり、入力信号が第二ヒステリシス値より小さい時、出力が零となる。スライサー540は、該EFM或いはESM変調特性のアナログ信号を第二信号に変換して、周波数及び位相回復装置550を該スライサー540及び該アナログからデジタルへの変換装置510に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整することで、周波数及び位相回復装置550は、該スライサー540が発生した信号を利用してEFM或いはESM変調特性のアナログ信号の周波数及び位相を回復させる。
【0013】
適応等化器520が該アナログからデジタルへの変換装置510に連結することで、EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換する。Viterbiデコーダ装置530を該適応等化器520に連結することで、該第一信号を受信してから、Viterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生する。この中の、該Viterbiデコーダ装置がブランチからノードパス値を計算する時において、EFM或いはESM変調特性に基づき、存在しないパスを削除する。
【0014】
図9は図3のTrellis図における2列から4列に拡大している。図9から見ても分かるとおり、1列目及び3列目のノードが決定された後、2列目のノードが唯一決定されることができる。すなわち、デコーダパスが1列目のノード(−1−1−1)及び3列目のノード(−1−1+1)を経由する時、該デコーダパスが必ず2列目のノード(−1−1−1)経過し、図9中の比較的黒い太線で示すとおりである。同じ原理として、デコーダパスが2列目のノード(−1 ・1 ・1)及び4列目のノード(−1+1 +1)を経由する時、該デコーダパスが必ず3列目のノード(−1−1 +1)を経過する。
【0015】
上記に基づき、図3のTrellis図を図10に示すようにできる。図10は本発明の修正Trellis図で、1回で2ビットに対しデコーダを実行できる。例えば、1列目のノード(−1 −1 −1 −1)が(−1 −1)デコーダデータに遭遇した時、2列目のノード(−1−1−1−1)に至り、図10内において破線矢印で表示した。1列目のノード(−1 −1 −1 −1)が(−1 +1)のデコーダデータに遭遇した時、2列目のノード(−1−1 ・1 +1)に至り、図10内において点線矢印で表示した。1列目のノード(−1 −1 −1 −1)が(+1 +1)デコーダデータに遭遇した時、2列目のノード(−1 −1 +1 +1)が、図10において実線矢印で表示した。EFM/ESM変調を使用することにより、データ列内にランレングスの1及び2のデータ列がなくなり、1列目のノード(−1−1−1−1)が(+1−1)デコーダデータに遭遇することができなくなる。1列目のノード(+1 +1 +1 +1)が(+1 +1)デコーダデータに遭遇する時、2列目のノード(+1 +1 +1 −1)に至り、図10内に2つの点線矢印で表示した。
【0016】
図10の修正Trellis図から、図4〜7のViterbiデコーダ図を描き直して、図11〜12に示した。図11〜12は本発明技術に基づいたViterbiデコーダの表示図である。入力の配列を{−1、−1、−1、−1、+1、+1、+1、−1、−1、−1、−1、−1、+1、+1、+1、+1、+1、+1}とする。開始すると、ノード(−1−1−1−1)から起点となり、受信したデータに基づいて0列目から1列目のパス値を計算する。ノード(−1−1−1 −1)には3個のブランチを具え、それぞれノード(−1−1−1−1)、(−1−1−1 +1)及び(−1 −1 +1 +1)まで接続している。ノード(−1−1−1−1)からノード(−1 −1−1−1)までのパス値を計算する場合、出力のデータ(4)をパス値の公式内に代入し、すなわちs=4を3s+9及び2s+4及び0を代入することで、それぞれ21、12及び0を得ることができる。21、12及び0をそれぞれ1列目のノード(−1 −1 −1 −1)、(−1 −1 −1 +1)及び(−1 −1 +1 +1)の上方に表示される。1列目から2列目のパス値を計算する時、1回のデコーダの2ビットにおいて、この時s=−4を3s+9、2s+4、0、−2s+4、−2s+4及び−3s+9に代入することで、それぞれ−3、−4、0、12及び21を得ることができ、さらに累積のパス値を計算することで18、17、21、24、12及び21を得ることができる、そして18、17、21、24、12及び21を2列目のノード(−1 −1 −1 −1)、(−1 −1 −1 +1)、(−1 −1 +1 +1)、(−1 +1 +1 +1)、(+1 +1 +1 −1)及び(+1 +1 +1 +1)上方に表示する。以下順序とおり類推していくことで図11〜12のViterbiデコーダの表示図ができる。
【0017】
Viterbiデコーダ装置530は図10の修正Trellis図に基づいてViterbiデコーダを実行する。Viterbiデコーダ装置530が1回で2ビットを使用するため、そのサンプリングレート(sampling rate)が1/Tから1/(2T)にまで低減することができる。また適応等化器520の処理時間を1Tから2Tまで増加できる。
【0018】
適応等化器520のタブ(tabs)は伝送チャンネルのインパルス応答(impulse response)と関係があり、伝送チャンネルのインパルス応答の時間軸分布が長くなるほど、適応等化器520に使用するタブ(tabs)が多くなる。本発明において、適応等化器520の処理時間が1Tから2Tにまで増加するため、その使用する点(tabs)を減少できる。相対的に、Trellis図のデコーダの深度(depth)も減少できる。これにより必要なメモリを減少させることができるだけでなく、さらにデコーダチップの電力消費を引き下げることができる。
【0019】
図13はPRaaチャンネルモデルの簡略化Trellis図で、図14は本発明の修正Trellis図である。図15はPRabaチャンネルモデルの簡略化Trellis図で、図16が本発明の修正Trellis図である。
【0020】
前記を総合することで、本発明であるアナログからデジタルへの変換装置510、適応等化器520、Viterbiデコーダ装置530、スライサー540及び周波数及び位相回復装置550の動作周波数は周知の技術に比べても半減させることでき、同時に適応等化器520のタブ(tabs)及びTrellis図のデコーダの深度(depth)も減少でき、これにより周知の技術のチップ設計の困難度の問題を解決でき、同時に周知の技術内のチップの電力消費の増大及び放熱の問題を避けることができる。
【図面の簡単な説明】
【0021】
【図1】PRabbaチャンネルモデルの表示図である。
【図2】PRabbaチャンネルモデル内のaを1、bを2とした時のTrellisの表示図である。
【図3】PRabbaチャンネルモデルの簡略化Trellisの表示図である。
【図4】簡略化Trellis図を使用してViterbiデコーダを実施する際の表示図である。
【図5】簡略化Trellis図を使用してViterbiデコーダを実施する際の表示図である。
【図6】簡略化Trellis図を使用してViterbiデコーダを実施する際の表示図である。
【図7】簡略化Trellis図を使用してViterbiデコーダを実施する際の表示図である。
【図8】本発明のEFM或いはESM変調のデコーダシステムを使用したブロック図である。
【図9】図3のTrellis図を2列から4列に拡大した表示図である。
【図10】本発明の修正Trellis図である。
【図11】本発明の図10に基づいたViterbiデコーダの表示図である。
【図12】本発明の図10に基づいたViterbiデコーダの表示図である。
【図13】本発明のPRaaチャンネルモデルの簡略化Trellis図である。
【図14】本発明の図13に基づいた修正Trellis図である。
【図15】本発明のPRabaチャンネルモデルの簡略化Trellis図である。
【図16】本発明の図15に基づいた修正Trellis図である。
【符号の説明】
【0022】
510 アナログからデジタルへの変換装置
520 適応等化器
530 Viterbiデコーダ装置
540 スライサー
550 周波数及び位相回復装置
【技術分野】
【0001】
本発明はデコーダの技術分野に関り、特に8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムに関するものである。
【背景技術】
【0002】
符号間干渉 (intersymbol interference、ISI)の環境内において、読取データ前後においてデータビットの影響を受けるため、通常Partial Response方式とMaximum Likelihood復号を組み合わせた信号識別方式のデータチャネル(PRML, Partial Response Maximum Likelihood)の技術で受信データ内の符号間干渉(ISI)現象を除去していた。そして一般的にViterbiデコーダを使用して符号間干渉を具えた信号を復号していた。
【0003】
Viterbiデコーダは、条件付確率に基づいて、可能なパスを検査すると共に最良のパスを選択する。図1はPRabbaチャンネルモデルで、図2がPRabbaチャンネルモデル内における、aを1、bを2とした時のTrellisの表示図である。
【0004】
DVD及びCDデータ内において、8−14変調或いは8−16変調(eight to foruteen modulation/eight to sixteen modulation、EFM/ESM)を使用することにより、データ列内のランレングス (run length)の1及び2のデータ列がなくなる。そのためEFM/ESM変調データ列を復号する時、図2のTrellis図を図3のTrellis図に簡略化でき、つまりランレングスの1及び2のデータ列も排除できる。図3中において、破線であるa4を−1、実線a4を+1であることを示している。図4〜7は簡略化Trellis図を使用してViterbiデコーダを実施する表示図で、この中の入力の配列が{−1、−1、−1、−1、+1、+1、+1、−1、−1、−1、−1、−1、+1、+1、+1、+1、+1、+1}であり。出力の配列が{4、0、−4、−6、−4、0、4、4、0、−4、−6、−6、−4、0、4、6、6、6}である。開始すると、ノード(−1−1−1)から起点とし、受信したデータに基づいて0列目から1列目のパス値を計算する。ノード(−1−1−1)に2個のブランチを具え、ノード(−1−1−1)及びノード(−1−1 +1)までそれぞれ接続する。ノード(−1−1−1)からノード(−1−1−1)のパス値を計算する場合、出力のデータ(4)をパス値の公式内に代入し、すなわちs=4を9+3s及び4+2sを代入することで、それぞれ21及び12を得ることができる。21及び12をそれぞれ1列目のノード(−1−1−1)及びノード(−1−1 +1)上方に表示する。1列目から2列目のパス値を計算する時、s=0を9+3s、4+2s及び0を代入することで、それぞれ9、4及び0を得て、さらに9と21をプラス、4と21をプラス、0と12をプラスすることで、累積のパス値である30、25、12を得る。さらに30、25、12を2列目のノード(−1−1−1)、(−1−1 +1)及びノード(−1 +1 +1)の上方に表示する。以下順序とおり類推していく。また、DVD及びCDディスクドライブの読取速度が急速に増加し、周知の技術のデコーダチップのシーケンスが向上することにとなる。しかしデコーダの問題を解決できるが、デコーダチップ設計の困難度が増加すると同時に、動作周波数が高くなることにより、チップの電力消費の増大及び放熱の問題も生じる。これにより周知のDVD及びCDディスクドライブのデコーダシステムはやはり改善される必要があった。
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明の目的を達成するために、周知の技術で発生するデコーダチップ設計の困難度の問題を避け、更にチップの電力消費の増大及び放熱の問題を低減することを特徴とする8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムを提供することにある。
【0006】
本発明の特徴は、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムで、該システムにはアナログからデジタルへの変換装置、適応等化器及びViterbiデコーダ装置を包括する。該アナログからデジタルへの変換装置がEFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、該適応等化器を該アナログからデジタルへの変換装置に連結し、該EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換し、該Viterbiデコーダ装置を適応等化器に連結して、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、この中の、該Viterbiデコーダ装置がブランチからノードパス値を計算する時において、該EFM或いはESM変調特性に基づいて、存在しないパスを削除する。
【0007】
本発明の別の効果として、8−14変調或いは8−16変調(EFM/ESM)変調を用いたデコーダシステムを提供し、該システムにはアナログからデジタルへの変換装置、スライサー、周波数及び位相回復装置、適応等化器及びViterbiデコーダ装置を包括する。該アナログからデジタルへの変換装置がEFM或いはESM変調特性を具えたアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、該スライサーにはヒステリシス(hyteresis)特性を具え、該EFM或いはESM変調特性のアナログ信号を第二信号に変換し、該周波数及び位相回復装置を該スライサー及び該アナログからデジタルへの変換装置に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整することで、該EFM或いはESM変調特性のアナログ信号の周波数及び位相を回復させる。該適応等化器を該アナログからデジタルへの変換装置に連結し、該EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換し、該Viterbiデコーダ装置を該適応等化器に連結し、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、この中の、該Viterbiデコーダ装置がブランチからノードパス値を計算する時において、該EFM或いはESM変調特性に基づいて、存在しないパスを削除する。
【0008】
本発明である設計の新規性により、産業のために提供でき、且つ確実に効果の促進が認められるため、法律に則って特許権をここに申請する。
【課題を解決するための手段】
【0009】
請求項1の発明は、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムで、該システムには、
アナログからデジタルへの変換装置が、EFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号への変換と、
適応等化器を該アナログからデジタルへの変換装置に連結し、EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換、及び
Viterbiデコーダ装置を該適応等化器に連結し、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、
この中の、該Viterbiデコーダ装置がブランチからノードパス値を計算する時において、EFM或いはESM変調特性に基づいて、存在しないパスを削除することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項2の発明は、請求項1記載のシステムにおいて、さらに、
ヒステリシス(hyteresis)特性を具えたスライサーで、該EFM或いはESM変調特性のアナログ信号を第二信号に変換し、及び
周波数及び位相回復装置で、該スライサー及び該アナログからデジタルへの変換装置に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整し、該EFM或いはESM変調特性のアナログ信号の周波数及び位相を回復させること包括することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項3の発明は、請求項1記載のシステムにおいて、この中の、該EFM或いはESM変調特性のアナログ信号が第一ヒステリシス値より大きい時、該第二信号が正電位となり、該EFM或いはESM変調特性のアナログ信号が第二ヒステリシス値より小さい時、該第二信号の電圧が0となることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項4の発明は、請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRabbaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項5の発明は、請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRaaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項6の発明は、請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRabaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項7の発明は、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、該システムには、
アナログからデジタルへの変換装置が、EFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、
ヒステリシス(hyteresis)特性を具えたスライサーで、該EFM或いはESM変調特性のアナログ信号を第二信号に変換し、
周波数及び位相回復装置で、該スライサー及び該アナログからデジタルへの変換装置に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整し、該EFM或いはESM変調特性のアナログ信号の周波数及び位相の回復、
適応等化器を該アナログからデジタルへの変換装置に連結し、EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換、及び
Viterbiデコーダ装置を該適応等化器に連結し、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、
この中の、該Viterbiデコーダ装置でブランチからノードパス値を計算する時において、EFM或いはESM変調特性に基づいて、存在しないパスを削除することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
としている。
請求項8の発明は、請求項7記載のシステムにおいて、この中の、該EFM或いはESM変調特性のアナログ信号が第一ヒステリシス値より大きい時、該第二信号が正電位となり、該EFM或いはESM変調特性のアナログ信号が第二ヒステリシス値より小さい時、該第二信号の電圧が0であることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項9の発明は、請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRabbaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項10の発明は、請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRaaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
請求項11の発明は、請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRabaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムとしている。
【発明の効果】
【0010】
本発明の目的を達成するために、周知の技術で発生するデコーダチップ設計の困難度の問題を避け、更にチップの電力消費の増大及び放熱の問題を低減することを特徴とする8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムを提供することにある。
【発明を実施するための最良の形態】
【0011】
図8は、本発明である8−14変調或いは8−16変調(EFM/ESM)のデコーダシステムを使用したブロック図で、これにはアナログからデジタルへの変換装置510、適応等化器520、Viterbiデコーダ装置530、スライサー540及び周波数及び位相回復装置550を包括する。
【0012】
アナログからデジタルへの変換装置510がEFM或いはESM変調特性を具えたアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、スライサー(slicer)540にはヒステリシス(hyteresis)特性を具え、入力信号の大きさを判別することで、入力信号が第一ヒステリシス値より大きい時、出力が正電位となり、入力信号が第二ヒステリシス値より小さい時、出力が零となる。スライサー540は、該EFM或いはESM変調特性のアナログ信号を第二信号に変換して、周波数及び位相回復装置550を該スライサー540及び該アナログからデジタルへの変換装置510に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整することで、周波数及び位相回復装置550は、該スライサー540が発生した信号を利用してEFM或いはESM変調特性のアナログ信号の周波数及び位相を回復させる。
【0013】
適応等化器520が該アナログからデジタルへの変換装置510に連結することで、EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換する。Viterbiデコーダ装置530を該適応等化器520に連結することで、該第一信号を受信してから、Viterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生する。この中の、該Viterbiデコーダ装置がブランチからノードパス値を計算する時において、EFM或いはESM変調特性に基づき、存在しないパスを削除する。
【0014】
図9は図3のTrellis図における2列から4列に拡大している。図9から見ても分かるとおり、1列目及び3列目のノードが決定された後、2列目のノードが唯一決定されることができる。すなわち、デコーダパスが1列目のノード(−1−1−1)及び3列目のノード(−1−1+1)を経由する時、該デコーダパスが必ず2列目のノード(−1−1−1)経過し、図9中の比較的黒い太線で示すとおりである。同じ原理として、デコーダパスが2列目のノード(−1 ・1 ・1)及び4列目のノード(−1+1 +1)を経由する時、該デコーダパスが必ず3列目のノード(−1−1 +1)を経過する。
【0015】
上記に基づき、図3のTrellis図を図10に示すようにできる。図10は本発明の修正Trellis図で、1回で2ビットに対しデコーダを実行できる。例えば、1列目のノード(−1 −1 −1 −1)が(−1 −1)デコーダデータに遭遇した時、2列目のノード(−1−1−1−1)に至り、図10内において破線矢印で表示した。1列目のノード(−1 −1 −1 −1)が(−1 +1)のデコーダデータに遭遇した時、2列目のノード(−1−1 ・1 +1)に至り、図10内において点線矢印で表示した。1列目のノード(−1 −1 −1 −1)が(+1 +1)デコーダデータに遭遇した時、2列目のノード(−1 −1 +1 +1)が、図10において実線矢印で表示した。EFM/ESM変調を使用することにより、データ列内にランレングスの1及び2のデータ列がなくなり、1列目のノード(−1−1−1−1)が(+1−1)デコーダデータに遭遇することができなくなる。1列目のノード(+1 +1 +1 +1)が(+1 +1)デコーダデータに遭遇する時、2列目のノード(+1 +1 +1 −1)に至り、図10内に2つの点線矢印で表示した。
【0016】
図10の修正Trellis図から、図4〜7のViterbiデコーダ図を描き直して、図11〜12に示した。図11〜12は本発明技術に基づいたViterbiデコーダの表示図である。入力の配列を{−1、−1、−1、−1、+1、+1、+1、−1、−1、−1、−1、−1、+1、+1、+1、+1、+1、+1}とする。開始すると、ノード(−1−1−1−1)から起点となり、受信したデータに基づいて0列目から1列目のパス値を計算する。ノード(−1−1−1 −1)には3個のブランチを具え、それぞれノード(−1−1−1−1)、(−1−1−1 +1)及び(−1 −1 +1 +1)まで接続している。ノード(−1−1−1−1)からノード(−1 −1−1−1)までのパス値を計算する場合、出力のデータ(4)をパス値の公式内に代入し、すなわちs=4を3s+9及び2s+4及び0を代入することで、それぞれ21、12及び0を得ることができる。21、12及び0をそれぞれ1列目のノード(−1 −1 −1 −1)、(−1 −1 −1 +1)及び(−1 −1 +1 +1)の上方に表示される。1列目から2列目のパス値を計算する時、1回のデコーダの2ビットにおいて、この時s=−4を3s+9、2s+4、0、−2s+4、−2s+4及び−3s+9に代入することで、それぞれ−3、−4、0、12及び21を得ることができ、さらに累積のパス値を計算することで18、17、21、24、12及び21を得ることができる、そして18、17、21、24、12及び21を2列目のノード(−1 −1 −1 −1)、(−1 −1 −1 +1)、(−1 −1 +1 +1)、(−1 +1 +1 +1)、(+1 +1 +1 −1)及び(+1 +1 +1 +1)上方に表示する。以下順序とおり類推していくことで図11〜12のViterbiデコーダの表示図ができる。
【0017】
Viterbiデコーダ装置530は図10の修正Trellis図に基づいてViterbiデコーダを実行する。Viterbiデコーダ装置530が1回で2ビットを使用するため、そのサンプリングレート(sampling rate)が1/Tから1/(2T)にまで低減することができる。また適応等化器520の処理時間を1Tから2Tまで増加できる。
【0018】
適応等化器520のタブ(tabs)は伝送チャンネルのインパルス応答(impulse response)と関係があり、伝送チャンネルのインパルス応答の時間軸分布が長くなるほど、適応等化器520に使用するタブ(tabs)が多くなる。本発明において、適応等化器520の処理時間が1Tから2Tにまで増加するため、その使用する点(tabs)を減少できる。相対的に、Trellis図のデコーダの深度(depth)も減少できる。これにより必要なメモリを減少させることができるだけでなく、さらにデコーダチップの電力消費を引き下げることができる。
【0019】
図13はPRaaチャンネルモデルの簡略化Trellis図で、図14は本発明の修正Trellis図である。図15はPRabaチャンネルモデルの簡略化Trellis図で、図16が本発明の修正Trellis図である。
【0020】
前記を総合することで、本発明であるアナログからデジタルへの変換装置510、適応等化器520、Viterbiデコーダ装置530、スライサー540及び周波数及び位相回復装置550の動作周波数は周知の技術に比べても半減させることでき、同時に適応等化器520のタブ(tabs)及びTrellis図のデコーダの深度(depth)も減少でき、これにより周知の技術のチップ設計の困難度の問題を解決でき、同時に周知の技術内のチップの電力消費の増大及び放熱の問題を避けることができる。
【図面の簡単な説明】
【0021】
【図1】PRabbaチャンネルモデルの表示図である。
【図2】PRabbaチャンネルモデル内のaを1、bを2とした時のTrellisの表示図である。
【図3】PRabbaチャンネルモデルの簡略化Trellisの表示図である。
【図4】簡略化Trellis図を使用してViterbiデコーダを実施する際の表示図である。
【図5】簡略化Trellis図を使用してViterbiデコーダを実施する際の表示図である。
【図6】簡略化Trellis図を使用してViterbiデコーダを実施する際の表示図である。
【図7】簡略化Trellis図を使用してViterbiデコーダを実施する際の表示図である。
【図8】本発明のEFM或いはESM変調のデコーダシステムを使用したブロック図である。
【図9】図3のTrellis図を2列から4列に拡大した表示図である。
【図10】本発明の修正Trellis図である。
【図11】本発明の図10に基づいたViterbiデコーダの表示図である。
【図12】本発明の図10に基づいたViterbiデコーダの表示図である。
【図13】本発明のPRaaチャンネルモデルの簡略化Trellis図である。
【図14】本発明の図13に基づいた修正Trellis図である。
【図15】本発明のPRabaチャンネルモデルの簡略化Trellis図である。
【図16】本発明の図15に基づいた修正Trellis図である。
【符号の説明】
【0022】
510 アナログからデジタルへの変換装置
520 適応等化器
530 Viterbiデコーダ装置
540 スライサー
550 周波数及び位相回復装置
【特許請求の範囲】
【請求項1】
8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムで、該システムには、
アナログからデジタルへの変換装置が、EFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号への変換と、
適応等化器を該アナログからデジタルへの変換装置に連結し、EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換、及び
Viterbiデコーダ装置を該適応等化器に連結し、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、
この中の、該Viterbiデコーダ装置がブランチからノードパス値を計算する時において、EFM或いはESM変調特性に基づいて、存在しないパスを削除することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項2】
請求項1記載のシステムにおいて、さらに、
ヒステリシス(hyteresis)特性を具えたスライサーで、該EFM或いはESM変調特性のアナログ信号を第二信号に変換し、及び
周波数及び位相回復装置で、該スライサー及び該アナログからデジタルへの変換装置に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整し、該EFM或いはESM変調特性のアナログ信号の周波数及び位相を回復させること包括することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項3】
請求項1記載のシステムにおいて、この中の、該EFM或いはESM変調特性のアナログ信号が第一ヒステリシス値より大きい時、該第二信号が正電位となり、該EFM或いはESM変調特性のアナログ信号が第二ヒステリシス値より小さい時、該第二信号の電圧が0となることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項4】
請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRabbaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。。
【請求項5】
請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRaaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項6】
請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRabaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項7】
8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、該システムには、
アナログからデジタルへの変換装置が、EFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、
ヒステリシス(hyteresis)特性を具えたスライサーで、該EFM或いはESM変調特性のアナログ信号を第二信号に変換し、
周波数及び位相回復装置で、該スライサー及び該アナログからデジタルへの変換装置に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整し、該EFM或いはESM変調特性のアナログ信号の周波数及び位相の回復、
適応等化器を該アナログからデジタルへの変換装置に連結し、EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換、及び
Viterbiデコーダ装置を該適応等化器に連結し、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、
この中の、該Viterbiデコーダ装置でブランチからノードパス値を計算する時において、EFM或いはESM変調特性に基づいて、存在しないパスを削除することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項8】
請求項7記載のシステムにおいて、この中の、該EFM或いはESM変調特性のアナログ信号が第一ヒステリシス値より大きい時、該第二信号が正電位となり、該EFM或いはESM変調特性のアナログ信号が第二ヒステリシス値より小さい時、該第二信号の電圧が0であることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項9】
請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRabbaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項10】
請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRaaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項11】
請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRabaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項1】
8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムで、該システムには、
アナログからデジタルへの変換装置が、EFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号への変換と、
適応等化器を該アナログからデジタルへの変換装置に連結し、EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換、及び
Viterbiデコーダ装置を該適応等化器に連結し、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、
この中の、該Viterbiデコーダ装置がブランチからノードパス値を計算する時において、EFM或いはESM変調特性に基づいて、存在しないパスを削除することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項2】
請求項1記載のシステムにおいて、さらに、
ヒステリシス(hyteresis)特性を具えたスライサーで、該EFM或いはESM変調特性のアナログ信号を第二信号に変換し、及び
周波数及び位相回復装置で、該スライサー及び該アナログからデジタルへの変換装置に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整し、該EFM或いはESM変調特性のアナログ信号の周波数及び位相を回復させること包括することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項3】
請求項1記載のシステムにおいて、この中の、該EFM或いはESM変調特性のアナログ信号が第一ヒステリシス値より大きい時、該第二信号が正電位となり、該EFM或いはESM変調特性のアナログ信号が第二ヒステリシス値より小さい時、該第二信号の電圧が0となることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項4】
請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRabbaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。。
【請求項5】
請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRaaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項6】
請求項1記載のシステムにおいて、この中の、該チャンネルモデルがPRabaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項7】
8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、該システムには、
アナログからデジタルへの変換装置が、EFM或いはESM変調特性のアナログ信号を受信し、またEFM或いはESM変調特性を具えたデジタル信号に変換し、
ヒステリシス(hyteresis)特性を具えたスライサーで、該EFM或いはESM変調特性のアナログ信号を第二信号に変換し、
周波数及び位相回復装置で、該スライサー及び該アナログからデジタルへの変換装置に連結し、該第二信号に基づいて調整信号を発生し、該アナログからデジタルへの変換装置のサンプリング時間を調整し、該EFM或いはESM変調特性のアナログ信号の周波数及び位相の回復、
適応等化器を該アナログからデジタルへの変換装置に連結し、EFM或いはESM変調特性を具えたデジタル信号を、最小位相特性を具えた第一信号に変換、及び
Viterbiデコーダ装置を該適応等化器に連結し、該第一信号を受信し、またViterbiアルゴリズム及びチャンネルモデルに基づいてデコーダ信号を発生し、
この中の、該Viterbiデコーダ装置でブランチからノードパス値を計算する時において、EFM或いはESM変調特性に基づいて、存在しないパスを削除することを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項8】
請求項7記載のシステムにおいて、この中の、該EFM或いはESM変調特性のアナログ信号が第一ヒステリシス値より大きい時、該第二信号が正電位となり、該EFM或いはESM変調特性のアナログ信号が第二ヒステリシス値より小さい時、該第二信号の電圧が0であることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項9】
請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRabbaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項10】
請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRaaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【請求項11】
請求項7記載の8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステムにおいて、この中の、該チャンネルモデルがPRabaであることを特徴とする、8−14変調或いは8−16変調(EFM/ESM)を用いたデコーダシステム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2006−294203(P2006−294203A)
【公開日】平成18年10月26日(2006.10.26)
【国際特許分類】
【出願番号】特願2005−310388(P2005−310388)
【出願日】平成17年10月25日(2005.10.25)
【出願人】(505398767)宏陽科技股▲ふん▼有限公司 (1)
【Fターム(参考)】
【公開日】平成18年10月26日(2006.10.26)
【国際特許分類】
【出願日】平成17年10月25日(2005.10.25)
【出願人】(505398767)宏陽科技股▲ふん▼有限公司 (1)
【Fターム(参考)】
[ Back to top ]