ＡＰＣ回路、及び光ディスク再生装置
【課題】レーザダイオードの駆動開始からその発光量が目標発光量に到達するまでの時間を短縮する。
【解決手段】ＡＰＣ回路１０１は、誤差増幅回路１１５の出力の飽和を検出する飽和検出回路１１６を備える。飽和検出回路１１６により誤差増幅回路１１５の出力の飽和が検出されている場合に、飽和検出回路１１６により誤差増幅回路１１５の出力の飽和が検出されていない場合よりも、低域通過フィルタ１１７の時定数が小さくなる。
【解決手段】ＡＰＣ回路１０１は、誤差増幅回路１１５の出力の飽和を検出する飽和検出回路１１６を備える。飽和検出回路１１６により誤差増幅回路１１５の出力の飽和が検出されている場合に、飽和検出回路１１６により誤差増幅回路１１５の出力の飽和が検出されていない場合よりも、低域通過フィルタ１１７の時定数が小さくなる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＰＣ（Auto Power Control）回路、及び当該ＡＰＣ回路を搭載した光ディスク再生装置に関するものである。
【背景技術】
【０００２】
特許文献１には、光ディスク再生装置等において、レーザダイオードの出力を一定に保持するために用いられるＡＰＣ回路が開示されている。このＡＰＣ回路は、同文献の第１図等に示されるように、レーザダイオードが発する光を受光してその受光量に相当する電圧を出力する光検出部と、当該光検出部の出力と所定の設定電圧とを比較するオペアンプからなる誤差増幅回路と、当該誤差増幅回路の出力を入力とする一次の低域通過フィルタとを備え、上記低域通過フィルタの出力に基づいてレーザダイオードを駆動する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６２−０４３１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、特許文献１のように構成されたＡＰＣ回路において、上記誤差増幅回路の出力飽和電圧をＶｓａｔ１、低域通過フィルタの時定数をτ、レーザダイオードの駆動開始から誤差増幅回路の出力が飽和状態から正常動作状態になるまでの時間をＴｓａｔ、誤差増幅回路の出力が飽和状態から正常動作状態になった直後の低域通過フィルタの出力電圧をＶｆ１とする。レーザダイオードの駆動開始後、誤差増幅回路の出力が０ＶからＶｓａｔ１にステップ状に変化して上記低域通過フィルタに入力されるので、低域通過フィルタの出力は、ステップ応答となる。したがって、以下の（式１）が成り立つ。
【０００５】
【数１】
【０００６】
上記（式１）を変形すると以下のようになる。
【０００７】
【数２】
【０００８】
その後、レーザダイオードの発光量が目標発光量となった状態での低域通過フィルタの出力電圧をＶｆ２とすると、ＡＰＣ回路のループゲインが１０００倍等、十分大きい場合には、Ｖｆ１≒Ｖｆ２となるので、以下の（式３）が成り立つ。
【０００９】
【数３】
【００１０】
誤差増幅回路の出力が飽和状態から正常動作状態になると、ＡＰＣ回路がオープンループシステムからクローズドループシステムに移行し、誤差増幅回路に負帰還が正常に掛かった状態となる。この状態では、ＡＰＣ回路の応答時定数をτｃ、低域通過フィルタの時定数をτ、ＡＰＣ回路のループゲインをＡｏとすると、τｃ＝τ／Ａｏとなり、ループゲインＡｏが大きくなるほど応答速度が早くなる。
【００１１】
したがって、ＡＰＣ回路のループゲインが１０００倍等、十分大きい場合には、レーザダイオードの駆動開始からレーザダイオードの発光量が目標発光量に到達するまでの時間の大部分を、レーザダイオードの駆動開始から誤差増幅回路の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔが占める。
【００１２】
ところで、近年、光ディスク再生装置等の機能の１チップ化が進み、上記光検出部の出力と所定の設定電圧との比較に用いられる誤差増幅回路がＬＳＩ（Large Scale Integrated Circuit）に内蔵される場合が多くなっている。この誤差増幅回路の電源電圧は、ＬＳＩにおけるアナログ増幅回路搭載領域の電源電圧に設定され、従来よりも低くなる傾向にある。誤差増幅回路の電源電圧が低下すると、誤差増幅回路の出力飽和電圧Ｖｓａｔ１も低くなるので、上記式（３）により求められるＴｓａｔ、すなわちレーザダイオードの駆動開始から誤差増幅回路の出力が飽和状態から正常動作状態になるまでの時間が長くなり、その結果、レーザダイオードの駆動開始からその発光量が目標発光量に到達するまでの時間も長くなる。
【００１３】
また、このようなＡＰＣ回路を光ディスク再生装置に用いた場合、レーザダイオードの発光量が目標発光量に到達してから光ディスクの再生が開始されるので、レーザダイオードの駆動開始から光ディスクの再生開始までの時間が長くなる。
【００１４】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、レーザダイオードの駆動開始からその発光量が目標発光量に到達するまでの時間を短縮することにある。
【課題を解決するための手段】
【００１５】
上記の課題を解決するため、本発明の１態様に係るＡＰＣ回路は、レーザー光を発生するレーザダイオードと、前記レーザダイオードにより発生されたレーザー光の一部を受光し、その受光量に応じた電流を出力する受光素子と、前記受光素子の出力電流を電圧に変換して出力する電流電圧変換回路と、前記レーザダイオードの発光量の目標値に対応した基準電圧を生成する基準電圧生成回路と、前記電流電圧変換回路により出力された電圧と前記基準電圧生成回路により生成された基準電圧との差分を増幅して増幅信号を出力する誤差増幅回路と、前記誤差増幅回路により出力された増幅信号に対してフィルタ処理を実行し、フィルタ処理後の電圧を出力する低域通過フィルタと、前記低域通過フィルタにより出力されたフィルタ処理後の電圧に応じて前記レーザダイオードを駆動するレーザダイオード駆動回路とを備えたＡＰＣ回路であって、前記誤差増幅回路の出力の飽和を検出する飽和検出回路を備え、前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合に、前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合よりも、前記低域通過フィルタの時定数が小さくなるように構成されていることを特徴とする。
【００１６】
この態様によると、誤差増幅回路の出力が飽和している場合には、誤差増幅回路の出力が飽和していない正常動作時よりも低域通過フィルタの時定数が小さくされ、上記式（３）により求められるＴｓａｔ、すなわちレーザダイオードの駆動開始から誤差増幅回路の出力が飽和状態から正常動作状態になるまでの時間が短くなる。その結果、レーザダイオードの駆動開始からその発光量が目標発光量に到達するまでの時間が短くなる。
【発明の効果】
【００１７】
本発明により、レーザダイオードの駆動開始からその発光量が目標発光量に到達するまでの時間を短縮できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態１に係る光ディスク再生装置の構成を示すブロック図である。
【図２】実施形態１に係るレーザダイオードの入力電流と発光量との関係を示すグラフである。
【図３】実施形態１に係るフォトディテクタの出力電流と受光量との関係を示すグラフである。
【図４】実施形態１に係る飽和検出回路の構成を示す回路図である。
【図５】実施形態１に係るレーザダイオード駆動回路の入力電圧と、レーザダイオードに流れる電流との関係を示すグラフである。
【図６】実施形態１に係るレーザダイオードの発光開始時におけるＡＰＣ回路の動作を説明するタイミングチャートである。
【図７】本発明の実施形態２に係るＡＰＣ回路の構成を示すブロック図である。
【図８】実施形態２に係る飽和検出回路及びスイッチの構成を例示する回路図である。
【図９】本発明の実施形態３に係るＡＰＣ回路の構成を示すブロック図である。
【図１０】本発明の実施形態４に係るＡＰＣ回路の構成を示すブロック図である。
【図１１】本発明の実施形態５に係るＡＰＣ回路の構成を示すブロック図である。
【図１２】実施形態５に係るレーザダイオードの発光開始時におけるＡＰＣ回路の動作を説明するタイミングチャートである。
【図１３】本発明の実施形態６に係るＡＰＣ回路の構成を示すブロック図である。
【図１４】本発明の実施形態７に係るＡＰＣ回路の構成を示すブロック図である。
【図１５】本発明の実施形態８に係るＡＰＣ回路の構成を示すブロック図である。
【図１６】本発明の実施形態９に係るＡＰＣ回路の構成を示すブロック図である。
【図１７】実施形態９に係るレーザダイオード駆動回路の入力電圧と、レーザダイオードに流れる電流との関係を示すグラフである。
【図１８】実施形態９に係るレーザダイオードの発光開始時におけるＡＰＣ回路の動作を説明するタイミングチャートである。
【図１９】実施形態１０に係るＡＰＣ回路の構成を示すブロック図である。
【図２０】実施形態１０に係る飽和検出回路及びスイッチの構成を例示する回路図である。
【図２１】実施形態１１に係るＡＰＣ回路の構成を示すブロック図である。
【図２２】実施形態１２に係るＡＰＣ回路の構成を示すブロック図である。
【図２３】実施形態１〜１２の変形例に係る飽和検出回路の構成を示す回路図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。
【００２０】
《実施形態１》
図１は、本発明の実施形態１に係る光ディスク再生装置１００を示す。この光ディスク再生装置１００は、光ディスク１３０に記録されたデータを再生する。
【００２１】
（光ディスク再生装置１００の構成）
光ディスク再生装置１００は、図１に示すように、ＡＰＣ回路１０１と、信号復調回路１０２と、出力インターフェース（I/F:interface）１０３、光検出器１０４、第１の駆動手段１０５、第２の駆動手段１０６、制御回路１０７、図示しない対物レンズ、及び図示しないスピンドルモータを備えている。
【００２２】
ＡＰＣ回路１０１は、レーザダイオード１１１、受光素子としてのフォトディテクタ１１２、電流電圧（Ｉ／Ｖ）変換回路１１３、Ｄ／Ａ(Digital to Analog)変換器１１４ａ、誤差増幅回路１１５、飽和検出回路１１６、低域通過フィルタ１１７、レーザダイオード駆動回路１１８、及びマイクロプロセッサ１１９を備えている。
【００２３】
レーザダイオード１１１は、後述するレーザダイオード駆動回路１１８により出力された電流に応じて、レーザー光を発生する。レーザダイオード１１１のアノードは、レーザダイオード駆動回路１１８の出力に接続されている一方、レーザダイオード１１１のカソードは接地されている。
【００２４】
図２は、レーザダイオード１１１の入力電流と発光量との関係を示す。レーザダイオード１１１は、入力電流が閾値電流Ｉｓを超えるまでは発光せず、閾値電流Ｉｓを超えると、入力電流の増加に応じてその発光量を増大させる。
【００２５】
フォトディテクタ１１２は、レーザダイオード１１１により発生されたレーザー光の一部を受光し、その受光量に比例した電流を出力する。図３は、フォトディテクタ１１２の出力電流と受光量との関係を示す。フォトディテクタ１１２のアノードは、後で詳述する電流電圧変換回路１１３の入力に接続される一方、フォトディテクタ１１２のカソードは接地されている。
【００２６】
電流電圧変換回路１１３は、フォトディテクタ１１２の出力電流を電圧に変換して出力する。詳しくは、電流電圧変換回路１１３は、内部に感度調整用可変抵抗１１３ａを持ち、その出力電圧の値は、フォトディテクタ１１２の出力電流の電流値に感度調整用可変抵抗１１３ａの抵抗値を乗じた値となる。
【００２７】
Ｄ／Ａ(Digital to Analog)変換器１１４ａは、レーザダイオード１１１の発光量の目標値に対してＤ／Ａ変換を行うことにより、当該目標値に対応した基準電圧を出力する。レーザダイオード１１１の発光量の目標値は、マイクロプロセッサ１１９により設定される。Ｄ／Ａ変換器１１４ａと、マイクロプロセッサ１１９とで、基準電圧生成回路１１４が構成されている。
【００２８】
誤差増幅回路１１５は、オペアンプからなり、電流電圧変換回路１１３により出力された電圧と基準電圧生成回路１１４により生成された基準電圧との差分を増幅して増幅信号を出力端子から出力する。詳しくは、誤差増幅回路１１５の非反転入力にＤ／Ａ変換器１１４ａの出力が接続される一方、誤差増幅回路１１５の反転入力に前記電流電圧変換回路１１３の出力が接続され、これらの電位差に誤差増幅回路１１５の利得を乗じた増幅信号が誤差増幅回路１１５の出力となる。誤差増幅回路１１５の電源には、電源電圧Ｖｃｃが供給され、誤差増幅回路１１５により出力される増幅信号の範囲は０Ｖ〜Ｖｓａｔ１となる。Ｖｓａｔ１は、電源電圧Ｖｃｃとしてもよいし、その他の電圧値に設定してもよい。
【００２９】
飽和検出回路１１６は、誤差増幅回路１１５により出力された増幅信号と電源電圧Ｖｃｃ（基準固定電圧）よりも所定の電位差分低い閾値電圧とを比較し、前記増幅信号が前記閾値電圧以上である場合、すなわち前記増幅信号と電源電圧Ｖｃｃ（基準固定電圧）との差分が前記所定の電位差以下である場合には前記誤差増幅回路１１５の出力の飽和を検出する。一方、前記増幅信号が前記閾値電圧未満である場合、すなわち前記増幅信号と電源電圧Ｖｃｃ（基準固定電圧）との差分が前記所定の電位差を超える場合には前記誤差増幅回路１１５の出力の飽和を検出しない。
【００３０】
具体的には、飽和検出回路１１６は、図４に示すように、抵抗１１６ａ，１１６ｂと、オペアンプ１１６ｃとを備えている。抵抗１１６ａ，１１６ｂは、誤差増幅回路１１５と共通の電源電圧Ｖｃｃを発生する電源ノードと接地ノードとの間に順に直列に接続されている。上記オペアンプ１１６ｃの非反転入力には、誤差増幅回路１１５により出力された増幅信号が入力される一方、上記オペアンプ１１６ｃの反転入力には、前記抵抗１１６ａ，１１６ｂの間の電圧が前記閾値電圧として入力される。抵抗１１６ａ，１１６ｂの抵抗値をそれぞれＲ１、Ｒ２とすると、閾値電圧は、Ｖｃｃ×Ｒ２／（Ｒ１＋Ｒ２）となる。この閾値電圧は、Ｖｓａｔ１よりも少し低い電圧に設定される。これにより、誤差増幅回路１１５の出力の飽和を確実に検出できる。
【００３１】
低域通過フィルタ１１７は、前記誤差増幅回路１１５により出力された増幅信号を入力ノード１１７ａにより受信し、この増幅信号に対してフィルタ処理を実行し、フィルタ処理後の電圧（増幅信号の低域周波数成分）を出力ノード１１７ｂから出力する。
【００３２】
低域通過フィルタ１１７は、具体的には、第１の抵抗１１７ｃ、コンデンサ１１７ｄ、スイッチ１１７ｅ、及び第２の抵抗１１７ｆを備えている。第１の抵抗１１７ｃの一端は、前記入力ノード１１７ａに接続されている一方、第１の抵抗１１７ｃの他端は、前記出力ノード１１７ｂに接続されている。コンデンサ１１７ｄの一端は、前記出力ノード１１７ｂに接続されている一方、コンデンサ１１７ｄの他端は接地ノードに接続（接地）されている。前記第２の抵抗１１７ｆは、スイッチ１１７ｅと互いに直列に接続されて該スイッチ１１７ｅとで直列回路１１７ｇを構成する。当該直列回路１１７ｇのスイッチ１１７ｅ側の一端は前記入力ノード１１７ａに接続されている一方、直列回路１１７ｇの第２の抵抗１１７ｆ側の他端は出力ノード１１７ｂに接続されている。ここで、第２の抵抗１１７ｆの抵抗値は、第１の抵抗１１７ｃの抵抗値の１／９である。
【００３３】
スイッチ１１７ｅは、飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されていない場合にはオフされる一方、前記飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されている場合にはオンされる。
【００３４】
スイッチ１１７ｅがオンされている場合、すなわち、前記飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されている場合における低域通過フィルタ１１７の時定数は、スイッチ１１７ｅがオフされている場合、すなわち前記飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されていない場合の時定数の１／１０となる。
【００３５】
レーザダイオード駆動回路１１８は、低域通過フィルタ１１７により出力されたフィルタ処理後の電圧に比例した電流を前記レーザダイオード１１１に流すことにより、レーザダイオード１１１を駆動する。レーザダイオード駆動回路１１８の入力電圧（低域通過フィルタ１１７の出力）と、レーザダイオード１１１に流れる電流との関係を図５に示す。
【００３６】
マイクロプロセッサ１１９は、レーザダイオード１１１の発光量の目標値を設定する。
【００３７】
ここで、ＡＰＣ回路１０１が動作して、レーザダイオード１１１が目標発光量で発光している状態にある時にフォトディテクタ１１２が発生する電流値をＩ２とし、Ｉ／Ｖ変換回路１１３の感度調整用可変抵抗１１３ａの抵抗値をＲｖｒとする。また、基準電圧生成回路１１４の出力電圧をＶｒｅｆとすると、誤差増幅回路１１５の反転入力電圧も、Ｖｒｅｆと同電位になる。したがって、以下の（式４）が成り立つ。
【００３８】
Ｉ２・Ｒｖｒ＝Ｖｒｅｆ ・・・（式４）
このＩ２を発生するために必要な受光量は、図３に示すように、Ｐ２である。この時のレーザダイオード１１１の発光量をＰ１とすると、以下の（式５）が成り立つ。
【００３９】
Ｐ２＝ｋ・Ｐ１ ・・・（式５）
（式５）において、ｋは光学的な構造により定まる係数である。
【００４０】
また、この時の発光量をＰ１とするために必要なレーザダイオード１１１の駆動電流は、図２に示すようにＩ１であり、この電流Ｉ１を流すために必要なレーザダイオード駆動回路１１８の入力電圧は、図５に示すようにＶｆ２である。
【００４１】
光検出器１０４は、光ディスク１３０からの戻り光を受け、この戻り光の強度に応じた検出信号を出力する。この検出信号は、トラッキング引込み後、ＲＦ（Radio Frequency）信号となる。
【００４２】
信号復調回路１０２は、光検出器１０４により出力された検出信号を受信する。トラッキング引込み後においては、ＲＦ信号である検出信号を復調して２値化した後、再生用デジタルデータに復号する。
【００４３】
マイクロプロセッサ１１９は、信号復調回路１０２により受信された検出信号のＤＣ（Direct Current）レベルを読み取り、光ディスク１３０が光ディスク再生装置１００に装填されているか否かを判定する。光ディスク１３０が光ディスク再生装置１００に装填されていると判定した場合、マイクロプロセッサ１１９は、スピンドルモータを所定の回転数で回転させるために、スピンドルモータ駆動信号を出力すると同時に、フォーカス引込み開始信号を出力する。また、マイクロプロセッサ１１９は、フォーカス引込み後、トラッキング引込み開始信号を出力する。
【００４４】
また、マイクロプロセッサ１１９は、信号復調回路１０２により得られた再生用デジタルデータから、再生対象のアドレスを示すアドレス情報を取得し、このアドレス情報に基づいて、再生対象のアドレスへのアクセスに必要なトラバース移動距離を算出し、算出したトラバース移動距離に応じたトラバース駆動信号を出力する。
【００４５】
さらに、マイクロプロセッサ１１９は、信号復調回路１０２により得られた再生用デジタルデータから、再生対象のアドレスを示すアドレス情報を再度取得し、このアドレス情報に基づいて、再生対象のアドレスへのアクセスに必要な移動量を算出し、このアクセスに何本分のトラックのトラックジャンプが必要となるかを示すトラックジャンプ駆動信号を出力する。
【００４６】
また、制御回路１０７は、マイクロプロセッサ１１９により出力されたフォーカス引込み開始信号、トラッキング引込み開始信号、及びトラックジャンプ駆動信号に応じて、第１の駆動手段１０５を制御する。
【００４７】
制御回路１０７は、マイクロプロセッサ１１９により出力されたスピンドルモータ駆動信号及びトラバース駆動信号に応じて、第２の駆動手段１０６を制御する。
【００４８】
上記対物レンズは、レーザダイオード１１１により発生された光を通過させる。この対物レンズを通過した光が、上記光ディスク１３０の記録面に照射される。
【００４９】
第１の駆動手段１０５は、上記対物レンズを光ディスク１３０の径方向、及び記録面に垂直な方向に移動させる。
【００５０】
上記レーザダイオード１１１、フォトディテクタ１１２、光検出器１０４、第１の駆動手段１０５、及び対物レンズにより、光ヘッド１２０が構成されている。なお、この光ヘッド１２０に、電流電圧変換回路１１３及びレーザダイオード駆動回路１１８をさらに搭載してもよい。
【００５１】
第２の駆動手段１０６は、トラバース制御信号により示される移動距離分、上記光ヘッド１２０を移動させるとともに、図示しないスピンドルモータを駆動する。この第２の駆動手段１０６と光ヘッド１２０とで、ディスク駆動装置１２１が構成されている。
【００５２】
（光ディスク再生装置１００の再生開始時の動作）
次に、上述のように構成された光ディスク再生装置１００の再生開始時の動作を説明する。
【００５３】
まず、マイクロプロセッサ１１９が、光ヘッド１２０を光ディスク１３０の最内周対応位置に移動させるトラバース駆動信号を出力する。これにより、光ヘッド１２０が光ディスク１３０の最内周対応位置に移動する。このとき、マイクロプロセッサ１１９は、レーザダイオード１１１の発光量の目標値に対応する基準電圧を０Ｖに設定している。これにより、レーザダイオード１１１の発光が停止している。
【００５４】
次に、マイクロプロセッサ１１９が、レーザダイオード１１１の発光量の目標値に対応する基準電圧を０ＶからＶｒｅｆにする。これにより、レーザダイオード１１１の発光が開始し、所定時間経過後、レーザダイオード１１１の発光量が目標発光量に到達する。
【００５５】
その後、マイクロプロセッサ１１９が、信号復調回路１０２により受信された検出信号のＤＣレベルを読み取り、光ディスク１３０が光ディスク再生装置１００に装填されているか否かを判定する。光ディスク１３０が光ディスク再生装置１００に装填されていれば、光ディスク１３０からの戻り光が光検出器１０４により受光され、検出信号のＤＣレベルが所定レベル以上となる。
【００５６】
マイクロプロセッサ１１９は、光ディスク１３０が光ディスク再生装置１００に装填されていると判定すると、スピンドルモータを所定の回転数で回転させるために、スピンドルモータ駆動信号を出力する。またこれと同時に、フォーカス引込みが行われるように、フォーカス引込み開始信号を出力する。
【００５７】
フォーカス引込みが行われた後、マイクロプロセッサ１１９は、トラッキング引込みが行われるように、トラッキング引込み開始信号を出力する。
【００５８】
トラッキング引込みが行われると、光検出器１０４により出力される検出信号がＲＦ信号となり、信号復調回路１０２が、この検出信号を復調して２値化し、再生用デジタルデータに復号する。
【００５９】
マイクロプロセッサ１１９は、信号復調回路１０２により得られた再生用デジタルデータから、再生対象のアドレスを示すアドレス情報を取得し、このアドレス情報に基づいて、再生対象のアドレスへのアクセスに必要なトラバース移動距離を算出し、算出したトラバース移動距離を示すトラバース駆動信号を出力する。
【００６０】
さらに、マイクロプロセッサ１１９は、信号復調回路１０２により得られた再生用デジタルデータから、再生対象のアドレスを示すアドレス情報を再度取得し、このアドレス情報に基づいて、再生対象のアドレスへのアクセスに必要な移動量を算出し、このアクセスに何本分のトラックのトラックジャンプが必要となるかを示すトラックジャンプ駆動信号を出力する。
【００６１】
再生対象のアドレスへのアクセスの完了後、マイクロプロセッサ１１９の制御により、再生が開始する。つまり、再生対象のアドレスのデジタルデータが信号復調回路１０２により取得され、出力インターフェース１０３により出力される。
【００６２】
図６は、レーザダイオード１１１の発光開始時におけるＡＰＣ回路１０１の動作を説明するタイミングチャートである。
【００６３】
まず、マイクロプロセッサ１１９はレーザダイオード１１１の発光量の目標値に対応する基準電圧を０Ｖに設定している。これにより、レーザダイオード１１１の発光が停止している。誤差増幅回路１１５の出力電圧値の範囲は、０〜Ｖｓａｔ１であるので、誤差増幅回路１１５が理想オペアンプであれば、この時の誤差増幅回路１１５の出力は０Ｖとなる。しかし、実際のオペアンプは、入力オフセットを持つため、誤差増幅回路１１５の出力が０Ｖ以上になる可能性もある。このような場合であっても、誤差増幅回路１１５の出力電圧値が、レーザダイオード１１１を発光させない範囲に収まっていれば、基準電圧生成回路１１４の出力電圧を０Ｖに設定することにより、レーザダイオード１１１の発光を停止させることができる。レーザダイオード１１１を発光させない誤差増幅回路１１５の出力電圧値の範囲は、レーザダイオード１１１に流れる電流を閾値電流Ｉｓ（図５参照）以下とする範囲である。図５に示すように、レーザダイオード１１１の閾値電流Ｉｓに対応したレーザダイオード駆動回路１１８の入力電圧はＶｓ１である。したがって、基準電圧生成回路１１４の出力電圧が０Ｖであるとき、誤差増幅回路１１５の出力電圧値の範囲が０Ｖ〜Ｖｓ１に収まっていれば、レーザダイオード１１１の発光を停止させることができる。
【００６４】
以降、誤差増幅回路１１５の出力が０Ｖである場合の例について説明する。
【００６５】
次に、マイクロプロセッサ１１９による目標値の設定により、基準電圧生成回路１１４の出力電圧がＶｒｅｆとされる。これにより、レーザダイオード１１１の駆動が開始する。このとき、次の（式６）の条件が成立する場合に、誤差増幅回路１１５の出力が飽和し、出力レベルがＶｓａｔ１となる。
【００６６】
（Ｖｒｅｆ−Ｖｉｎ（−））・Ａｏｐ ≧ Ｖｓａｔ１ ・・・（式６）
通常、Ｖｒｅｆは、電圧精度やノイズの影響を考慮して、数百ｍＶ以上に設定される。また、レーザダイオード１１１の駆動開始前においては、レーザダイオード１１１が発光していないので、Ｖｉｎ（−）は０Ｖである。
【００６７】
仮に、Ｖｒｅｆ＝０．６Ｖ、Ｖｉｎ（−）＝０Ｖ、Ａｏｐ＝１０００、Ｖｓａｔ１＝２．９Ｖとした場合、（Ｖｒｅｆ−Ｖｉｎ（−））・Ａｏｐは６００Ｖとなり、（式６）の条件が成立し、誤差増幅回路１１５の出力は飽和する。
【００６８】
誤差増幅回路１１５の出力電圧がＶｓａｔ１となると、飽和検出回路１１６は、その飽和を検出して、スイッチ１１７ｅをオンする。スイッチ１１７ｅがオンすると、第１の抵抗１１７ｃに対し、第２の抵抗１１７ｆが並列に接続された状態となる。第１の抵抗１１７ｃの抵抗値をＲｆ１、第２の抵抗１１７ｆの抵抗値をＲｆ２とすると、第１の抵抗１１７ｃと第２の抵抗１１７ｆとの合成抵抗の抵抗値は以下のようになる。
【００６９】
合成抵抗の抵抗値＝（Ｒｆ１・Ｒｆ２）／（Ｒｆ１＋Ｒｆ２）
第２の抵抗１１７ｆの抵抗値Ｒｆ２は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／９であるので、合成抵抗の抵抗値は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／１０となる。したがって、スイッチ１１７ｅがオンしている場合の低域通過フィルタ１１７の時定数は、スイッチ１１７ｅがオフしているときの時定数の１／１０となる。
【００７０】
ここで、Ｖｓａｔ１＝２．９Ｖ、Ｖｆ２＝１．２Ｖとすると、スイッチ１１７ｅがオフしている場合、時定数τを１ｓｅｃとすると、（式３）より、レーザダイオード１１１の駆動開始から誤差増幅回路１１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔは５３４ｍｓｅｃとなる。
【００７１】
レーザダイオード１１１の駆動開始から誤差増幅回路１１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔは、（式３）より、低域通過フィルタ１１７の時定数τに比例する。
【００７２】
スイッチ１１７ｅがオフしている場合の時定数τが１ｓｅｃであるので、スイッチ１１７ｅがオンしている場合、すなわち第１の抵抗１１７ｃに対して、第２の抵抗１１７ｆが並列に接続されている場合の時定数τは０．１ｓｅｃとなり、レーザダイオード１１１の駆動開始から誤差増幅回路１１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔは、１／１０の５３．４ｍｓｅｃとなる。
【００７３】
誤差増幅回路１１５の出力が飽和状態から正常動作状態になると、飽和検出回路１１６は、その非飽和を検出して、スイッチ１１７ｅをオフする。スイッチ１１７ｅがオフすると、低域通過フィルタ１１７は、第１の抵抗１１７ｃとコンデンサ１１７ｄとで構成されたフィルタとなる。これにより、誤差増幅回路１１５に負帰還が掛かり、レーザダイオード１１１が安定して発光する。
【００７４】
誤差増幅回路１１５の出力が飽和している状態では、ＡＰＣ回路１０１において行われる制御がオープンループ制御となり、誤差増幅回路１１５に負帰還が掛かっていない。したがって、レーザダイオード１１１の過渡応答特性は、クローズドループ特性とは無関係となり、低域通過フィルタ１１７の時定数τによって定まる。
【００７５】
したがって、上述のように、誤差増幅回路１１５の出力の飽和を飽和検出回路１１６が検出しているときに、誤差増幅回路１１５の出力の飽和を飽和検出回路１１６が検出していないときよりも低域通過フィルタ１１７の時定数τを小さくすることにより、誤差増幅回路１１５の出力が飽和状態であるときの過渡応答を速くし、レーザダイオード１１１の駆動開始から誤差増幅回路１１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔを短縮できる。これにより、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短くできる。また、上述のように、光ディスク１３０の再生は、レーザダイオード１１１の発光量が目標発光量に到達した後に開始されるので、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【００７６】
《実施形態２》
本発明の実施形態２に係る光ディスク再生装置１００は、実施形態１のＡＰＣ回路１０１に代えて、図７に示すＡＰＣ回路２０１を備えている。
【００７７】
このＡＰＣ回路２０１は、実施形態１の低域通過フィルタ１１７に代えて、低域通過フィルタ２１７を備えている。この低域通過フィルタ２１７では、直列回路１１７ｇのスイッチ１１７ｅ側の一端が、前記入力ノード１１７ａに代えて、電源電圧Ｖｃｃを発生する電源ノードに接続されている。この点を除いては、低域通過フィルタ２１７の構成は、低域通過フィルタ１１７と同じである。
【００７８】
図８は、本実施形態２の飽和検出回路１１６及びスイッチ１１７ｅの回路構成の例を示す。図８の抵抗２１６ｃの抵抗値をＲｃ１、抵抗２１６ｄの抵抗値をＲｄ１とすると、図８の回路構成は、Ｖｓａｔ１≧Ｖｃｃ−０．６Ｖ・（１＋Ｒｄ１／Ｒｃ１）が成立している場合に有効である。
【００７９】
飽和検出回路１１６は、ＰＮＰトランジスタ２１６ａを備えている。このＰＮＰトランジスタ２１６ａのエミッタは、電源電圧Ｖｃｃを発生する電源ノードに接続されている一方、ＰＮＰトランジスタ２１６ａのコレクタは、抵抗２１６ｂを介して接地ノードに接続されている。また、ＰＮＰトランジスタ２１６ａのベース−エミッタ間には、抵抗２１６ｃが接続されている。さらに、ＰＮＰトランジスタ２１６ａのベースには、抵抗２１６ｄの一端が接続され、該抵抗２１６ｄの他端には、前記誤差増幅回路１１５により出力された増幅信号が入力される。
【００８０】
スイッチ１１７ｅは、ＰＮＰトランジスタ２１７ａを備え、そのエミッタ及びコレクタがスイッチ１１７ｅの両端をなしている。このＰＮＰトランジスタ２１７ａのベース−エミッタ間には、抵抗２１７ｂが接続されている。また、ＰＮＰトランジスタ２１７ａのベースには、抵抗２１７ｃの一端が接続され、該抵抗２１７ｃの他端には、前記飽和検出回路１１６のＰＮＰトランジスタ２１６ａのコレクタが接続される。
【００８１】
誤差増幅回路１１５の出力が飽和すると、飽和検出回路１１６のＰＮＰトランジスタ２１６ａがオフして、スイッチ１１７ｅのＰＮＰトランジスタ２１７ａがオンする。
【００８２】
上述のように構成されたＡＰＣ回路２０１では、誤差増幅回路１１５が飽和を検出して、スイッチ１１７ｅがオンされたとき、第２の抵抗１１７ｆが電源ノードにスイッチ１１７ｅにより接続される。ここで、第１の抵抗１１７ｃの抵抗値をＲｆ１、第２の抵抗１１７ｆの抵抗値をＲｆ２とすると、上記（式３）におけるＶｓａｔ１に相当する電圧は、（Ｒｆ１・Ｖｃｃ+Ｒｆ２・Ｖｓａｔ１）／（Ｒｆ１＋Ｒｆ２）となる。したがって、（式３）のＶｓａｔ１を（Ｒｆ１・Ｖｃｃ+Ｒｆ２・Ｖｓａｔ１）／（Ｒｆ１＋Ｒｆ２）に置き換えることにより、以下の（式７）に示すように、Ｔｓａｔを求められる。
【００８３】
【数４】
【００８４】
ここで、Ｖｃｃ＝３．２Ｖ、Ｖｓａｔ１＝２．９Ｖ、Ｖｆ２＝１．２Ｖとし、かつスイッチ１１７ｅがオフしたときの時定数τを１ｓｅｃとすると、（式３）より、Ｔｓａｔは５３４ｍｓｅｃとなる。
【００８５】
誤差増幅回路１１５が飽和を検出して、スイッチ１１７ｅをオンした時の第１の抵抗１１７ｃと第２の抵抗１１７ｆとの合成抵抗の抵抗値は、以下の式で表すことができる。
【００８６】
合成抵抗の抵抗値＝（Ｒｆ１・Ｒｆ２）／（Ｒｆ１＋Ｒｆ２）
ここで、第２の抵抗１１７ｆの抵抗値Ｒｆ２は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／９であるので、合成抵抗の抵抗値は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／１０となる。
【００８７】
スイッチ１１７ｅがオフしたときの時定数τを１ｓｅｃとしたので、スイッチ１１７ｅがオンして、第２の抵抗１１７ｆが電源ノードに接続された場合の時定数τは０．１ｓｅｃとなる。したがって、τ＝０．１ｓｅｃを（式７）に代入して計算すると、Ｔｓａｔは４７．６ｍｓｅｃとなる。このように、実施形態１と同様に、時間Ｔｓａｔを短縮できるので、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、これにより、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【００８８】
また、スイッチ１１７ｅがオンしている時に、第２の抵抗１１７ｆがスイッチ１１７ｅを介して電源ノードに接続されるので、第２の抵抗１１７ｆが、誤差増幅回路１１５の出力の負荷にならない。したがって、出力飽和電圧Ｖｓａｔ１の低下を防ぐことができる。
【００８９】
また、安定した電源電圧Ｖｃｃを供給する電源ノードから、第２の抵抗１１７ｆ及びスイッチ１１７ｅを介してコンデンサ１１７ｄに電流が流れるので、レーザダイオード１１１の駆動開始後、レーザダイオード１１１の発光量が目標発光量に到達するまでの時間を安定させることができる。
【００９０】
本実施形態２に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態１と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【００９１】
《実施形態３》
本発明の実施形態３に係る光ディスク再生装置１００は、実施形態１のＡＰＣ回路１０１に代えて、図９に示すＡＰＣ回路３０１を備えている。
【００９２】
このＡＰＣ回路３０１は、実施形態１のＡＰＣ回路１０１の低域通過フィルタ１１７に代えて、低域通過フィルタ３１７を備えている。
【００９３】
低域通過フィルタ３１７は、具体的には、入力ノード１１７ａ、出力ノード１１７ｂ、コンデンサ１１７ｄ、第１の抵抗３１７ａ、第２の抵抗３１７ｂ、及び１回路２接点スイッチ３１７ｃを備えている。第２の抵抗３１７ｂの抵抗値は、第１の抵抗３１７ａの抵抗値の１／１０である。第１の抵抗３１７ａの一端、及び第２の抵抗３１７ｂの一端は、上記入力ノード１１７ａに接続されている。
【００９４】
１回路２接点スイッチ３１７ｃは、飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されていない場合には、上記出力ノード１１７ｂに上記第１の抵抗３１７ａの他端を接続する。つまり、１回路２接点スイッチ３１７ｃの接点が第１の抵抗３１７ａに接続される。一方、前記飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されている場合には、上記出力ノード１１７ｂに上記第２の抵抗３１７ｂの他端を接続する。つまり、１回路２接点スイッチ３１７ｃの接点が第２の抵抗３１７ｂに接続される。
【００９５】
低域通過フィルタ３１７についても、上記（式３）が成立する。したがって、Ｖｓａｔ１＝２．９Ｖ、Ｖｆ２＝１．２Ｖとすると、１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合、時定数τを１ｓｅｃとすると、（式３）より、時間Ｔｓａｔは５３４ｍｓｅｃである。
【００９６】
ここで、第２の抵抗３１７ｂの抵抗値は、第１の抵抗３１７ａの抵抗値の１／１０であるので、１回路２接点スイッチ３１７ｃの接点を第２の抵抗３１７ｂに接続した場合の低域通過フィルタ３１７の時定数τは、１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合の時定数τの１／１０となる。
【００９７】
１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合の時定数τが１ｓｅｃであるので、１回路２接点スイッチ３１７ｃの接点を第２の抵抗３１７ｂに接続した場合の時定数τは０．１ｓｅｃとなる。τ＝０．１ｓｅｃを（式３）に代入して計算すると、時間Ｔｓａｔは、１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合の１／１０の５３．４ｍｓｅｃとなる。このように、実施形態１と同様に、時間Ｔｓａｔを短縮できるので、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。
【００９８】
本実施形態３に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態１と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【００９９】
《実施形態４》
本発明の実施形態４に係る光ディスク再生装置１００は、実施形態３のＡＰＣ回路３０１に代えて、図１０に示すＡＰＣ回路４０１を備えている。
【０１００】
このＡＰＣ回路４０１は、実施形態３の低域通過フィルタ３１７に代えて、低域通過フィルタ４１７を備えている。この低域通過フィルタ４１７では、第２の抵抗３１７ｂの一端が、前記入力ノード１１７ａに代えて、電源電圧Ｖｃｃを発生する電源ノードに接続されている。この点を除いては、低域通過フィルタ４１７の構成は、低域通過フィルタ３１７と同じである。
【０１０１】
ＡＰＣ回路４０１における時間Ｔｓａｔは、上記（式３）のＶｓａｔをＶｃｃに置き換えることにより、次の（式８）に示すように求められる。
【０１０２】
Ｔｓａｔ≒−τ・ｌｎ（１−Ｖｆ２／Ｖｃｃ） ・・・（式８）
ここで、Ｖｃｃ＝３．２Ｖ、Ｖｓａｔ１＝２．９Ｖ、Ｖｆ２＝１．２Ｖとすると、１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合、このときの時定数τを１ｓｅｃとすると、（式３）より、時間Ｔｓａｔは５３４ｍｓｅｃとなる。
【０１０３】
ここで、第２の抵抗３１７ｂの抵抗値は、第１の抵抗３１７ａの抵抗値の１／１０であるので、１回路２接点スイッチ３１７ｃの接点を第２の抵抗３１７ｂに接続した場合の低域通過フィルタ３１７の時定数τは、１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合の時定数τの１／１０となる。
【０１０４】
１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合の時定数τが１ｓｅｃであるので、１回路２接点スイッチ３１７ｃの接点を第２の抵抗３１７ｂに接続した場合の時定数τは０．１ｓｅｃとなる。τ＝０．１ｓｅｃを（式８）に代入して計算すると、時間Ｔｓａｔは、４７．０ｍｓｅｃとなる。このように、実施形態１と同様に、時間Ｔｓａｔを短縮できるので、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、この結果、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【０１０５】
また、安定した電源電圧Ｖｃｃを供給する電源ノードから、第２の抵抗３１７ｂ及びスイッチ３１７ｃを介してコンデンサ１１７ｄに電流が流れるので、レーザダイオード１１１の駆動開始後、レーザダイオード１１１の発光量が目標発光量に到達するまでの時間を安定させることができる。
【０１０６】
本実施形態４に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態３と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１０７】
《実施形態５》
本発明の実施形態５に係る光ディスク再生装置１００は、実施形態１のＡＰＣ回路１０１に代えて、図１１に示すＡＰＣ回路５０１を備えている。
【０１０８】
このＡＰＣ回路５０１は、実施形態１のマイクロプロセッサ１１９に代えて、マイクロプロセッサ５１９を備えている。このマイクロプロセッサ５１９は、実施形態１のマイクロプロセッサ１１９の機能に加え、レーザダイオード１１１が駆動状態と停止状態のいずれであるかを示すレーザオン信号を出力する機能を有する。また、マイクロプロセッサ５１９は、基準電圧生成回路１１４の出力電圧を常にＶｒｅｆに設定する。
【０１０９】
また、ＡＰＣ回路５０１は、実施形態１のＡＰＣ回路１０１の構成に加え、１回路２接点スイッチ５２０を備えている。この１回路２接点スイッチ５２０は、マイクロプロセッサ５１９により出力されたレーザオン信号が駆動状態を示している場合には、低域通過フィルタ１１７の入力ノード１１７ａ及び飽和検出回路１１６の入力に誤差増幅回路１１５の出力を接続する。つまり、１回路２接点スイッチ５２０の接点が誤差増幅回路１１５の出力に接続される。一方、レーザオン信号が停止状態を示している場合には、低域通過フィルタ１１７の入力ノード１１７ａ及び飽和検出回路１１６の入力を接地ノードに接続する。つまり、１回路２接点スイッチ５２０の接点が接地ノードに接続される。
【０１１０】
図１２は、レーザダイオード１１１の発光開始時におけるＡＰＣ回路５０１の動作を説明するためのタイミングチャートである。
【０１１１】
まず、マイクロプロセッサ５１９により出力されたレーザオン信号が停止状態を示し、低域通過フィルタ１１７の入力ノード１１７ａ及び飽和検出回路１１６の入力が接地ノードに接続されている。この状態では、低域通過フィルタ１１７の出力電圧は０Ｖとなり、レーザダイオード駆動回路１１８が電流を流さず、レーザダイオード１１１が発光しない。したがって、フォトディテクタ１１２の出力電流が０Ａとなり、電流電圧変換回路１１３の出力電圧も０Ｖとなるので、誤差増幅回路１１５の反転入力の電圧が０Ｖとなる。
【０１１２】
ここで、Ｖｒｅｆ＝０．６Ｖ、Ｖｉｎ（−）＝０Ｖ、Ａｏｐ＝１０００、Ｖｓａｔ１＝２．９Ｖとすると、（Ｖｒｅｆ−Ｖｉｎ（−））・Ａｏｐは２．９Ｖ以上の６００Ｖとなり、上記（式６）の条件を満足するので、誤差増幅回路１１５の出力は飽和して、その電圧はＶｓａｔ１となる。
【０１１３】
その後、マイクロプロセッサ５１９により出力されたレーザオン信号が駆動状態を示すように切り替えられ、１回路２接点スイッチ５２０が、低域通過フィルタ１１７の入力ノード１１７ａ及び飽和検出回路１１６の入力を、誤差増幅回路１１５の出力に接続する。これにより、レーザダイオード１１１の駆動が開始する。
【０１１４】
このとき、誤差増幅回路１１５の出力がＶｓａｔ１となっているので、飽和検出回路１１６が、その飽和を検出し、スイッチ１１７ｅをオンする。これにより、第１の抵抗１１７ｃに対して、第２の抵抗１１７ｆが並列に接続された状態になる。
【０１１５】
本実施形態５に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態１と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１１６】
《実施形態６》
本発明の実施形態６に係る光ディスク再生装置１００は、実施形態５のＡＰＣ回路５０１に代えて、図１３に示すＡＰＣ回路６０１を備えている。
【０１１７】
このＡＰＣ回路６０１は、低域通過フィルタ１１７に代えて、実施形態２の低域通過フィルタ２１７を備えている。
【０１１８】
本実施形態６に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態５と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１１９】
本実施形態６によれば、実施形態２と同様の効果が得られる。
【０１２０】
《実施形態７》
本発明の実施形態７に係る光ディスク再生装置１００は、実施形態５のＡＰＣ回路５０１に代えて、図１４に示すＡＰＣ回路７０１を備えている。
【０１２１】
このＡＰＣ回路７０１は、低域通過フィルタ１１７に代えて、実施形態３の低域通過フィルタ３１７を備えている。
【０１２２】
本実施形態７に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態５と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１２３】
本実施形態７によれば、実施形態３と同様の効果が得られる。
【０１２４】
《実施形態８》
本発明の実施形態８に係る光ディスク再生装置１００は、実施形態５のＡＰＣ回路５０１に代えて、図１５に示すＡＰＣ回路８０１を備えている。
【０１２５】
このＡＰＣ回路８０１は、低域通過フィルタ１１７に代えて、実施形態４の低域通過フィルタ４１７を備えている。
【０１２６】
本実施形態８に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態５と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１２７】
本実施形態８によれば、実施形態４と同様の効果が得られる。
【０１２８】
《実施形態９》
本発明の実施形態９に係る光ディスク再生装置１００は、実施形態５のＡＰＣ回路５０１に代えて、図１６に示すＡＰＣ回路９０１を備えている。
【０１２９】
このＡＰＣ回路９０１は、ＡＰＣ回路５０１の誤差増幅回路１１５、飽和検出回路１１６、１回路２接点スイッチ５２０、低域通過フィルタ１１７、及びレーザダイオード駆動回路１１８に代えて、誤差増幅回路９１５、飽和検出回路９１６、１回路２接点スイッチ９２０、低域通過フィルタ９１７、及びレーザダイオード駆動回路９１８を備えている。
【０１３０】
誤差増幅回路９１５は、オペアンプからなり、電流電圧変換回路１１３により出力された電圧と基準電圧生成回路１１４により生成された基準電圧との差分を増幅して増幅信号を出力する。詳しくは、誤差増幅回路９１５の非反転入力に前記電流電圧変換回路１１３の出力が接続される一方、誤差増幅回路９１５の反転入力に基準電圧生成回路１１４の出力が接続され、これらの電位差に誤差増幅回路９１５の利得を乗じた増幅信号が誤差増幅回路９１５の出力となる。誤差増幅回路９１５の電源には、電源電圧Ｖｃｃが供給され、誤差増幅回路９１５により出力される増幅信号の範囲はＶｓａｔ２〜Ｖｓａｔ１となる。Ｖｓａｔ２は０Ｖとしてもよいし、その他の電圧値に設定してもよい。
【０１３１】
飽和検出回路９１６は、誤差増幅回路９１５により出力された増幅信号と接地電圧（基準固定電圧）よりも所定の電位差分高い閾値電圧とを比較し、前記増幅信号が前記閾値電圧以下である場合、すなわち前記増幅信号と接地電圧（基準固定電圧）との差分が前記所定の電位差以下である場合には前記誤差増幅回路９１５の出力の飽和を検出する。一方、前記増幅信号が前記閾値電圧を超えている場合、すなわち前記増幅信号と接地電圧（基準固定電圧）との差分が前記所定の電位差を超えている場合には前記誤差増幅回路９１５の出力の飽和を検出しない。
【０１３２】
１回路２接点スイッチ９２０は、マイクロプロセッサ５１９により出力されたレーザオン信号が駆動状態を示している場合には、低域通過フィルタ９１７の入力ノード１１７ａ及び飽和検出回路９１６の入力に誤差増幅回路９１５の出力を接続する。つまり、１回路２接点スイッチ９２０の接点が、誤差増幅回路９１５の出力に接続される。一方、レーザオン信号が停止状態を示している場合には、低域通過フィルタ９１７の入力ノード１１７ａ及び飽和検出回路９１６の入力を、電源電圧Ｖｃｃを発生する電源ノードに接続する。つまり、１回路２接点スイッチ９２０の接点が、電源電圧Ｖｃｃを発生する電源ノードに接続される。
【０１３３】
低域通過フィルタ９１７においては、コンデンサ１１７ｄの他端が、接地されておらず、電源電圧Ｖｃｃを発生する電源ノードに接続されている。この点を除いては、低域通過フィルタ９１７の構成は、実施形態１の低域通過フィルタ１１７と同じである。
【０１３４】
レーザダイオード駆動回路９１８は、低域通過フィルタ９１７により出力されたフィルタ処理後の電圧（出力ノード１１７ｂの電圧）と電源電圧Ｖｃｃとの差分に比例した電流を前記レーザダイオード１１１に流すことにより、レーザダイオード１１１を駆動する。レーザダイオード駆動回路９１８の入力電圧（低域通過フィルタ９１７の出力）と、レーザダイオード１１１に流れる電流との関係を図１７に示す。
【０１３５】
飽和検出回路９１６の閾値電圧は、Ｖｓａｔ２よりも少し高く設定される。これにより、誤差増幅回路９１５の出力の飽和を確実に検出できる。
【０１３６】
ここで、本実施形態９において、レーザダイオード１１１にＩ１の駆動電流を流すために必要なレーザダイオード駆動回路９１８の入力電圧は、図１７に示すように、Ｖｆ４となる。
【０１３７】
図１８は、レーザダイオード１１１の発光開始時におけるＡＰＣ回路９０１の動作を説明するタイミングチャートである。
【０１３８】
まず、マイクロプロセッサ５１９が、停止状態を示すレーザオン信号を出力している。これにより、１回路２接点スイッチ９２０の接点が誤差増幅回路９１５の出力側ではなく、電源ノード側に切り替えられて、レーザダイオード１１１の駆動が停止する。
【０１３９】
レーザダイオード１１１の駆動が停止した状態では、低域通過フィルタ９１７の出力電圧はＶｃｃとなり、レーザダイオード駆動回路９１８がレーザダイオード１１１に駆動電流を流さず、レーザダイオード１１１が発光しない。この時、フォトディテクタ１１２が電流を出力しないため、Ｉ／Ｖ変換回路１１３の出力電圧は０Ｖとなる。一方、基準電圧生成回路１１４は、基準電圧Ｖｒｅｆを出力しているので、誤差増幅回路９１５の出力は下側の電圧に飽和して、Ｖｓａｔ２となっている。
【０１４０】
ここでレーザダイオード１１１の駆動開始から誤差増幅回路９１５の出力が飽和状態から正常動作状態になるまでの時間をＴｓａｔとし、レーザダイオード１１１の発光量が目標発光量となった状態での低域通過フィルタ９１７の出力電圧をＶｆ４とすると、時間Ｔｓａｔは、上記（式３）のＶｆ２をＶｃｃ−Ｖｆ４に、Ｖｓａｔ１をＶｃｃ−Ｖｓａｔ２にそれぞれ置き換えることにより、次の（式９）に示すように求められる。
【０１４１】
Ｔｓａｔ≒−τ・ｌｎ｛１−（Ｖｃｃ−Ｖｆ４）／（Ｖｃｃ−Ｖｓａｔ２）｝
・・・（式９）
ここで、Ｖｃｃ＝３．２Ｖ、Ｖｒｅｆ＝０．６Ｖ、Ｖｓａｔ２＝０．３Ｖ、Ｖｆ４＝Ｖｃｃ−１．２Ｖ＝２．０Ｖとすると、スイッチ１１７ｅをオフしている場合、時定数τを１ｓｅｃとすると、（式９）より、時間Ｔｓａｔは、５３４ｍｓｅｃとなる。
【０１４２】
レーザダイオード１１１の駆動開始から誤差増幅回路９１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔは、（式９）より、低域通過フィルタ９１７の時定数τに比例する。
【０１４３】
誤差増幅回路９１５の出力電圧がＶｓａｔ２となると、飽和検出回路９１６がその飽和を検出し、スイッチ１１７ｅがオンする。これにより、第１の抵抗１１７ｃに対し、第２の抵抗１１７ｆが並列に接続された状態となる。第１の抵抗１１７ｃの抵抗値をＲｆ１、第２の抵抗１１７ｆの抵抗値をＲｆ２とすると、第１の抵抗１１７ｃと第２の抵抗１１７ｆとの合成抵抗の抵抗値は以下のようになる。
【０１４４】
合成抵抗の抵抗値＝（Ｒｆ１・Ｒｆ２）／（Ｒｆ１＋Ｒｆ２）
第２の抵抗１１７ｆの抵抗値Ｒｆ２は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／９であるので、合成抵抗の抵抗値は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／１０となる。したがって、スイッチ１１７ｅがオンしている場合の低域通過フィルタ９１７の時定数τは、スイッチ１１７ｅがオフしているときの時定数τの１／１０となる。
【０１４５】
スイッチ１１７ｅがオフしている場合の時定数τを１ｓｅｃとすると、スイッチ１１７ｅがオンしている場合の時定数τは０．１ｓｅｃとなり、レーザダイオード１１１の駆動開始から誤差増幅回路９１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔは、スイッチ１１７ｅがオフしている場合の１／１０、すなわち５３．４ｍｓｅｃとなる。このように、実施形態５と同様に、時間Ｔｓａｔを短縮できるので、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、この結果、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【０１４６】
本実施形態９に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態５と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１４７】
《実施形態１０》
本発明の実施形態１０に係る光ディスク再生装置１００は、実施形態９のＡＰＣ回路９０１に代えて、図１９に示すＡＰＣ回路１００１を備えている。
【０１４８】
このＡＰＣ回路１００１は、ＡＰＣ回路９０１の低域通過フィルタ９１７に代えて、低域通過フィルタ１０１７を備えている。
【０１４９】
上記低域通過フィルタ１０１７では、直列回路１１７ｇのスイッチ１１７ｅ側の一端が、前記入力ノード１１７ａに代えて、接地電圧を発生する接地ノードに接続されている。この点を除いては、低域通過フィルタ１０１７の構成は、低域通過フィルタ９１７と同じである。
【０１５０】
図２０は、本実施形態１０の飽和検出回路９１６及びスイッチ１１７ｅの回路構成の例を示す。図２０の抵抗１０１６ｃの抵抗値をＲｃ２、抵抗１０１６ｄの抵抗値をＲｄ２とすると、図２０の回路構成は、Ｖｓａｔ２≦０．６Ｖ・（１＋Ｒｄ２／Ｒｃ２）が成立している場合に有効である。
【０１５１】
飽和検出回路９１６は、ＮＰＮトランジスタ１０１６ａを備え、このＮＰＮトランジスタ１０１６ａのエミッタは、接地ノードに接続されている一方、コレクタは、抵抗１０１６ｂを介して電源ノードに接続されている。また、ＮＰＮトランジスタ１０１６ａのベース−エミッタ間には、抵抗１０１６ｃが接続されている。さらに、ＮＰＮトランジスタ１０１６ａのベースには、抵抗１０１６ｄの一端が接続され、該抵抗１０１６ｄの他端には、前記誤差増幅回路９１５により出力された増幅信号が入力される。
【０１５２】
スイッチ１１７ｅは、ＮＰＮトランジスタ１０１７ａを備え、そのエミッタ及びコレクタがスイッチ１１７ｅの両端をなしている。このＮＰＮトランジスタ１０１７ａのベース−エミッタ間には、抵抗１０１７ｂが接続されている。また、ＮＰＮトランジスタ１０１７ａのベースには、抵抗１０１７ｃの一端が接続され、該抵抗１０１７ｃの他端には、前記飽和検出回路９１６のＮＰＮトランジスタ１０１６ａのコレクタが接続される。
【０１５３】
誤差増幅回路９１５の出力が飽和すると、飽和検出回路９１６のＮＰＮトランジスタ１０１６ａがオフして、スイッチ１１７ｅのＮＰＮトランジスタ１０１７ａがオンする。
【０１５４】
ＡＰＣ回路１００１における時間Ｔｓａｔは、上記実施形態２の（式７）において、Ｖｆ２をＶｃｃ−Ｖｆ４に、（Ｒｆ１・Ｖｃｃ＋Ｒｆ２・Ｖｓａｔ１）／（Ｒｆ１＋Ｒｆ２）をＶｃｃ−Ｒｆ２・Ｖｓａｔ２／（Ｒｆ１＋Ｒｆ２）に置き換えることにより、次の（式１０）に示すように求められる。
【０１５５】
【数５】
【０１５６】
ここで、Ｖｃｃ＝３．２Ｖ、Ｖｓａｔ２＝０．３Ｖ、Ｖｆ４＝２．０Ｖとすると、スイッチ１１７ｅがオフしている場合、時定数τを１ｓｅｃとすると、（式９）より、Ｔｓａｔは、５３４ｍｓｅｃとなる。
【０１５７】
誤差増幅回路９１５の出力電圧がＶｓａｔ２となると、飽和検出回路９１６がその飽和を検出し、スイッチ１１７ｅがオンする。これにより、第１の抵抗１１７ｃに対し、第２の抵抗１１７ｆが並列に接続される。第１の抵抗１１７ｃの抵抗値をＲｆ１、第２の抵抗１１７ｆの抵抗値をＲｆ２とすると、第１の抵抗１１７ｃと第２の抵抗１１７ｆとの合成抵抗の抵抗値は以下のようになる。
【０１５８】
合成抵抗の抵抗値＝（Ｒｆ１・Ｒｆ２）／（Ｒｆ１＋Ｒｆ２）
第２の抵抗１１７ｆの抵抗値Ｒｆ２は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／９であるので、合成抵抗の抵抗値は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／１０となる。したがって、スイッチ１１７ｅがオンしている場合の低域通過フィルタ１０１７の時定数τは、スイッチ１１７ｅがオフしているときの時定数τの１／１０となる。
【０１５９】
スイッチ１１７ｅがオフしている場合の時定数τを１ｓｅｃとすると、スイッチ１１７ｅがオンしている場合の時定数τは０．１ｓｅｃとなる。したがって、時間Ｔｓａｔは、（式１０）より、４７．６ｍｓｅｃとなる。このように、実施形態９と同様に、時間Ｔｓａｔを短縮できるので、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、これにより、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【０１６０】
本実施形態１０に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態９と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１６１】
《実施形態１１》
本発明の実施形態１１に係る光ディスク再生装置１００は、実施形態９のＡＰＣ回路９０１に代えて、図２１に示すＡＰＣ回路１１０１を備えている。
【０１６２】
このＡＰＣ回路１１０１は、実施形態９のＡＰＣ回路９０１の低域通過フィルタ９１７に代えて、低域通過フィルタ１１１７を備えている。
【０１６３】
この低域通過フィルタ１１１７においては、コンデンサ１１７ｄの他端が、接地されておらず、電源電圧Ｖｃｃを発生する電源ノードに接続されている。この点を除いては、低域通過フィルタ１１１７の構成は、実施形態３の低域通過フィルタ３１７と同じである。
【０１６４】
本実施形態１１においても、実施形態９と同様に、時間Ｔｓａｔを短縮でき、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、これにより、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【０１６５】
本実施形態１１に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態９と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１６６】
《実施形態１２》
本発明の実施形態１２に係る光ディスク再生装置１００は、実施形態１１のＡＰＣ回路１１０１に代えて、図２２に示すＡＰＣ回路１２０１を備えている。
【０１６７】
このＡＰＣ回路１２０１は、低域通過フィルタ１１１７に代えて、低域通過フィルタ１２１７を備えている。この低域通過フィルタ１２１７では、第２の抵抗３１７ｂの一端が、前記入力ノード１１７ａに代えて、接地ノードに接続されている。この点を除いては、低域通過フィルタ１２１７の構成は、低域通過フィルタ１１１７と同じである。
【０１６８】
ＡＰＣ回路１２０１における時間Ｔｓａｔは、上記（式９）のＶｃｃ−Ｖｓａｔ２をＶｃｃに置き換えることにより、次の（式１１）に示すように求められる。
【０１６９】
Ｔｓａｔ≒−τ・ｌｎ｛１−（Ｖｃｃ−Ｖｆ４）／Ｖｃｃ｝ ・・・（式１１）
本実施形態１２においても、実施形態１１と同様に、時間Ｔｓａｔを短縮でき、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、この結果、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【０１７０】
本実施形態１２に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態１１と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１７１】
なお、上記実施形態１〜８において、飽和検出回路１１６に代えて、図２３に示す飽和検出回路１３１６を設けてもよい。
【０１７２】
この飽和検出回路１３１６は、飽和検出回路１１６の構成に加え、抵抗１３１６ａ，１３１６ｂを備えている。上記抵抗１３１６ａの一端は、上記オペアンプ１１６ｃの非反転入力に接続される一方、上記抵抗１３１６ａの他端には、誤差増幅回路１１５により出力された増幅信号が入力される。また、上記抵抗１３１６ｂは、上記オペアンプ１１６ｃの非反転入力と出力との間に接続されている。
【０１７３】
この飽和検出回路１３１６は、ヒステリシス回路を構成しており、当該飽和検出回路１３１６の前記閾値電圧は、誤差増幅回路１１５の出力の飽和を検出しているときに、誤差増幅回路１１５の出力の飽和を検出していないときよりも低い電圧となる。つまり、電源電圧Ｖｃｃ（基準固定電圧）と前記閾値電圧との差分は、誤差増幅回路１１５の出力の飽和を検出しているときに、誤差増幅回路１１５の出力の飽和を検出していないときよりも、大きくなる。飽和検出時の閾値電圧、及び飽和非検出時の閾値電圧は、抵抗１１６ａ，１１６ｂ，１３１６ａ，１３１６ｂの抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４に応じた値となる。
【０１７４】
また、上記実施形態１〜８において、低域通過フィルタ１１７，２１７，３１７，４１７に代えて、低域通過フィルタ１１７，２１７，３１７，４１７のコンデンサ１１７ｄと接地ノードとの間に抵抗を接続したラグリードフィルタを設けてもよい。
【０１７５】
同様に、上記実施形態９〜１２において、低域通過フィルタ９１７，１０１７，１１１７，１２１７に代えて、低域通過フィルタ９１７，１０１７，１１１７，１２１７のコンデンサ１１７ｄと電源ノード又は出力ノード１１７ｂとの間に抵抗を接続したラグリードフィルタを設けてもよい。
【０１７６】
また、上記実施形態１，２，５，６，９，１０では、直列回路１１７ｇのスイッチ１１７ｅ側の一端を入力ノード１１７ａに接続するとともに、直列回路１１７ｇの第２の抵抗１１７ｆ側の他端を出力ノード１１７ｂに接続した。しかし、反対に、直列回路１１７ｇのスイッチ１１７ｅ側の一端を出力ノード１１７ｂに接続し、直列回路１１７ｇの第２の抵抗１１７ｆ側の他端を入力ノード１１７ａに接続してもよい。
【０１７７】
また、上記実施形態１〜８において、誤差増幅回路１１５の出力（増幅信号）の範囲の下限を０Ｖとしたが、必ずしも０Ｖでなくてもよい。
【０１７８】
また、上記実施形態１〜４において、基準電圧生成回路１１４にＤ／Ａ変換器１１４ａを設けず、基準電圧生成回路１１４を、単に、０Ｖを含む２種類以上の固定電圧を出力する回路で構成してもよい。
【０１７９】
また、上記実施形態５〜１２において、基準電圧生成回路１１４にＤ／Ａ変換器１１４ａを設けず、基準電圧生成回路１１４を、単に、２種類以上の固定電圧を出力する回路で構成してもよい。
【０１８０】
また、上記実施形態３，７，１１では、前記１回路２接点スイッチ３１７ｃが、第１の抵抗３１７ａ及び第２の抵抗３１７ｂの他端を選択的に出力ノード１１７ｂに接続するようにした。しかし、１回路２接点スイッチ３１７ｃが、第１の抵抗３１７ａ及び第２の抵抗３１７ｂの他端を選択的に入力ノード１１７ａに接続するようにしてもよい。
【産業上の利用可能性】
【０１８１】
本発明は、ＡＰＣ回路、及び当該ＡＰＣ回路を搭載した光ディスク再生装置として有用である。
【符号の説明】
【０１８２】
１００ 光ディスク再生装置
１０１ ＡＰＣ回路
１０２ 信号復調回路
１０４ 光検出器
１１１ レーザダイオード
１１２ フォトディテクタ（受光素子）
１１３ 電流電圧変換回路
１１４ 基準電圧生成回路
１１５ 誤差増幅回路
１１６ 飽和検出回路
１１７ 低域通過フィルタ
１１７ａ 入力ノード
１１７ｂ 出力ノード
１１７ｃ 第１の抵抗
１１７ｄ コンデンサ
１１７ｅ スイッチ
１１７ｆ 第２の抵抗
１１７ｇ 直列回路
１１８ レーザダイオード駆動回路
１３０ 光ディスク
２０１ ＡＰＣ回路
２１７ 低域通過フィルタ
３０１ ＡＰＣ回路
３１７ 低域通過フィルタ
３１７ａ 第１の抵抗
３１７ｂ 第２の抵抗
３１７ｃ １回路２接点スイッチ
４０１ ＡＰＣ回路
４１７ 低域通過フィルタ
５０１ ＡＰＣ回路
５２０ １回路２接点スイッチ
６０１ ＡＰＣ回路
７０１ ＡＰＣ回路
８０１ ＡＰＣ回路
９０１ ＡＰＣ回路
９１５ 誤差増幅回路
９１６ 飽和検出回路
９１７ 低域通過フィルタ
９２０ １回路２接点スイッチ
１００１ ＡＰＣ回路
１０１７ 低域通過フィルタ
１１０１ ＡＰＣ回路
１１１７ 低域通過フィルタ
１２０１ ＡＰＣ回路
１２１７ 低域通過フィルタ
１３１６ 飽和検出回路
【技術分野】
【０００１】
本発明は、ＡＰＣ（Auto Power Control）回路、及び当該ＡＰＣ回路を搭載した光ディスク再生装置に関するものである。
【背景技術】
【０００２】
特許文献１には、光ディスク再生装置等において、レーザダイオードの出力を一定に保持するために用いられるＡＰＣ回路が開示されている。このＡＰＣ回路は、同文献の第１図等に示されるように、レーザダイオードが発する光を受光してその受光量に相当する電圧を出力する光検出部と、当該光検出部の出力と所定の設定電圧とを比較するオペアンプからなる誤差増幅回路と、当該誤差増幅回路の出力を入力とする一次の低域通過フィルタとを備え、上記低域通過フィルタの出力に基づいてレーザダイオードを駆動する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６２−０４３１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、特許文献１のように構成されたＡＰＣ回路において、上記誤差増幅回路の出力飽和電圧をＶｓａｔ１、低域通過フィルタの時定数をτ、レーザダイオードの駆動開始から誤差増幅回路の出力が飽和状態から正常動作状態になるまでの時間をＴｓａｔ、誤差増幅回路の出力が飽和状態から正常動作状態になった直後の低域通過フィルタの出力電圧をＶｆ１とする。レーザダイオードの駆動開始後、誤差増幅回路の出力が０ＶからＶｓａｔ１にステップ状に変化して上記低域通過フィルタに入力されるので、低域通過フィルタの出力は、ステップ応答となる。したがって、以下の（式１）が成り立つ。
【０００５】
【数１】
【０００６】
上記（式１）を変形すると以下のようになる。
【０００７】
【数２】
【０００８】
その後、レーザダイオードの発光量が目標発光量となった状態での低域通過フィルタの出力電圧をＶｆ２とすると、ＡＰＣ回路のループゲインが１０００倍等、十分大きい場合には、Ｖｆ１≒Ｖｆ２となるので、以下の（式３）が成り立つ。
【０００９】
【数３】
【００１０】
誤差増幅回路の出力が飽和状態から正常動作状態になると、ＡＰＣ回路がオープンループシステムからクローズドループシステムに移行し、誤差増幅回路に負帰還が正常に掛かった状態となる。この状態では、ＡＰＣ回路の応答時定数をτｃ、低域通過フィルタの時定数をτ、ＡＰＣ回路のループゲインをＡｏとすると、τｃ＝τ／Ａｏとなり、ループゲインＡｏが大きくなるほど応答速度が早くなる。
【００１１】
したがって、ＡＰＣ回路のループゲインが１０００倍等、十分大きい場合には、レーザダイオードの駆動開始からレーザダイオードの発光量が目標発光量に到達するまでの時間の大部分を、レーザダイオードの駆動開始から誤差増幅回路の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔが占める。
【００１２】
ところで、近年、光ディスク再生装置等の機能の１チップ化が進み、上記光検出部の出力と所定の設定電圧との比較に用いられる誤差増幅回路がＬＳＩ（Large Scale Integrated Circuit）に内蔵される場合が多くなっている。この誤差増幅回路の電源電圧は、ＬＳＩにおけるアナログ増幅回路搭載領域の電源電圧に設定され、従来よりも低くなる傾向にある。誤差増幅回路の電源電圧が低下すると、誤差増幅回路の出力飽和電圧Ｖｓａｔ１も低くなるので、上記式（３）により求められるＴｓａｔ、すなわちレーザダイオードの駆動開始から誤差増幅回路の出力が飽和状態から正常動作状態になるまでの時間が長くなり、その結果、レーザダイオードの駆動開始からその発光量が目標発光量に到達するまでの時間も長くなる。
【００１３】
また、このようなＡＰＣ回路を光ディスク再生装置に用いた場合、レーザダイオードの発光量が目標発光量に到達してから光ディスクの再生が開始されるので、レーザダイオードの駆動開始から光ディスクの再生開始までの時間が長くなる。
【００１４】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、レーザダイオードの駆動開始からその発光量が目標発光量に到達するまでの時間を短縮することにある。
【課題を解決するための手段】
【００１５】
上記の課題を解決するため、本発明の１態様に係るＡＰＣ回路は、レーザー光を発生するレーザダイオードと、前記レーザダイオードにより発生されたレーザー光の一部を受光し、その受光量に応じた電流を出力する受光素子と、前記受光素子の出力電流を電圧に変換して出力する電流電圧変換回路と、前記レーザダイオードの発光量の目標値に対応した基準電圧を生成する基準電圧生成回路と、前記電流電圧変換回路により出力された電圧と前記基準電圧生成回路により生成された基準電圧との差分を増幅して増幅信号を出力する誤差増幅回路と、前記誤差増幅回路により出力された増幅信号に対してフィルタ処理を実行し、フィルタ処理後の電圧を出力する低域通過フィルタと、前記低域通過フィルタにより出力されたフィルタ処理後の電圧に応じて前記レーザダイオードを駆動するレーザダイオード駆動回路とを備えたＡＰＣ回路であって、前記誤差増幅回路の出力の飽和を検出する飽和検出回路を備え、前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合に、前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合よりも、前記低域通過フィルタの時定数が小さくなるように構成されていることを特徴とする。
【００１６】
この態様によると、誤差増幅回路の出力が飽和している場合には、誤差増幅回路の出力が飽和していない正常動作時よりも低域通過フィルタの時定数が小さくされ、上記式（３）により求められるＴｓａｔ、すなわちレーザダイオードの駆動開始から誤差増幅回路の出力が飽和状態から正常動作状態になるまでの時間が短くなる。その結果、レーザダイオードの駆動開始からその発光量が目標発光量に到達するまでの時間が短くなる。
【発明の効果】
【００１７】
本発明により、レーザダイオードの駆動開始からその発光量が目標発光量に到達するまでの時間を短縮できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態１に係る光ディスク再生装置の構成を示すブロック図である。
【図２】実施形態１に係るレーザダイオードの入力電流と発光量との関係を示すグラフである。
【図３】実施形態１に係るフォトディテクタの出力電流と受光量との関係を示すグラフである。
【図４】実施形態１に係る飽和検出回路の構成を示す回路図である。
【図５】実施形態１に係るレーザダイオード駆動回路の入力電圧と、レーザダイオードに流れる電流との関係を示すグラフである。
【図６】実施形態１に係るレーザダイオードの発光開始時におけるＡＰＣ回路の動作を説明するタイミングチャートである。
【図７】本発明の実施形態２に係るＡＰＣ回路の構成を示すブロック図である。
【図８】実施形態２に係る飽和検出回路及びスイッチの構成を例示する回路図である。
【図９】本発明の実施形態３に係るＡＰＣ回路の構成を示すブロック図である。
【図１０】本発明の実施形態４に係るＡＰＣ回路の構成を示すブロック図である。
【図１１】本発明の実施形態５に係るＡＰＣ回路の構成を示すブロック図である。
【図１２】実施形態５に係るレーザダイオードの発光開始時におけるＡＰＣ回路の動作を説明するタイミングチャートである。
【図１３】本発明の実施形態６に係るＡＰＣ回路の構成を示すブロック図である。
【図１４】本発明の実施形態７に係るＡＰＣ回路の構成を示すブロック図である。
【図１５】本発明の実施形態８に係るＡＰＣ回路の構成を示すブロック図である。
【図１６】本発明の実施形態９に係るＡＰＣ回路の構成を示すブロック図である。
【図１７】実施形態９に係るレーザダイオード駆動回路の入力電圧と、レーザダイオードに流れる電流との関係を示すグラフである。
【図１８】実施形態９に係るレーザダイオードの発光開始時におけるＡＰＣ回路の動作を説明するタイミングチャートである。
【図１９】実施形態１０に係るＡＰＣ回路の構成を示すブロック図である。
【図２０】実施形態１０に係る飽和検出回路及びスイッチの構成を例示する回路図である。
【図２１】実施形態１１に係るＡＰＣ回路の構成を示すブロック図である。
【図２２】実施形態１２に係るＡＰＣ回路の構成を示すブロック図である。
【図２３】実施形態１〜１２の変形例に係る飽和検出回路の構成を示す回路図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。
【００２０】
《実施形態１》
図１は、本発明の実施形態１に係る光ディスク再生装置１００を示す。この光ディスク再生装置１００は、光ディスク１３０に記録されたデータを再生する。
【００２１】
（光ディスク再生装置１００の構成）
光ディスク再生装置１００は、図１に示すように、ＡＰＣ回路１０１と、信号復調回路１０２と、出力インターフェース（I/F:interface）１０３、光検出器１０４、第１の駆動手段１０５、第２の駆動手段１０６、制御回路１０７、図示しない対物レンズ、及び図示しないスピンドルモータを備えている。
【００２２】
ＡＰＣ回路１０１は、レーザダイオード１１１、受光素子としてのフォトディテクタ１１２、電流電圧（Ｉ／Ｖ）変換回路１１３、Ｄ／Ａ(Digital to Analog)変換器１１４ａ、誤差増幅回路１１５、飽和検出回路１１６、低域通過フィルタ１１７、レーザダイオード駆動回路１１８、及びマイクロプロセッサ１１９を備えている。
【００２３】
レーザダイオード１１１は、後述するレーザダイオード駆動回路１１８により出力された電流に応じて、レーザー光を発生する。レーザダイオード１１１のアノードは、レーザダイオード駆動回路１１８の出力に接続されている一方、レーザダイオード１１１のカソードは接地されている。
【００２４】
図２は、レーザダイオード１１１の入力電流と発光量との関係を示す。レーザダイオード１１１は、入力電流が閾値電流Ｉｓを超えるまでは発光せず、閾値電流Ｉｓを超えると、入力電流の増加に応じてその発光量を増大させる。
【００２５】
フォトディテクタ１１２は、レーザダイオード１１１により発生されたレーザー光の一部を受光し、その受光量に比例した電流を出力する。図３は、フォトディテクタ１１２の出力電流と受光量との関係を示す。フォトディテクタ１１２のアノードは、後で詳述する電流電圧変換回路１１３の入力に接続される一方、フォトディテクタ１１２のカソードは接地されている。
【００２６】
電流電圧変換回路１１３は、フォトディテクタ１１２の出力電流を電圧に変換して出力する。詳しくは、電流電圧変換回路１１３は、内部に感度調整用可変抵抗１１３ａを持ち、その出力電圧の値は、フォトディテクタ１１２の出力電流の電流値に感度調整用可変抵抗１１３ａの抵抗値を乗じた値となる。
【００２７】
Ｄ／Ａ(Digital to Analog)変換器１１４ａは、レーザダイオード１１１の発光量の目標値に対してＤ／Ａ変換を行うことにより、当該目標値に対応した基準電圧を出力する。レーザダイオード１１１の発光量の目標値は、マイクロプロセッサ１１９により設定される。Ｄ／Ａ変換器１１４ａと、マイクロプロセッサ１１９とで、基準電圧生成回路１１４が構成されている。
【００２８】
誤差増幅回路１１５は、オペアンプからなり、電流電圧変換回路１１３により出力された電圧と基準電圧生成回路１１４により生成された基準電圧との差分を増幅して増幅信号を出力端子から出力する。詳しくは、誤差増幅回路１１５の非反転入力にＤ／Ａ変換器１１４ａの出力が接続される一方、誤差増幅回路１１５の反転入力に前記電流電圧変換回路１１３の出力が接続され、これらの電位差に誤差増幅回路１１５の利得を乗じた増幅信号が誤差増幅回路１１５の出力となる。誤差増幅回路１１５の電源には、電源電圧Ｖｃｃが供給され、誤差増幅回路１１５により出力される増幅信号の範囲は０Ｖ〜Ｖｓａｔ１となる。Ｖｓａｔ１は、電源電圧Ｖｃｃとしてもよいし、その他の電圧値に設定してもよい。
【００２９】
飽和検出回路１１６は、誤差増幅回路１１５により出力された増幅信号と電源電圧Ｖｃｃ（基準固定電圧）よりも所定の電位差分低い閾値電圧とを比較し、前記増幅信号が前記閾値電圧以上である場合、すなわち前記増幅信号と電源電圧Ｖｃｃ（基準固定電圧）との差分が前記所定の電位差以下である場合には前記誤差増幅回路１１５の出力の飽和を検出する。一方、前記増幅信号が前記閾値電圧未満である場合、すなわち前記増幅信号と電源電圧Ｖｃｃ（基準固定電圧）との差分が前記所定の電位差を超える場合には前記誤差増幅回路１１５の出力の飽和を検出しない。
【００３０】
具体的には、飽和検出回路１１６は、図４に示すように、抵抗１１６ａ，１１６ｂと、オペアンプ１１６ｃとを備えている。抵抗１１６ａ，１１６ｂは、誤差増幅回路１１５と共通の電源電圧Ｖｃｃを発生する電源ノードと接地ノードとの間に順に直列に接続されている。上記オペアンプ１１６ｃの非反転入力には、誤差増幅回路１１５により出力された増幅信号が入力される一方、上記オペアンプ１１６ｃの反転入力には、前記抵抗１１６ａ，１１６ｂの間の電圧が前記閾値電圧として入力される。抵抗１１６ａ，１１６ｂの抵抗値をそれぞれＲ１、Ｒ２とすると、閾値電圧は、Ｖｃｃ×Ｒ２／（Ｒ１＋Ｒ２）となる。この閾値電圧は、Ｖｓａｔ１よりも少し低い電圧に設定される。これにより、誤差増幅回路１１５の出力の飽和を確実に検出できる。
【００３１】
低域通過フィルタ１１７は、前記誤差増幅回路１１５により出力された増幅信号を入力ノード１１７ａにより受信し、この増幅信号に対してフィルタ処理を実行し、フィルタ処理後の電圧（増幅信号の低域周波数成分）を出力ノード１１７ｂから出力する。
【００３２】
低域通過フィルタ１１７は、具体的には、第１の抵抗１１７ｃ、コンデンサ１１７ｄ、スイッチ１１７ｅ、及び第２の抵抗１１７ｆを備えている。第１の抵抗１１７ｃの一端は、前記入力ノード１１７ａに接続されている一方、第１の抵抗１１７ｃの他端は、前記出力ノード１１７ｂに接続されている。コンデンサ１１７ｄの一端は、前記出力ノード１１７ｂに接続されている一方、コンデンサ１１７ｄの他端は接地ノードに接続（接地）されている。前記第２の抵抗１１７ｆは、スイッチ１１７ｅと互いに直列に接続されて該スイッチ１１７ｅとで直列回路１１７ｇを構成する。当該直列回路１１７ｇのスイッチ１１７ｅ側の一端は前記入力ノード１１７ａに接続されている一方、直列回路１１７ｇの第２の抵抗１１７ｆ側の他端は出力ノード１１７ｂに接続されている。ここで、第２の抵抗１１７ｆの抵抗値は、第１の抵抗１１７ｃの抵抗値の１／９である。
【００３３】
スイッチ１１７ｅは、飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されていない場合にはオフされる一方、前記飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されている場合にはオンされる。
【００３４】
スイッチ１１７ｅがオンされている場合、すなわち、前記飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されている場合における低域通過フィルタ１１７の時定数は、スイッチ１１７ｅがオフされている場合、すなわち前記飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されていない場合の時定数の１／１０となる。
【００３５】
レーザダイオード駆動回路１１８は、低域通過フィルタ１１７により出力されたフィルタ処理後の電圧に比例した電流を前記レーザダイオード１１１に流すことにより、レーザダイオード１１１を駆動する。レーザダイオード駆動回路１１８の入力電圧（低域通過フィルタ１１７の出力）と、レーザダイオード１１１に流れる電流との関係を図５に示す。
【００３６】
マイクロプロセッサ１１９は、レーザダイオード１１１の発光量の目標値を設定する。
【００３７】
ここで、ＡＰＣ回路１０１が動作して、レーザダイオード１１１が目標発光量で発光している状態にある時にフォトディテクタ１１２が発生する電流値をＩ２とし、Ｉ／Ｖ変換回路１１３の感度調整用可変抵抗１１３ａの抵抗値をＲｖｒとする。また、基準電圧生成回路１１４の出力電圧をＶｒｅｆとすると、誤差増幅回路１１５の反転入力電圧も、Ｖｒｅｆと同電位になる。したがって、以下の（式４）が成り立つ。
【００３８】
Ｉ２・Ｒｖｒ＝Ｖｒｅｆ ・・・（式４）
このＩ２を発生するために必要な受光量は、図３に示すように、Ｐ２である。この時のレーザダイオード１１１の発光量をＰ１とすると、以下の（式５）が成り立つ。
【００３９】
Ｐ２＝ｋ・Ｐ１ ・・・（式５）
（式５）において、ｋは光学的な構造により定まる係数である。
【００４０】
また、この時の発光量をＰ１とするために必要なレーザダイオード１１１の駆動電流は、図２に示すようにＩ１であり、この電流Ｉ１を流すために必要なレーザダイオード駆動回路１１８の入力電圧は、図５に示すようにＶｆ２である。
【００４１】
光検出器１０４は、光ディスク１３０からの戻り光を受け、この戻り光の強度に応じた検出信号を出力する。この検出信号は、トラッキング引込み後、ＲＦ（Radio Frequency）信号となる。
【００４２】
信号復調回路１０２は、光検出器１０４により出力された検出信号を受信する。トラッキング引込み後においては、ＲＦ信号である検出信号を復調して２値化した後、再生用デジタルデータに復号する。
【００４３】
マイクロプロセッサ１１９は、信号復調回路１０２により受信された検出信号のＤＣ（Direct Current）レベルを読み取り、光ディスク１３０が光ディスク再生装置１００に装填されているか否かを判定する。光ディスク１３０が光ディスク再生装置１００に装填されていると判定した場合、マイクロプロセッサ１１９は、スピンドルモータを所定の回転数で回転させるために、スピンドルモータ駆動信号を出力すると同時に、フォーカス引込み開始信号を出力する。また、マイクロプロセッサ１１９は、フォーカス引込み後、トラッキング引込み開始信号を出力する。
【００４４】
また、マイクロプロセッサ１１９は、信号復調回路１０２により得られた再生用デジタルデータから、再生対象のアドレスを示すアドレス情報を取得し、このアドレス情報に基づいて、再生対象のアドレスへのアクセスに必要なトラバース移動距離を算出し、算出したトラバース移動距離に応じたトラバース駆動信号を出力する。
【００４５】
さらに、マイクロプロセッサ１１９は、信号復調回路１０２により得られた再生用デジタルデータから、再生対象のアドレスを示すアドレス情報を再度取得し、このアドレス情報に基づいて、再生対象のアドレスへのアクセスに必要な移動量を算出し、このアクセスに何本分のトラックのトラックジャンプが必要となるかを示すトラックジャンプ駆動信号を出力する。
【００４６】
また、制御回路１０７は、マイクロプロセッサ１１９により出力されたフォーカス引込み開始信号、トラッキング引込み開始信号、及びトラックジャンプ駆動信号に応じて、第１の駆動手段１０５を制御する。
【００４７】
制御回路１０７は、マイクロプロセッサ１１９により出力されたスピンドルモータ駆動信号及びトラバース駆動信号に応じて、第２の駆動手段１０６を制御する。
【００４８】
上記対物レンズは、レーザダイオード１１１により発生された光を通過させる。この対物レンズを通過した光が、上記光ディスク１３０の記録面に照射される。
【００４９】
第１の駆動手段１０５は、上記対物レンズを光ディスク１３０の径方向、及び記録面に垂直な方向に移動させる。
【００５０】
上記レーザダイオード１１１、フォトディテクタ１１２、光検出器１０４、第１の駆動手段１０５、及び対物レンズにより、光ヘッド１２０が構成されている。なお、この光ヘッド１２０に、電流電圧変換回路１１３及びレーザダイオード駆動回路１１８をさらに搭載してもよい。
【００５１】
第２の駆動手段１０６は、トラバース制御信号により示される移動距離分、上記光ヘッド１２０を移動させるとともに、図示しないスピンドルモータを駆動する。この第２の駆動手段１０６と光ヘッド１２０とで、ディスク駆動装置１２１が構成されている。
【００５２】
（光ディスク再生装置１００の再生開始時の動作）
次に、上述のように構成された光ディスク再生装置１００の再生開始時の動作を説明する。
【００５３】
まず、マイクロプロセッサ１１９が、光ヘッド１２０を光ディスク１３０の最内周対応位置に移動させるトラバース駆動信号を出力する。これにより、光ヘッド１２０が光ディスク１３０の最内周対応位置に移動する。このとき、マイクロプロセッサ１１９は、レーザダイオード１１１の発光量の目標値に対応する基準電圧を０Ｖに設定している。これにより、レーザダイオード１１１の発光が停止している。
【００５４】
次に、マイクロプロセッサ１１９が、レーザダイオード１１１の発光量の目標値に対応する基準電圧を０ＶからＶｒｅｆにする。これにより、レーザダイオード１１１の発光が開始し、所定時間経過後、レーザダイオード１１１の発光量が目標発光量に到達する。
【００５５】
その後、マイクロプロセッサ１１９が、信号復調回路１０２により受信された検出信号のＤＣレベルを読み取り、光ディスク１３０が光ディスク再生装置１００に装填されているか否かを判定する。光ディスク１３０が光ディスク再生装置１００に装填されていれば、光ディスク１３０からの戻り光が光検出器１０４により受光され、検出信号のＤＣレベルが所定レベル以上となる。
【００５６】
マイクロプロセッサ１１９は、光ディスク１３０が光ディスク再生装置１００に装填されていると判定すると、スピンドルモータを所定の回転数で回転させるために、スピンドルモータ駆動信号を出力する。またこれと同時に、フォーカス引込みが行われるように、フォーカス引込み開始信号を出力する。
【００５７】
フォーカス引込みが行われた後、マイクロプロセッサ１１９は、トラッキング引込みが行われるように、トラッキング引込み開始信号を出力する。
【００５８】
トラッキング引込みが行われると、光検出器１０４により出力される検出信号がＲＦ信号となり、信号復調回路１０２が、この検出信号を復調して２値化し、再生用デジタルデータに復号する。
【００５９】
マイクロプロセッサ１１９は、信号復調回路１０２により得られた再生用デジタルデータから、再生対象のアドレスを示すアドレス情報を取得し、このアドレス情報に基づいて、再生対象のアドレスへのアクセスに必要なトラバース移動距離を算出し、算出したトラバース移動距離を示すトラバース駆動信号を出力する。
【００６０】
さらに、マイクロプロセッサ１１９は、信号復調回路１０２により得られた再生用デジタルデータから、再生対象のアドレスを示すアドレス情報を再度取得し、このアドレス情報に基づいて、再生対象のアドレスへのアクセスに必要な移動量を算出し、このアクセスに何本分のトラックのトラックジャンプが必要となるかを示すトラックジャンプ駆動信号を出力する。
【００６１】
再生対象のアドレスへのアクセスの完了後、マイクロプロセッサ１１９の制御により、再生が開始する。つまり、再生対象のアドレスのデジタルデータが信号復調回路１０２により取得され、出力インターフェース１０３により出力される。
【００６２】
図６は、レーザダイオード１１１の発光開始時におけるＡＰＣ回路１０１の動作を説明するタイミングチャートである。
【００６３】
まず、マイクロプロセッサ１１９はレーザダイオード１１１の発光量の目標値に対応する基準電圧を０Ｖに設定している。これにより、レーザダイオード１１１の発光が停止している。誤差増幅回路１１５の出力電圧値の範囲は、０〜Ｖｓａｔ１であるので、誤差増幅回路１１５が理想オペアンプであれば、この時の誤差増幅回路１１５の出力は０Ｖとなる。しかし、実際のオペアンプは、入力オフセットを持つため、誤差増幅回路１１５の出力が０Ｖ以上になる可能性もある。このような場合であっても、誤差増幅回路１１５の出力電圧値が、レーザダイオード１１１を発光させない範囲に収まっていれば、基準電圧生成回路１１４の出力電圧を０Ｖに設定することにより、レーザダイオード１１１の発光を停止させることができる。レーザダイオード１１１を発光させない誤差増幅回路１１５の出力電圧値の範囲は、レーザダイオード１１１に流れる電流を閾値電流Ｉｓ（図５参照）以下とする範囲である。図５に示すように、レーザダイオード１１１の閾値電流Ｉｓに対応したレーザダイオード駆動回路１１８の入力電圧はＶｓ１である。したがって、基準電圧生成回路１１４の出力電圧が０Ｖであるとき、誤差増幅回路１１５の出力電圧値の範囲が０Ｖ〜Ｖｓ１に収まっていれば、レーザダイオード１１１の発光を停止させることができる。
【００６４】
以降、誤差増幅回路１１５の出力が０Ｖである場合の例について説明する。
【００６５】
次に、マイクロプロセッサ１１９による目標値の設定により、基準電圧生成回路１１４の出力電圧がＶｒｅｆとされる。これにより、レーザダイオード１１１の駆動が開始する。このとき、次の（式６）の条件が成立する場合に、誤差増幅回路１１５の出力が飽和し、出力レベルがＶｓａｔ１となる。
【００６６】
（Ｖｒｅｆ−Ｖｉｎ（−））・Ａｏｐ ≧ Ｖｓａｔ１ ・・・（式６）
通常、Ｖｒｅｆは、電圧精度やノイズの影響を考慮して、数百ｍＶ以上に設定される。また、レーザダイオード１１１の駆動開始前においては、レーザダイオード１１１が発光していないので、Ｖｉｎ（−）は０Ｖである。
【００６７】
仮に、Ｖｒｅｆ＝０．６Ｖ、Ｖｉｎ（−）＝０Ｖ、Ａｏｐ＝１０００、Ｖｓａｔ１＝２．９Ｖとした場合、（Ｖｒｅｆ−Ｖｉｎ（−））・Ａｏｐは６００Ｖとなり、（式６）の条件が成立し、誤差増幅回路１１５の出力は飽和する。
【００６８】
誤差増幅回路１１５の出力電圧がＶｓａｔ１となると、飽和検出回路１１６は、その飽和を検出して、スイッチ１１７ｅをオンする。スイッチ１１７ｅがオンすると、第１の抵抗１１７ｃに対し、第２の抵抗１１７ｆが並列に接続された状態となる。第１の抵抗１１７ｃの抵抗値をＲｆ１、第２の抵抗１１７ｆの抵抗値をＲｆ２とすると、第１の抵抗１１７ｃと第２の抵抗１１７ｆとの合成抵抗の抵抗値は以下のようになる。
【００６９】
合成抵抗の抵抗値＝（Ｒｆ１・Ｒｆ２）／（Ｒｆ１＋Ｒｆ２）
第２の抵抗１１７ｆの抵抗値Ｒｆ２は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／９であるので、合成抵抗の抵抗値は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／１０となる。したがって、スイッチ１１７ｅがオンしている場合の低域通過フィルタ１１７の時定数は、スイッチ１１７ｅがオフしているときの時定数の１／１０となる。
【００７０】
ここで、Ｖｓａｔ１＝２．９Ｖ、Ｖｆ２＝１．２Ｖとすると、スイッチ１１７ｅがオフしている場合、時定数τを１ｓｅｃとすると、（式３）より、レーザダイオード１１１の駆動開始から誤差増幅回路１１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔは５３４ｍｓｅｃとなる。
【００７１】
レーザダイオード１１１の駆動開始から誤差増幅回路１１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔは、（式３）より、低域通過フィルタ１１７の時定数τに比例する。
【００７２】
スイッチ１１７ｅがオフしている場合の時定数τが１ｓｅｃであるので、スイッチ１１７ｅがオンしている場合、すなわち第１の抵抗１１７ｃに対して、第２の抵抗１１７ｆが並列に接続されている場合の時定数τは０．１ｓｅｃとなり、レーザダイオード１１１の駆動開始から誤差増幅回路１１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔは、１／１０の５３．４ｍｓｅｃとなる。
【００７３】
誤差増幅回路１１５の出力が飽和状態から正常動作状態になると、飽和検出回路１１６は、その非飽和を検出して、スイッチ１１７ｅをオフする。スイッチ１１７ｅがオフすると、低域通過フィルタ１１７は、第１の抵抗１１７ｃとコンデンサ１１７ｄとで構成されたフィルタとなる。これにより、誤差増幅回路１１５に負帰還が掛かり、レーザダイオード１１１が安定して発光する。
【００７４】
誤差増幅回路１１５の出力が飽和している状態では、ＡＰＣ回路１０１において行われる制御がオープンループ制御となり、誤差増幅回路１１５に負帰還が掛かっていない。したがって、レーザダイオード１１１の過渡応答特性は、クローズドループ特性とは無関係となり、低域通過フィルタ１１７の時定数τによって定まる。
【００７５】
したがって、上述のように、誤差増幅回路１１５の出力の飽和を飽和検出回路１１６が検出しているときに、誤差増幅回路１１５の出力の飽和を飽和検出回路１１６が検出していないときよりも低域通過フィルタ１１７の時定数τを小さくすることにより、誤差増幅回路１１５の出力が飽和状態であるときの過渡応答を速くし、レーザダイオード１１１の駆動開始から誤差増幅回路１１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔを短縮できる。これにより、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短くできる。また、上述のように、光ディスク１３０の再生は、レーザダイオード１１１の発光量が目標発光量に到達した後に開始されるので、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【００７６】
《実施形態２》
本発明の実施形態２に係る光ディスク再生装置１００は、実施形態１のＡＰＣ回路１０１に代えて、図７に示すＡＰＣ回路２０１を備えている。
【００７７】
このＡＰＣ回路２０１は、実施形態１の低域通過フィルタ１１７に代えて、低域通過フィルタ２１７を備えている。この低域通過フィルタ２１７では、直列回路１１７ｇのスイッチ１１７ｅ側の一端が、前記入力ノード１１７ａに代えて、電源電圧Ｖｃｃを発生する電源ノードに接続されている。この点を除いては、低域通過フィルタ２１７の構成は、低域通過フィルタ１１７と同じである。
【００７８】
図８は、本実施形態２の飽和検出回路１１６及びスイッチ１１７ｅの回路構成の例を示す。図８の抵抗２１６ｃの抵抗値をＲｃ１、抵抗２１６ｄの抵抗値をＲｄ１とすると、図８の回路構成は、Ｖｓａｔ１≧Ｖｃｃ−０．６Ｖ・（１＋Ｒｄ１／Ｒｃ１）が成立している場合に有効である。
【００７９】
飽和検出回路１１６は、ＰＮＰトランジスタ２１６ａを備えている。このＰＮＰトランジスタ２１６ａのエミッタは、電源電圧Ｖｃｃを発生する電源ノードに接続されている一方、ＰＮＰトランジスタ２１６ａのコレクタは、抵抗２１６ｂを介して接地ノードに接続されている。また、ＰＮＰトランジスタ２１６ａのベース−エミッタ間には、抵抗２１６ｃが接続されている。さらに、ＰＮＰトランジスタ２１６ａのベースには、抵抗２１６ｄの一端が接続され、該抵抗２１６ｄの他端には、前記誤差増幅回路１１５により出力された増幅信号が入力される。
【００８０】
スイッチ１１７ｅは、ＰＮＰトランジスタ２１７ａを備え、そのエミッタ及びコレクタがスイッチ１１７ｅの両端をなしている。このＰＮＰトランジスタ２１７ａのベース−エミッタ間には、抵抗２１７ｂが接続されている。また、ＰＮＰトランジスタ２１７ａのベースには、抵抗２１７ｃの一端が接続され、該抵抗２１７ｃの他端には、前記飽和検出回路１１６のＰＮＰトランジスタ２１６ａのコレクタが接続される。
【００８１】
誤差増幅回路１１５の出力が飽和すると、飽和検出回路１１６のＰＮＰトランジスタ２１６ａがオフして、スイッチ１１７ｅのＰＮＰトランジスタ２１７ａがオンする。
【００８２】
上述のように構成されたＡＰＣ回路２０１では、誤差増幅回路１１５が飽和を検出して、スイッチ１１７ｅがオンされたとき、第２の抵抗１１７ｆが電源ノードにスイッチ１１７ｅにより接続される。ここで、第１の抵抗１１７ｃの抵抗値をＲｆ１、第２の抵抗１１７ｆの抵抗値をＲｆ２とすると、上記（式３）におけるＶｓａｔ１に相当する電圧は、（Ｒｆ１・Ｖｃｃ+Ｒｆ２・Ｖｓａｔ１）／（Ｒｆ１＋Ｒｆ２）となる。したがって、（式３）のＶｓａｔ１を（Ｒｆ１・Ｖｃｃ+Ｒｆ２・Ｖｓａｔ１）／（Ｒｆ１＋Ｒｆ２）に置き換えることにより、以下の（式７）に示すように、Ｔｓａｔを求められる。
【００８３】
【数４】
【００８４】
ここで、Ｖｃｃ＝３．２Ｖ、Ｖｓａｔ１＝２．９Ｖ、Ｖｆ２＝１．２Ｖとし、かつスイッチ１１７ｅがオフしたときの時定数τを１ｓｅｃとすると、（式３）より、Ｔｓａｔは５３４ｍｓｅｃとなる。
【００８５】
誤差増幅回路１１５が飽和を検出して、スイッチ１１７ｅをオンした時の第１の抵抗１１７ｃと第２の抵抗１１７ｆとの合成抵抗の抵抗値は、以下の式で表すことができる。
【００８６】
合成抵抗の抵抗値＝（Ｒｆ１・Ｒｆ２）／（Ｒｆ１＋Ｒｆ２）
ここで、第２の抵抗１１７ｆの抵抗値Ｒｆ２は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／９であるので、合成抵抗の抵抗値は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／１０となる。
【００８７】
スイッチ１１７ｅがオフしたときの時定数τを１ｓｅｃとしたので、スイッチ１１７ｅがオンして、第２の抵抗１１７ｆが電源ノードに接続された場合の時定数τは０．１ｓｅｃとなる。したがって、τ＝０．１ｓｅｃを（式７）に代入して計算すると、Ｔｓａｔは４７．６ｍｓｅｃとなる。このように、実施形態１と同様に、時間Ｔｓａｔを短縮できるので、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、これにより、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【００８８】
また、スイッチ１１７ｅがオンしている時に、第２の抵抗１１７ｆがスイッチ１１７ｅを介して電源ノードに接続されるので、第２の抵抗１１７ｆが、誤差増幅回路１１５の出力の負荷にならない。したがって、出力飽和電圧Ｖｓａｔ１の低下を防ぐことができる。
【００８９】
また、安定した電源電圧Ｖｃｃを供給する電源ノードから、第２の抵抗１１７ｆ及びスイッチ１１７ｅを介してコンデンサ１１７ｄに電流が流れるので、レーザダイオード１１１の駆動開始後、レーザダイオード１１１の発光量が目標発光量に到達するまでの時間を安定させることができる。
【００９０】
本実施形態２に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態１と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【００９１】
《実施形態３》
本発明の実施形態３に係る光ディスク再生装置１００は、実施形態１のＡＰＣ回路１０１に代えて、図９に示すＡＰＣ回路３０１を備えている。
【００９２】
このＡＰＣ回路３０１は、実施形態１のＡＰＣ回路１０１の低域通過フィルタ１１７に代えて、低域通過フィルタ３１７を備えている。
【００９３】
低域通過フィルタ３１７は、具体的には、入力ノード１１７ａ、出力ノード１１７ｂ、コンデンサ１１７ｄ、第１の抵抗３１７ａ、第２の抵抗３１７ｂ、及び１回路２接点スイッチ３１７ｃを備えている。第２の抵抗３１７ｂの抵抗値は、第１の抵抗３１７ａの抵抗値の１／１０である。第１の抵抗３１７ａの一端、及び第２の抵抗３１７ｂの一端は、上記入力ノード１１７ａに接続されている。
【００９４】
１回路２接点スイッチ３１７ｃは、飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されていない場合には、上記出力ノード１１７ｂに上記第１の抵抗３１７ａの他端を接続する。つまり、１回路２接点スイッチ３１７ｃの接点が第１の抵抗３１７ａに接続される。一方、前記飽和検出回路１１６により前記誤差増幅回路１１５の出力の飽和が検出されている場合には、上記出力ノード１１７ｂに上記第２の抵抗３１７ｂの他端を接続する。つまり、１回路２接点スイッチ３１７ｃの接点が第２の抵抗３１７ｂに接続される。
【００９５】
低域通過フィルタ３１７についても、上記（式３）が成立する。したがって、Ｖｓａｔ１＝２．９Ｖ、Ｖｆ２＝１．２Ｖとすると、１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合、時定数τを１ｓｅｃとすると、（式３）より、時間Ｔｓａｔは５３４ｍｓｅｃである。
【００９６】
ここで、第２の抵抗３１７ｂの抵抗値は、第１の抵抗３１７ａの抵抗値の１／１０であるので、１回路２接点スイッチ３１７ｃの接点を第２の抵抗３１７ｂに接続した場合の低域通過フィルタ３１７の時定数τは、１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合の時定数τの１／１０となる。
【００９７】
１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合の時定数τが１ｓｅｃであるので、１回路２接点スイッチ３１７ｃの接点を第２の抵抗３１７ｂに接続した場合の時定数τは０．１ｓｅｃとなる。τ＝０．１ｓｅｃを（式３）に代入して計算すると、時間Ｔｓａｔは、１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合の１／１０の５３．４ｍｓｅｃとなる。このように、実施形態１と同様に、時間Ｔｓａｔを短縮できるので、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。
【００９８】
本実施形態３に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態１と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【００９９】
《実施形態４》
本発明の実施形態４に係る光ディスク再生装置１００は、実施形態３のＡＰＣ回路３０１に代えて、図１０に示すＡＰＣ回路４０１を備えている。
【０１００】
このＡＰＣ回路４０１は、実施形態３の低域通過フィルタ３１７に代えて、低域通過フィルタ４１７を備えている。この低域通過フィルタ４１７では、第２の抵抗３１７ｂの一端が、前記入力ノード１１７ａに代えて、電源電圧Ｖｃｃを発生する電源ノードに接続されている。この点を除いては、低域通過フィルタ４１７の構成は、低域通過フィルタ３１７と同じである。
【０１０１】
ＡＰＣ回路４０１における時間Ｔｓａｔは、上記（式３）のＶｓａｔをＶｃｃに置き換えることにより、次の（式８）に示すように求められる。
【０１０２】
Ｔｓａｔ≒−τ・ｌｎ（１−Ｖｆ２／Ｖｃｃ） ・・・（式８）
ここで、Ｖｃｃ＝３．２Ｖ、Ｖｓａｔ１＝２．９Ｖ、Ｖｆ２＝１．２Ｖとすると、１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合、このときの時定数τを１ｓｅｃとすると、（式３）より、時間Ｔｓａｔは５３４ｍｓｅｃとなる。
【０１０３】
ここで、第２の抵抗３１７ｂの抵抗値は、第１の抵抗３１７ａの抵抗値の１／１０であるので、１回路２接点スイッチ３１７ｃの接点を第２の抵抗３１７ｂに接続した場合の低域通過フィルタ３１７の時定数τは、１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合の時定数τの１／１０となる。
【０１０４】
１回路２接点スイッチ３１７ｃの接点を第１の抵抗３１７ａに接続した場合の時定数τが１ｓｅｃであるので、１回路２接点スイッチ３１７ｃの接点を第２の抵抗３１７ｂに接続した場合の時定数τは０．１ｓｅｃとなる。τ＝０．１ｓｅｃを（式８）に代入して計算すると、時間Ｔｓａｔは、４７．０ｍｓｅｃとなる。このように、実施形態１と同様に、時間Ｔｓａｔを短縮できるので、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、この結果、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【０１０５】
また、安定した電源電圧Ｖｃｃを供給する電源ノードから、第２の抵抗３１７ｂ及びスイッチ３１７ｃを介してコンデンサ１１７ｄに電流が流れるので、レーザダイオード１１１の駆動開始後、レーザダイオード１１１の発光量が目標発光量に到達するまでの時間を安定させることができる。
【０１０６】
本実施形態４に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態３と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１０７】
《実施形態５》
本発明の実施形態５に係る光ディスク再生装置１００は、実施形態１のＡＰＣ回路１０１に代えて、図１１に示すＡＰＣ回路５０１を備えている。
【０１０８】
このＡＰＣ回路５０１は、実施形態１のマイクロプロセッサ１１９に代えて、マイクロプロセッサ５１９を備えている。このマイクロプロセッサ５１９は、実施形態１のマイクロプロセッサ１１９の機能に加え、レーザダイオード１１１が駆動状態と停止状態のいずれであるかを示すレーザオン信号を出力する機能を有する。また、マイクロプロセッサ５１９は、基準電圧生成回路１１４の出力電圧を常にＶｒｅｆに設定する。
【０１０９】
また、ＡＰＣ回路５０１は、実施形態１のＡＰＣ回路１０１の構成に加え、１回路２接点スイッチ５２０を備えている。この１回路２接点スイッチ５２０は、マイクロプロセッサ５１９により出力されたレーザオン信号が駆動状態を示している場合には、低域通過フィルタ１１７の入力ノード１１７ａ及び飽和検出回路１１６の入力に誤差増幅回路１１５の出力を接続する。つまり、１回路２接点スイッチ５２０の接点が誤差増幅回路１１５の出力に接続される。一方、レーザオン信号が停止状態を示している場合には、低域通過フィルタ１１７の入力ノード１１７ａ及び飽和検出回路１１６の入力を接地ノードに接続する。つまり、１回路２接点スイッチ５２０の接点が接地ノードに接続される。
【０１１０】
図１２は、レーザダイオード１１１の発光開始時におけるＡＰＣ回路５０１の動作を説明するためのタイミングチャートである。
【０１１１】
まず、マイクロプロセッサ５１９により出力されたレーザオン信号が停止状態を示し、低域通過フィルタ１１７の入力ノード１１７ａ及び飽和検出回路１１６の入力が接地ノードに接続されている。この状態では、低域通過フィルタ１１７の出力電圧は０Ｖとなり、レーザダイオード駆動回路１１８が電流を流さず、レーザダイオード１１１が発光しない。したがって、フォトディテクタ１１２の出力電流が０Ａとなり、電流電圧変換回路１１３の出力電圧も０Ｖとなるので、誤差増幅回路１１５の反転入力の電圧が０Ｖとなる。
【０１１２】
ここで、Ｖｒｅｆ＝０．６Ｖ、Ｖｉｎ（−）＝０Ｖ、Ａｏｐ＝１０００、Ｖｓａｔ１＝２．９Ｖとすると、（Ｖｒｅｆ−Ｖｉｎ（−））・Ａｏｐは２．９Ｖ以上の６００Ｖとなり、上記（式６）の条件を満足するので、誤差増幅回路１１５の出力は飽和して、その電圧はＶｓａｔ１となる。
【０１１３】
その後、マイクロプロセッサ５１９により出力されたレーザオン信号が駆動状態を示すように切り替えられ、１回路２接点スイッチ５２０が、低域通過フィルタ１１７の入力ノード１１７ａ及び飽和検出回路１１６の入力を、誤差増幅回路１１５の出力に接続する。これにより、レーザダイオード１１１の駆動が開始する。
【０１１４】
このとき、誤差増幅回路１１５の出力がＶｓａｔ１となっているので、飽和検出回路１１６が、その飽和を検出し、スイッチ１１７ｅをオンする。これにより、第１の抵抗１１７ｃに対して、第２の抵抗１１７ｆが並列に接続された状態になる。
【０１１５】
本実施形態５に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態１と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１１６】
《実施形態６》
本発明の実施形態６に係る光ディスク再生装置１００は、実施形態５のＡＰＣ回路５０１に代えて、図１３に示すＡＰＣ回路６０１を備えている。
【０１１７】
このＡＰＣ回路６０１は、低域通過フィルタ１１７に代えて、実施形態２の低域通過フィルタ２１７を備えている。
【０１１８】
本実施形態６に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態５と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１１９】
本実施形態６によれば、実施形態２と同様の効果が得られる。
【０１２０】
《実施形態７》
本発明の実施形態７に係る光ディスク再生装置１００は、実施形態５のＡＰＣ回路５０１に代えて、図１４に示すＡＰＣ回路７０１を備えている。
【０１２１】
このＡＰＣ回路７０１は、低域通過フィルタ１１７に代えて、実施形態３の低域通過フィルタ３１７を備えている。
【０１２２】
本実施形態７に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態５と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１２３】
本実施形態７によれば、実施形態３と同様の効果が得られる。
【０１２４】
《実施形態８》
本発明の実施形態８に係る光ディスク再生装置１００は、実施形態５のＡＰＣ回路５０１に代えて、図１５に示すＡＰＣ回路８０１を備えている。
【０１２５】
このＡＰＣ回路８０１は、低域通過フィルタ１１７に代えて、実施形態４の低域通過フィルタ４１７を備えている。
【０１２６】
本実施形態８に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態５と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１２７】
本実施形態８によれば、実施形態４と同様の効果が得られる。
【０１２８】
《実施形態９》
本発明の実施形態９に係る光ディスク再生装置１００は、実施形態５のＡＰＣ回路５０１に代えて、図１６に示すＡＰＣ回路９０１を備えている。
【０１２９】
このＡＰＣ回路９０１は、ＡＰＣ回路５０１の誤差増幅回路１１５、飽和検出回路１１６、１回路２接点スイッチ５２０、低域通過フィルタ１１７、及びレーザダイオード駆動回路１１８に代えて、誤差増幅回路９１５、飽和検出回路９１６、１回路２接点スイッチ９２０、低域通過フィルタ９１７、及びレーザダイオード駆動回路９１８を備えている。
【０１３０】
誤差増幅回路９１５は、オペアンプからなり、電流電圧変換回路１１３により出力された電圧と基準電圧生成回路１１４により生成された基準電圧との差分を増幅して増幅信号を出力する。詳しくは、誤差増幅回路９１５の非反転入力に前記電流電圧変換回路１１３の出力が接続される一方、誤差増幅回路９１５の反転入力に基準電圧生成回路１１４の出力が接続され、これらの電位差に誤差増幅回路９１５の利得を乗じた増幅信号が誤差増幅回路９１５の出力となる。誤差増幅回路９１５の電源には、電源電圧Ｖｃｃが供給され、誤差増幅回路９１５により出力される増幅信号の範囲はＶｓａｔ２〜Ｖｓａｔ１となる。Ｖｓａｔ２は０Ｖとしてもよいし、その他の電圧値に設定してもよい。
【０１３１】
飽和検出回路９１６は、誤差増幅回路９１５により出力された増幅信号と接地電圧（基準固定電圧）よりも所定の電位差分高い閾値電圧とを比較し、前記増幅信号が前記閾値電圧以下である場合、すなわち前記増幅信号と接地電圧（基準固定電圧）との差分が前記所定の電位差以下である場合には前記誤差増幅回路９１５の出力の飽和を検出する。一方、前記増幅信号が前記閾値電圧を超えている場合、すなわち前記増幅信号と接地電圧（基準固定電圧）との差分が前記所定の電位差を超えている場合には前記誤差増幅回路９１５の出力の飽和を検出しない。
【０１３２】
１回路２接点スイッチ９２０は、マイクロプロセッサ５１９により出力されたレーザオン信号が駆動状態を示している場合には、低域通過フィルタ９１７の入力ノード１１７ａ及び飽和検出回路９１６の入力に誤差増幅回路９１５の出力を接続する。つまり、１回路２接点スイッチ９２０の接点が、誤差増幅回路９１５の出力に接続される。一方、レーザオン信号が停止状態を示している場合には、低域通過フィルタ９１７の入力ノード１１７ａ及び飽和検出回路９１６の入力を、電源電圧Ｖｃｃを発生する電源ノードに接続する。つまり、１回路２接点スイッチ９２０の接点が、電源電圧Ｖｃｃを発生する電源ノードに接続される。
【０１３３】
低域通過フィルタ９１７においては、コンデンサ１１７ｄの他端が、接地されておらず、電源電圧Ｖｃｃを発生する電源ノードに接続されている。この点を除いては、低域通過フィルタ９１７の構成は、実施形態１の低域通過フィルタ１１７と同じである。
【０１３４】
レーザダイオード駆動回路９１８は、低域通過フィルタ９１７により出力されたフィルタ処理後の電圧（出力ノード１１７ｂの電圧）と電源電圧Ｖｃｃとの差分に比例した電流を前記レーザダイオード１１１に流すことにより、レーザダイオード１１１を駆動する。レーザダイオード駆動回路９１８の入力電圧（低域通過フィルタ９１７の出力）と、レーザダイオード１１１に流れる電流との関係を図１７に示す。
【０１３５】
飽和検出回路９１６の閾値電圧は、Ｖｓａｔ２よりも少し高く設定される。これにより、誤差増幅回路９１５の出力の飽和を確実に検出できる。
【０１３６】
ここで、本実施形態９において、レーザダイオード１１１にＩ１の駆動電流を流すために必要なレーザダイオード駆動回路９１８の入力電圧は、図１７に示すように、Ｖｆ４となる。
【０１３７】
図１８は、レーザダイオード１１１の発光開始時におけるＡＰＣ回路９０１の動作を説明するタイミングチャートである。
【０１３８】
まず、マイクロプロセッサ５１９が、停止状態を示すレーザオン信号を出力している。これにより、１回路２接点スイッチ９２０の接点が誤差増幅回路９１５の出力側ではなく、電源ノード側に切り替えられて、レーザダイオード１１１の駆動が停止する。
【０１３９】
レーザダイオード１１１の駆動が停止した状態では、低域通過フィルタ９１７の出力電圧はＶｃｃとなり、レーザダイオード駆動回路９１８がレーザダイオード１１１に駆動電流を流さず、レーザダイオード１１１が発光しない。この時、フォトディテクタ１１２が電流を出力しないため、Ｉ／Ｖ変換回路１１３の出力電圧は０Ｖとなる。一方、基準電圧生成回路１１４は、基準電圧Ｖｒｅｆを出力しているので、誤差増幅回路９１５の出力は下側の電圧に飽和して、Ｖｓａｔ２となっている。
【０１４０】
ここでレーザダイオード１１１の駆動開始から誤差増幅回路９１５の出力が飽和状態から正常動作状態になるまでの時間をＴｓａｔとし、レーザダイオード１１１の発光量が目標発光量となった状態での低域通過フィルタ９１７の出力電圧をＶｆ４とすると、時間Ｔｓａｔは、上記（式３）のＶｆ２をＶｃｃ−Ｖｆ４に、Ｖｓａｔ１をＶｃｃ−Ｖｓａｔ２にそれぞれ置き換えることにより、次の（式９）に示すように求められる。
【０１４１】
Ｔｓａｔ≒−τ・ｌｎ｛１−（Ｖｃｃ−Ｖｆ４）／（Ｖｃｃ−Ｖｓａｔ２）｝
・・・（式９）
ここで、Ｖｃｃ＝３．２Ｖ、Ｖｒｅｆ＝０．６Ｖ、Ｖｓａｔ２＝０．３Ｖ、Ｖｆ４＝Ｖｃｃ−１．２Ｖ＝２．０Ｖとすると、スイッチ１１７ｅをオフしている場合、時定数τを１ｓｅｃとすると、（式９）より、時間Ｔｓａｔは、５３４ｍｓｅｃとなる。
【０１４２】
レーザダイオード１１１の駆動開始から誤差増幅回路９１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔは、（式９）より、低域通過フィルタ９１７の時定数τに比例する。
【０１４３】
誤差増幅回路９１５の出力電圧がＶｓａｔ２となると、飽和検出回路９１６がその飽和を検出し、スイッチ１１７ｅがオンする。これにより、第１の抵抗１１７ｃに対し、第２の抵抗１１７ｆが並列に接続された状態となる。第１の抵抗１１７ｃの抵抗値をＲｆ１、第２の抵抗１１７ｆの抵抗値をＲｆ２とすると、第１の抵抗１１７ｃと第２の抵抗１１７ｆとの合成抵抗の抵抗値は以下のようになる。
【０１４４】
合成抵抗の抵抗値＝（Ｒｆ１・Ｒｆ２）／（Ｒｆ１＋Ｒｆ２）
第２の抵抗１１７ｆの抵抗値Ｒｆ２は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／９であるので、合成抵抗の抵抗値は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／１０となる。したがって、スイッチ１１７ｅがオンしている場合の低域通過フィルタ９１７の時定数τは、スイッチ１１７ｅがオフしているときの時定数τの１／１０となる。
【０１４５】
スイッチ１１７ｅがオフしている場合の時定数τを１ｓｅｃとすると、スイッチ１１７ｅがオンしている場合の時定数τは０．１ｓｅｃとなり、レーザダイオード１１１の駆動開始から誤差増幅回路９１５の出力が飽和状態から正常動作状態になるまでの時間Ｔｓａｔは、スイッチ１１７ｅがオフしている場合の１／１０、すなわち５３．４ｍｓｅｃとなる。このように、実施形態５と同様に、時間Ｔｓａｔを短縮できるので、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、この結果、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【０１４６】
本実施形態９に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態５と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１４７】
《実施形態１０》
本発明の実施形態１０に係る光ディスク再生装置１００は、実施形態９のＡＰＣ回路９０１に代えて、図１９に示すＡＰＣ回路１００１を備えている。
【０１４８】
このＡＰＣ回路１００１は、ＡＰＣ回路９０１の低域通過フィルタ９１７に代えて、低域通過フィルタ１０１７を備えている。
【０１４９】
上記低域通過フィルタ１０１７では、直列回路１１７ｇのスイッチ１１７ｅ側の一端が、前記入力ノード１１７ａに代えて、接地電圧を発生する接地ノードに接続されている。この点を除いては、低域通過フィルタ１０１７の構成は、低域通過フィルタ９１７と同じである。
【０１５０】
図２０は、本実施形態１０の飽和検出回路９１６及びスイッチ１１７ｅの回路構成の例を示す。図２０の抵抗１０１６ｃの抵抗値をＲｃ２、抵抗１０１６ｄの抵抗値をＲｄ２とすると、図２０の回路構成は、Ｖｓａｔ２≦０．６Ｖ・（１＋Ｒｄ２／Ｒｃ２）が成立している場合に有効である。
【０１５１】
飽和検出回路９１６は、ＮＰＮトランジスタ１０１６ａを備え、このＮＰＮトランジスタ１０１６ａのエミッタは、接地ノードに接続されている一方、コレクタは、抵抗１０１６ｂを介して電源ノードに接続されている。また、ＮＰＮトランジスタ１０１６ａのベース−エミッタ間には、抵抗１０１６ｃが接続されている。さらに、ＮＰＮトランジスタ１０１６ａのベースには、抵抗１０１６ｄの一端が接続され、該抵抗１０１６ｄの他端には、前記誤差増幅回路９１５により出力された増幅信号が入力される。
【０１５２】
スイッチ１１７ｅは、ＮＰＮトランジスタ１０１７ａを備え、そのエミッタ及びコレクタがスイッチ１１７ｅの両端をなしている。このＮＰＮトランジスタ１０１７ａのベース−エミッタ間には、抵抗１０１７ｂが接続されている。また、ＮＰＮトランジスタ１０１７ａのベースには、抵抗１０１７ｃの一端が接続され、該抵抗１０１７ｃの他端には、前記飽和検出回路９１６のＮＰＮトランジスタ１０１６ａのコレクタが接続される。
【０１５３】
誤差増幅回路９１５の出力が飽和すると、飽和検出回路９１６のＮＰＮトランジスタ１０１６ａがオフして、スイッチ１１７ｅのＮＰＮトランジスタ１０１７ａがオンする。
【０１５４】
ＡＰＣ回路１００１における時間Ｔｓａｔは、上記実施形態２の（式７）において、Ｖｆ２をＶｃｃ−Ｖｆ４に、（Ｒｆ１・Ｖｃｃ＋Ｒｆ２・Ｖｓａｔ１）／（Ｒｆ１＋Ｒｆ２）をＶｃｃ−Ｒｆ２・Ｖｓａｔ２／（Ｒｆ１＋Ｒｆ２）に置き換えることにより、次の（式１０）に示すように求められる。
【０１５５】
【数５】
【０１５６】
ここで、Ｖｃｃ＝３．２Ｖ、Ｖｓａｔ２＝０．３Ｖ、Ｖｆ４＝２．０Ｖとすると、スイッチ１１７ｅがオフしている場合、時定数τを１ｓｅｃとすると、（式９）より、Ｔｓａｔは、５３４ｍｓｅｃとなる。
【０１５７】
誤差増幅回路９１５の出力電圧がＶｓａｔ２となると、飽和検出回路９１６がその飽和を検出し、スイッチ１１７ｅがオンする。これにより、第１の抵抗１１７ｃに対し、第２の抵抗１１７ｆが並列に接続される。第１の抵抗１１７ｃの抵抗値をＲｆ１、第２の抵抗１１７ｆの抵抗値をＲｆ２とすると、第１の抵抗１１７ｃと第２の抵抗１１７ｆとの合成抵抗の抵抗値は以下のようになる。
【０１５８】
合成抵抗の抵抗値＝（Ｒｆ１・Ｒｆ２）／（Ｒｆ１＋Ｒｆ２）
第２の抵抗１１７ｆの抵抗値Ｒｆ２は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／９であるので、合成抵抗の抵抗値は第１の抵抗１１７ｃの抵抗値Ｒｆ１の１／１０となる。したがって、スイッチ１１７ｅがオンしている場合の低域通過フィルタ１０１７の時定数τは、スイッチ１１７ｅがオフしているときの時定数τの１／１０となる。
【０１５９】
スイッチ１１７ｅがオフしている場合の時定数τを１ｓｅｃとすると、スイッチ１１７ｅがオンしている場合の時定数τは０．１ｓｅｃとなる。したがって、時間Ｔｓａｔは、（式１０）より、４７．６ｍｓｅｃとなる。このように、実施形態９と同様に、時間Ｔｓａｔを短縮できるので、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、これにより、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【０１６０】
本実施形態１０に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態９と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１６１】
《実施形態１１》
本発明の実施形態１１に係る光ディスク再生装置１００は、実施形態９のＡＰＣ回路９０１に代えて、図２１に示すＡＰＣ回路１１０１を備えている。
【０１６２】
このＡＰＣ回路１１０１は、実施形態９のＡＰＣ回路９０１の低域通過フィルタ９１７に代えて、低域通過フィルタ１１１７を備えている。
【０１６３】
この低域通過フィルタ１１１７においては、コンデンサ１１７ｄの他端が、接地されておらず、電源電圧Ｖｃｃを発生する電源ノードに接続されている。この点を除いては、低域通過フィルタ１１１７の構成は、実施形態３の低域通過フィルタ３１７と同じである。
【０１６４】
本実施形態１１においても、実施形態９と同様に、時間Ｔｓａｔを短縮でき、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、これにより、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【０１６５】
本実施形態１１に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態９と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１６６】
《実施形態１２》
本発明の実施形態１２に係る光ディスク再生装置１００は、実施形態１１のＡＰＣ回路１１０１に代えて、図２２に示すＡＰＣ回路１２０１を備えている。
【０１６７】
このＡＰＣ回路１２０１は、低域通過フィルタ１１１７に代えて、低域通過フィルタ１２１７を備えている。この低域通過フィルタ１２１７では、第２の抵抗３１７ｂの一端が、前記入力ノード１１７ａに代えて、接地ノードに接続されている。この点を除いては、低域通過フィルタ１２１７の構成は、低域通過フィルタ１１１７と同じである。
【０１６８】
ＡＰＣ回路１２０１における時間Ｔｓａｔは、上記（式９）のＶｃｃ−Ｖｓａｔ２をＶｃｃに置き換えることにより、次の（式１１）に示すように求められる。
【０１６９】
Ｔｓａｔ≒−τ・ｌｎ｛１−（Ｖｃｃ−Ｖｆ４）／Ｖｃｃ｝ ・・・（式１１）
本実施形態１２においても、実施形態１１と同様に、時間Ｔｓａｔを短縮でき、レーザダイオード１１１の発光量を目標発光量に到達させるのに要する時間を短縮できる。また、この結果、レーザダイオード１１１の駆動開始から光ディスク１３０の再生開始までの時間を短縮できる。
【０１７０】
本実施形態１２に係る光ディスク再生装置１００のその他の構成及び動作は、実施形態１１と同じであるので、同一の構成箇所には同一の符号を付してその詳細な説明を省略する。
【０１７１】
なお、上記実施形態１〜８において、飽和検出回路１１６に代えて、図２３に示す飽和検出回路１３１６を設けてもよい。
【０１７２】
この飽和検出回路１３１６は、飽和検出回路１１６の構成に加え、抵抗１３１６ａ，１３１６ｂを備えている。上記抵抗１３１６ａの一端は、上記オペアンプ１１６ｃの非反転入力に接続される一方、上記抵抗１３１６ａの他端には、誤差増幅回路１１５により出力された増幅信号が入力される。また、上記抵抗１３１６ｂは、上記オペアンプ１１６ｃの非反転入力と出力との間に接続されている。
【０１７３】
この飽和検出回路１３１６は、ヒステリシス回路を構成しており、当該飽和検出回路１３１６の前記閾値電圧は、誤差増幅回路１１５の出力の飽和を検出しているときに、誤差増幅回路１１５の出力の飽和を検出していないときよりも低い電圧となる。つまり、電源電圧Ｖｃｃ（基準固定電圧）と前記閾値電圧との差分は、誤差増幅回路１１５の出力の飽和を検出しているときに、誤差増幅回路１１５の出力の飽和を検出していないときよりも、大きくなる。飽和検出時の閾値電圧、及び飽和非検出時の閾値電圧は、抵抗１１６ａ，１１６ｂ，１３１６ａ，１３１６ｂの抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４に応じた値となる。
【０１７４】
また、上記実施形態１〜８において、低域通過フィルタ１１７，２１７，３１７，４１７に代えて、低域通過フィルタ１１７，２１７，３１７，４１７のコンデンサ１１７ｄと接地ノードとの間に抵抗を接続したラグリードフィルタを設けてもよい。
【０１７５】
同様に、上記実施形態９〜１２において、低域通過フィルタ９１７，１０１７，１１１７，１２１７に代えて、低域通過フィルタ９１７，１０１７，１１１７，１２１７のコンデンサ１１７ｄと電源ノード又は出力ノード１１７ｂとの間に抵抗を接続したラグリードフィルタを設けてもよい。
【０１７６】
また、上記実施形態１，２，５，６，９，１０では、直列回路１１７ｇのスイッチ１１７ｅ側の一端を入力ノード１１７ａに接続するとともに、直列回路１１７ｇの第２の抵抗１１７ｆ側の他端を出力ノード１１７ｂに接続した。しかし、反対に、直列回路１１７ｇのスイッチ１１７ｅ側の一端を出力ノード１１７ｂに接続し、直列回路１１７ｇの第２の抵抗１１７ｆ側の他端を入力ノード１１７ａに接続してもよい。
【０１７７】
また、上記実施形態１〜８において、誤差増幅回路１１５の出力（増幅信号）の範囲の下限を０Ｖとしたが、必ずしも０Ｖでなくてもよい。
【０１７８】
また、上記実施形態１〜４において、基準電圧生成回路１１４にＤ／Ａ変換器１１４ａを設けず、基準電圧生成回路１１４を、単に、０Ｖを含む２種類以上の固定電圧を出力する回路で構成してもよい。
【０１７９】
また、上記実施形態５〜１２において、基準電圧生成回路１１４にＤ／Ａ変換器１１４ａを設けず、基準電圧生成回路１１４を、単に、２種類以上の固定電圧を出力する回路で構成してもよい。
【０１８０】
また、上記実施形態３，７，１１では、前記１回路２接点スイッチ３１７ｃが、第１の抵抗３１７ａ及び第２の抵抗３１７ｂの他端を選択的に出力ノード１１７ｂに接続するようにした。しかし、１回路２接点スイッチ３１７ｃが、第１の抵抗３１７ａ及び第２の抵抗３１７ｂの他端を選択的に入力ノード１１７ａに接続するようにしてもよい。
【産業上の利用可能性】
【０１８１】
本発明は、ＡＰＣ回路、及び当該ＡＰＣ回路を搭載した光ディスク再生装置として有用である。
【符号の説明】
【０１８２】
１００ 光ディスク再生装置
１０１ ＡＰＣ回路
１０２ 信号復調回路
１０４ 光検出器
１１１ レーザダイオード
１１２ フォトディテクタ（受光素子）
１１３ 電流電圧変換回路
１１４ 基準電圧生成回路
１１５ 誤差増幅回路
１１６ 飽和検出回路
１１７ 低域通過フィルタ
１１７ａ 入力ノード
１１７ｂ 出力ノード
１１７ｃ 第１の抵抗
１１７ｄ コンデンサ
１１７ｅ スイッチ
１１７ｆ 第２の抵抗
１１７ｇ 直列回路
１１８ レーザダイオード駆動回路
１３０ 光ディスク
２０１ ＡＰＣ回路
２１７ 低域通過フィルタ
３０１ ＡＰＣ回路
３１７ 低域通過フィルタ
３１７ａ 第１の抵抗
３１７ｂ 第２の抵抗
３１７ｃ １回路２接点スイッチ
４０１ ＡＰＣ回路
４１７ 低域通過フィルタ
５０１ ＡＰＣ回路
５２０ １回路２接点スイッチ
６０１ ＡＰＣ回路
７０１ ＡＰＣ回路
８０１ ＡＰＣ回路
９０１ ＡＰＣ回路
９１５ 誤差増幅回路
９１６ 飽和検出回路
９１７ 低域通過フィルタ
９２０ １回路２接点スイッチ
１００１ ＡＰＣ回路
１０１７ 低域通過フィルタ
１１０１ ＡＰＣ回路
１１１７ 低域通過フィルタ
１２０１ ＡＰＣ回路
１２１７ 低域通過フィルタ
１３１６ 飽和検出回路
【特許請求の範囲】
【請求項１】
レーザー光を発生するレーザダイオードと、
前記レーザダイオードにより発生されたレーザー光の一部を受光し、その受光量に応じた電流を出力する受光素子と、
前記受光素子の出力電流を電圧に変換して出力する電流電圧変換回路と、
前記レーザダイオードの発光量の目標値に対応した基準電圧を生成する基準電圧生成回路と、
前記電流電圧変換回路により出力された電圧と前記基準電圧生成回路により生成された基準電圧との差分を増幅して増幅信号を出力する誤差増幅回路と、
前記誤差増幅回路により出力された増幅信号に対してフィルタ処理を実行し、フィルタ処理後の電圧を出力する低域通過フィルタと、
前記低域通過フィルタにより出力されたフィルタ処理後の電圧に応じて前記レーザダイオードを駆動するレーザダイオード駆動回路とを備えたＡＰＣ回路であって、
前記誤差増幅回路の出力の飽和を検出する飽和検出回路を備え、
前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合に、前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合よりも、前記低域通過フィルタの時定数が小さくなるように構成されていることを特徴とするＡＰＣ回路。
【請求項２】
請求項１に記載のＡＰＣ回路において、
前記低域通過フィルタは、
前記誤差増幅回路により出力された増幅信号を受信する入力ノードと、
前記フィルタ処理後の電圧を出力する出力ノードと、
一端が前記入力ノードに接続されている一方、他端が前記出力ノードに接続されている第１の抵抗と、
一端が前記出力ノードに接続されたコンデンサと、
前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合にはオフされる一方、前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合にはオンされるスイッチと、
前記スイッチと互いに直列に接続されて当該スイッチとで直列回路を構成する第２の抵抗とを備え、
前記直列回路の一端は、前記入力ノードに接続されている一方、前記直列回路の他端は、前記出力ノードに接続されていることを特徴とするＡＰＣ回路。
【請求項３】
請求項１に記載のＡＰＣ回路において、
前記低域通過フィルタは、
前記誤差増幅回路により出力された増幅信号を受信する入力ノードと、
前記フィルタ処理後の電圧を出力する出力ノードと、
一端が前記入力ノードに接続されている一方、他端が前記出力ノードに接続されている第１の抵抗と、
一端が前記出力ノードに接続されたコンデンサと、
前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合にはオフされる一方、前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合にはオンされるスイッチと、
前記スイッチと互いに直列に接続されて当該スイッチとで直列回路を構成する第２の抵抗とを備え、
前記直列回路の一端は、電源電圧を発生する電源ノードに接続されている一方、前記直列回路の他端は、前記出力ノードに接続されていることを特徴とするＡＰＣ回路。
【請求項４】
請求項１に記載のＡＰＣ回路において、
前記低域通過フィルタは、
前記誤差増幅回路により出力された増幅信号を受信する入力ノードと、
前記フィルタ処理後の電圧を出力する出力ノードと、
一端が前記入力ノード及び出力ノードのうちの一方に接続された第１の抵抗と、
一端が前記入力ノード及び出力ノードのうちの前記一方に接続され、前記第１の抵抗よりも低い抵抗値を有する第２の抵抗と、
一端が前記出力ノードに接続されたコンデンサと、
前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合には、前記前記入力ノード及び出力ノードのうちの他方に前記第１の抵抗の他端を接続する一方、飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合には、前記入力ノード及び出力ノードのうちの他方に前記第２の抵抗の他端を接続する１回路２接点スイッチとを備えていることを特徴とするＡＰＣ回路。
【請求項５】
請求項１に記載のＡＰＣ回路において、
前記低域通過フィルタは、
前記誤差増幅回路により出力された増幅信号を受信する入力ノードと、
前記フィルタ処理後の電圧を出力する出力ノードと、
一端が前記入力ノードに接続された第１の抵抗と
一端が電源電圧を発生する電源ノードに接続され、前記第１の抵抗よりも低い抵抗値を有する第２の抵抗と、
一端が前記出力ノードに接続されたコンデンサと、
前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合には、前記出力ノードに前記第１の抵抗の他端を接続する一方、飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合には、前記出力ノードに前記第２の抵抗の他端を接続する１回路２接点スイッチとを備えていることを特徴とするＡＰＣ回路。
【請求項６】
請求項１〜５のいずれか１項に記載のＡＰＣ回路において、
前記飽和検出回路は、前記誤差増幅回路により出力された増幅信号と、所定の基準固定電圧に対して所定の電位差分の差を有する閾値電圧とを比較し、前記増幅信号と基準固定電圧との差分が前記所定の電位差以下である場合には前記誤差増幅回路の出力の飽和を検出する一方、前記増幅信号と基準固定電圧との差分が前記所定の電位差を超える場合には前記誤差増幅回路の出力の飽和を検出しないことを特徴とするＡＰＣ回路。
【請求項７】
請求項６に記載のＡＰＣ回路において、
前記基準固定電圧は前記誤差増幅回路の電源電圧であることを特徴とするＡＰＣ回路。
【請求項８】
請求項７に記載のＡＰＣ回路において、
前記低域通過フィルタの入力ノード及び飽和検出回路の入力端子に、誤差増幅回路の出力端子と、電源電圧を発生する電源ノードとのうちの一方を接続する１回路２接点スイッチをさらに備えていることを特徴とするＡＰＣ回路。
【請求項９】
請求項６に記載のＡＰＣ回路において、
前記基準固定電圧は接地電圧であることを特徴とするＡＰＣ回路。
【請求項１０】
請求項９に記載のＡＰＣ回路において、
前記低域通過フィルタの入力ノード及び飽和検出回路の入力端子に、誤差増幅回路の出力端子と、接地電圧を発生する接地ノードとのうちの一方を接続する１回路２接点スィッチをさらに備えていることを特徴とするＡＰＣ回路。
【請求項１１】
請求項６に記載のＡＰＣ回路において、
前記閾値電圧は、前記誤差増幅回路の出力の飽和を検出しているときに、前記誤差増幅回路の出力の飽和を検出してないときよりも低いことを特徴とするＡＰＣ回路。
【請求項１２】
請求項１〜１１のいずれか１項に記載のＡＰＣ回路と、
光ディスクからの戻り光を受け、この戻り光の強度に応じた検出信号を出力する光検出器と、
光検出器により出力された検出信号を復調して２値化した後、再生用デジタルデータに復号する信号復調回路とを備えた光ディスク再生装置。
【請求項１】
レーザー光を発生するレーザダイオードと、
前記レーザダイオードにより発生されたレーザー光の一部を受光し、その受光量に応じた電流を出力する受光素子と、
前記受光素子の出力電流を電圧に変換して出力する電流電圧変換回路と、
前記レーザダイオードの発光量の目標値に対応した基準電圧を生成する基準電圧生成回路と、
前記電流電圧変換回路により出力された電圧と前記基準電圧生成回路により生成された基準電圧との差分を増幅して増幅信号を出力する誤差増幅回路と、
前記誤差増幅回路により出力された増幅信号に対してフィルタ処理を実行し、フィルタ処理後の電圧を出力する低域通過フィルタと、
前記低域通過フィルタにより出力されたフィルタ処理後の電圧に応じて前記レーザダイオードを駆動するレーザダイオード駆動回路とを備えたＡＰＣ回路であって、
前記誤差増幅回路の出力の飽和を検出する飽和検出回路を備え、
前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合に、前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合よりも、前記低域通過フィルタの時定数が小さくなるように構成されていることを特徴とするＡＰＣ回路。
【請求項２】
請求項１に記載のＡＰＣ回路において、
前記低域通過フィルタは、
前記誤差増幅回路により出力された増幅信号を受信する入力ノードと、
前記フィルタ処理後の電圧を出力する出力ノードと、
一端が前記入力ノードに接続されている一方、他端が前記出力ノードに接続されている第１の抵抗と、
一端が前記出力ノードに接続されたコンデンサと、
前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合にはオフされる一方、前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合にはオンされるスイッチと、
前記スイッチと互いに直列に接続されて当該スイッチとで直列回路を構成する第２の抵抗とを備え、
前記直列回路の一端は、前記入力ノードに接続されている一方、前記直列回路の他端は、前記出力ノードに接続されていることを特徴とするＡＰＣ回路。
【請求項３】
請求項１に記載のＡＰＣ回路において、
前記低域通過フィルタは、
前記誤差増幅回路により出力された増幅信号を受信する入力ノードと、
前記フィルタ処理後の電圧を出力する出力ノードと、
一端が前記入力ノードに接続されている一方、他端が前記出力ノードに接続されている第１の抵抗と、
一端が前記出力ノードに接続されたコンデンサと、
前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合にはオフされる一方、前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合にはオンされるスイッチと、
前記スイッチと互いに直列に接続されて当該スイッチとで直列回路を構成する第２の抵抗とを備え、
前記直列回路の一端は、電源電圧を発生する電源ノードに接続されている一方、前記直列回路の他端は、前記出力ノードに接続されていることを特徴とするＡＰＣ回路。
【請求項４】
請求項１に記載のＡＰＣ回路において、
前記低域通過フィルタは、
前記誤差増幅回路により出力された増幅信号を受信する入力ノードと、
前記フィルタ処理後の電圧を出力する出力ノードと、
一端が前記入力ノード及び出力ノードのうちの一方に接続された第１の抵抗と、
一端が前記入力ノード及び出力ノードのうちの前記一方に接続され、前記第１の抵抗よりも低い抵抗値を有する第２の抵抗と、
一端が前記出力ノードに接続されたコンデンサと、
前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合には、前記前記入力ノード及び出力ノードのうちの他方に前記第１の抵抗の他端を接続する一方、飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合には、前記入力ノード及び出力ノードのうちの他方に前記第２の抵抗の他端を接続する１回路２接点スイッチとを備えていることを特徴とするＡＰＣ回路。
【請求項５】
請求項１に記載のＡＰＣ回路において、
前記低域通過フィルタは、
前記誤差増幅回路により出力された増幅信号を受信する入力ノードと、
前記フィルタ処理後の電圧を出力する出力ノードと、
一端が前記入力ノードに接続された第１の抵抗と
一端が電源電圧を発生する電源ノードに接続され、前記第１の抵抗よりも低い抵抗値を有する第２の抵抗と、
一端が前記出力ノードに接続されたコンデンサと、
前記飽和検出回路により前記誤差増幅回路の出力の飽和が検出されていない場合には、前記出力ノードに前記第１の抵抗の他端を接続する一方、飽和検出回路により前記誤差増幅回路の出力の飽和が検出されている場合には、前記出力ノードに前記第２の抵抗の他端を接続する１回路２接点スイッチとを備えていることを特徴とするＡＰＣ回路。
【請求項６】
請求項１〜５のいずれか１項に記載のＡＰＣ回路において、
前記飽和検出回路は、前記誤差増幅回路により出力された増幅信号と、所定の基準固定電圧に対して所定の電位差分の差を有する閾値電圧とを比較し、前記増幅信号と基準固定電圧との差分が前記所定の電位差以下である場合には前記誤差増幅回路の出力の飽和を検出する一方、前記増幅信号と基準固定電圧との差分が前記所定の電位差を超える場合には前記誤差増幅回路の出力の飽和を検出しないことを特徴とするＡＰＣ回路。
【請求項７】
請求項６に記載のＡＰＣ回路において、
前記基準固定電圧は前記誤差増幅回路の電源電圧であることを特徴とするＡＰＣ回路。
【請求項８】
請求項７に記載のＡＰＣ回路において、
前記低域通過フィルタの入力ノード及び飽和検出回路の入力端子に、誤差増幅回路の出力端子と、電源電圧を発生する電源ノードとのうちの一方を接続する１回路２接点スイッチをさらに備えていることを特徴とするＡＰＣ回路。
【請求項９】
請求項６に記載のＡＰＣ回路において、
前記基準固定電圧は接地電圧であることを特徴とするＡＰＣ回路。
【請求項１０】
請求項９に記載のＡＰＣ回路において、
前記低域通過フィルタの入力ノード及び飽和検出回路の入力端子に、誤差増幅回路の出力端子と、接地電圧を発生する接地ノードとのうちの一方を接続する１回路２接点スィッチをさらに備えていることを特徴とするＡＰＣ回路。
【請求項１１】
請求項６に記載のＡＰＣ回路において、
前記閾値電圧は、前記誤差増幅回路の出力の飽和を検出しているときに、前記誤差増幅回路の出力の飽和を検出してないときよりも低いことを特徴とするＡＰＣ回路。
【請求項１２】
請求項１〜１１のいずれか１項に記載のＡＰＣ回路と、
光ディスクからの戻り光を受け、この戻り光の強度に応じた検出信号を出力する光検出器と、
光検出器により出力された検出信号を復調して２値化した後、再生用デジタルデータに復号する信号復調回路とを備えた光ディスク再生装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１３−４１４９（Ｐ２０１３−４１４９Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３５５０９（Ｐ２０１１−１３５５０９）
【出願日】平成２３年６月１７日（２０１１．６．１７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１７日（２０１１．６．１７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]