ＤＣ−ＤＣコンバータ
【課題】簡便な回路構成でスイッチング損失及びサージノイズの低減する。
【解決手段】ＤＣ−ＤＣコンバータ１０は、結合インダクタ１６と、スイッチング機能部１８と、補助インダクタ２２と、ダイオード２３とを有する。２つの入力電源端子Ｔｉ１とＴｉ２との間で、結合インダクタ１６の一次インダクタとスイッチング素子３０が直列接続されている。一次インダクタ１６ａとスイッチング素子３０との接続点Ｐ０１から出力電源端子Ｔｏ１までの間にダイオード２３と補助インダクタ２２が設けられている。スイッチング機能部１８では、スナバダイオード３４及びスナバキャパシタ３６とのスナバ直列回路をスイッチング素子３０に並列接続し、接続点Ｐ１から二次インダクタ１６ｂまでの間に回生ダイオード３８を設ける。二次インダクタ１６ｂの他端を出力端子Ｔｏ１に接続する。
【解決手段】ＤＣ−ＤＣコンバータ１０は、結合インダクタ１６と、スイッチング機能部１８と、補助インダクタ２２と、ダイオード２３とを有する。２つの入力電源端子Ｔｉ１とＴｉ２との間で、結合インダクタ１６の一次インダクタとスイッチング素子３０が直列接続されている。一次インダクタ１６ａとスイッチング素子３０との接続点Ｐ０１から出力電源端子Ｔｏ１までの間にダイオード２３と補助インダクタ２２が設けられている。スイッチング機能部１８では、スナバダイオード３４及びスナバキャパシタ３６とのスナバ直列回路をスイッチング素子３０に並列接続し、接続点Ｐ１から二次インダクタ１６ｂまでの間に回生ダイオード３８を設ける。二次インダクタ１６ｂの他端を出力端子Ｔｏ１に接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非絶縁で昇圧型のＤＣ−ＤＣコンバータに関し、特に、スイッチング損失を低減することのできるＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータでは、パワートランジスタ、ＩＧＢＴ、ＦＥＴ等のスイッチング素子をＰＷＭ動作させて電圧の変換を行う形式のものがあり、幅広い分野で使用されている。ＤＣ−ＤＣコンバータは電子機器の省電力化、小型化及び高性能化に伴い、一層の低損失、高効率及び低ノイズ化が望まれており、特に、ＰＷＭ動作に伴うスイッチング損失やスイッチングサージの低減が望まれている。
【０００３】
このようなスイッチング損失、スイッチングサージを低減させる技術のひとつにソフトスイッチング技術があり、例えばインダクタ、スイッチング素子、ダイオードを備えた一般的な昇降圧型ＤＣ−ＤＣコンバータにスイッチング損失を低減するための補助回路を付加したものが、特許文献１に提案されている。
【０００４】
特許文献１における補助回路部は、図１２に示すように、トランジスタ９００ａ、９００ｂの各コレクタ・エミッタ間に接続されるキャパシタ９０１ａ、９０１ｂを備え、更に接続点９０２と出力端子及び基準端子との間に、第１及び第２補助電流経路が構成される。インダクタ９０３及びトランス９０４の一方巻線９０４ａまでは、第１及び第２補助電流経路に共通である。
【０００５】
第１補助電流経路では一方巻線９０４ａからトランジスタ９０５ａを介して出力端子に至る経路が形成され、第２補助電流経路では、一方巻線９０４ａからトランジスタ９０５ｂを介して基準端子に至る経路が形成される。コンデンサ９０２ａ、９０２ｂ及び第１、第２補助電流経路によりトランジスタ９００ａ、９００ｂのスイッチング動作時の端子電圧が僅少となり、スイッチング損失を低減できる。
【０００６】
【特許文献１】特開２００５−１０２４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の技術は、スイッチング損失を低減するために有効であるが、補助回路の追加により部品点数が増加する。特に、スイッチング素子の数量が増加することからＰＷＭ駆動用の制御回路の部品点数も付随して増加する。
【０００８】
従来回路における代表的なスイッチング損失について図１３を参照しながら説明する。
【０００９】
ここで、ソフトスイッチングは、ＺＶＳ(Zero Voltage Switching)又はＺＣＳ(Zero Current Switching)を実現するためのスイッチング方式であり、パワー半導体デバイスのスイッチング損失やそれに与えるストレスが低い。これに対してパワー半導体デバイスの持つスイッチング機能により電圧・電流を直接ターンオン・オフするスイッチング方式はハードスイッチングと称されている。以下の記述においてはＺＶＳ／ＺＣＳの双方もしくはその一方が実現されている方式をソフトスイッチング、それ以外をハードスイッチングという。
【００１０】
図１３にパワー半導体デバイスとしてのＩＧＢＴ(Insulated Gate Bipolar Transistor)のスイッチング時の電圧／電流波形を示し、実線９２０は電圧、破線９２２は電流である。ＩＧＢＴは、パワーＭＯＳ−ＦＥＴの高速スイッチング、電圧駆動特性と、バイポーラ・トランジスタの低飽和ＯＮ電圧特性をワンチップに構成したパワーデバイスである。しかし、このトランジスタ構造はターンオン動作時にＭＯＳ−ＦＥＴ構造より遅れてオンする。さらに、ＭＯＳ−ＦＥＴ構造のターンオフにより、蓄積された少数キャリアである正孔が流出する経路が遮断されるため、ターンオフが遅れ、テール電流９２４が生じる。このような特性からも分かるようにＩＧＢＴパワーデバイスのスイッチング特性では、スイッチ固有のターンオン時間、ターンオフ時間が存在するため、スイッチング時間において若干の電圧／電流の過度交差（ハッチング部参照）を生じスイッチング損失を発生している。
【００１１】
このスイッチング損失はスイッチング時に熱として生じ、高周波化の妨げとなり、放熱フィンを含む冷却装置が大きくなり高周波化に伴い無視できない問題となってくる。これに加えて、電源−パワー半導体デバイス−負荷を結ぶ経路中には浮遊インダクタやキャパシタ受動回路素子やパワー半導体デバイスの寄生パラメータが存在するため、電圧、電流の遮断を行うスイッチング時にはこれらの寄生回路成分により図１３で示すようなサージ電圧９２６並びにサージ電流９２８が発生しパワー半導体デバイスに電圧・電流のピークストレスが発生する。
【００１２】
また、出力容量の大きい大電力の制御を高効率に行うには単純な電圧・電流のターンオン・ターンオフいわゆるハードスイッチングでは不十分な場合がほとんどである。特に、サージ電流ｄｉ／ｄｔが高い場合にはＥＭＩノイズレベルが高く、雑音端子間電圧が広い周波数帯にわたって発生するため、場合によってノイズフィル夕を設けるなどの対策が必要となり、コストの増大のみならず大型化する。また、スイッチングによるｄｖ／ｄｔ及びｄｉ／ｄｔストレスの増大とスイッチング損失の増加により、負荷状態によってはパワー半導体デバイス固有のＳＯＡ(Safety Operation Area：安全動作領域)を超えることも予想されるため、装置の信頼性が必ずしも高くない。また、ｄｖ／ｄｔによる対地漏れ電流の発生やこれによる雑音端子間電圧の増大や、ｄｉ／ｄｔによるローパスフィルタリアクトルやトランス、ＡＣモータの巻線の絶縁破壊を引き起こす懸念がある。このため高周波スイッチング時には、電圧・電流サージがＳＯＡを超えることのないようにスナバ回路を設ける必要がある。しかしながら、スナバ回路により、スイッチング損失とサージによるｄｖ／ｄｔやｄｉ／ｄｔストレスは低減されるが、スナバ回路自身による損失が発生してしまうなどの問題が新たに発生してくる。こうして、スイッチング損失及び電圧・電流ストレスによる影響と、その対策として設けられるスナバ回路とノイズフィル夕の設計によるコスト増や損失発生が高周波スイッチング化によるメリットを打ち消す場合がある。このような背景からハードスイッチングからソフトスイッチング技術による電力変換装置の開発が行われている。
【００１３】
本発明は上記の課題を考慮してなされたものであり、非絶縁型のＤＣ−ＤＣコンバータにおいて、簡便な回路構成でスイッチング損失及びサージノイズの低減を奏するソフトスイッチングを実現することができるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係るＤＣ−ＤＣコンバータは、一次インダクタ及び二次インダクタからなる結合インダクタと、２つの入力電源端子の間で、前記一次インダクタと直列接続されたスイッチング素子と、前記一次インダクタと前記スイッチング素子との接続点から出力電源端子の一端までの間に設けられたメインダイオードと、を備えたＤＣ−ＤＣコンバータであって、スナバダイオード及びスナバキャパシタとからなるスナバ直列回路を前記スイッチング素子に並列接続し、前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に回生ダイオードを設け、前記二次インダクタの他端を前記出力電源端子の一端に接続したことを特徴とする。
【００１５】
このような構成によれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。
【００１６】
この場合、前記一次インダクタと前記スイッチング素子との接続点から前記出力電源端子の一端までの間に、補助インダクタを備えていてもよい。これにより、スイッチング素子間のターンオン時の電流立ち上がりが抑制され、電流サージを低減することができる。
【００１７】
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に共振インダクタを備えていてもよい。
【００１８】
このような共振インダクタを設けることにより、スイッチング素子のターンオン時に前記スナバキャパシタと共振インダクタとによってより確実な共振現象が発生し、前記スナバキャパシタのエネルギーを出力側に一層確実に回生することができる。
【００１９】
また、スイッチング素子のターンオン時の電流の立ち上がりがさらに抑制され、キャパシタが完全に放電した後、共振インダクタに蓄積している残留エネルギーを出力側に放出し、効率が一層向上する。二次インダクタの漏れインダクタンス成分が少ない場合にこれらの共振インダクタを入れると特に有効である。
【発明の効果】
【００２０】
本発明に係るＤＣ−ＤＣコンバータによれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。さらに、このようなスイッチング損失及びサージノイズを低減を簡便な回路構成で実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係るＤＣ−ＤＣコンバータについて実施の形態を挙げ、添付の図１〜図１１を参照しながら説明する。
【００２２】
図１に示すように、本実施の形態に係るＤＣ−ＤＣコンバータ１０は、非絶縁の昇圧型であって、直流のソース電源１１の電圧を昇圧して負荷Ｒに供給するものである。
【００２３】
ＤＣ−ＤＣコンバータ１０は、入力側にプラス及びマイナス接続用のＴｉ１（入力電源端子の一端）及びＴｉ２（入力電源端子の他端）を有し、出力側にプラス及びマイナス接続用のＴｏ１（出力電源端子の一端）及びＴｏ２（出力電源端子の他端）を有している。
【００２４】
ＤＣ−ＤＣコンバータ１０は、入力側及び出力側で電圧を安定化させる入力キャパシタ１２及び出力キャパシタ１４と、２巻線式の結合インダクタ１６と、スイッチング機能部１８と、補助インダクタ２２と、ダイオード（メインダイオード）２３とを有する。入力キャパシタ１２及び出力キャパシタ１４としては、例えば電解キャパシタが用いられる。
【００２５】
スイッチング機能部１８は、説明の便宜上複数の素子をまとめて表しており、主に昇圧の作用を奏する。
【００２６】
また、ＤＣ−ＤＣコンバータ１０は、回路上に具体的な素子としては存在しないが、回路の特性によって発生する漏れインダクタである共振インダクタ２４を有する。
【００２７】
結合インダクタ１６は、一次インダクタ１６ａ及び二次側の二次インダクタ１６ｂを有する。一次インダクタ１６ａの一方はプラス側の入力端子Ｔｉ１に接続され、他端は接続点Ｐ０２を介してダイオード２３のアノードに接続されている。
【００２８】
二次インダクタ１６ｂの一方はプラス側の出力端子Ｔｏ１と同じライン上の接続点Ｐ０１に接続され、他端はスイッチング機能部１８に接続されている。この二次インダクタ１６ｂとスイッチング機能部１８との間に、共振インダクタ２４が存在するものとする。一次インダクタ１６ａと二次インダクタ１６ｂとの巻数比は、Ｒ1＝ｎ２／ｎ１である。
【００２９】
スイッチング機能部１８は、スイッチング素子３０と、該スイッチング素子３０と並列に設けられた逆導通ダイオード（又は寄生ダイオード）３２と、直列に接続されたスナバダイオード３４及びスナバキャパシタ３６と、回生ダイオード３８とを有する。スナバキャパシタ３６とスナバダイオード３４はスナバ直列回路を形成している。
【００３０】
スイッチング素子３０は半導体素子であって、例えば、パワートランジスタ、ＩＧＢＴ、ＦＥＴ等のスイッチング素子が挙げられ、図示しないコントローラによってベース端子が駆動されＰＷＭ動作を行う。
【００３１】
スイッチング素子３０は、コレクタが接続点Ｐ０２及び逆導通ダイオード３２のカソードに接続され、エミッタがグランドラインＧ及び逆導通ダイオード３２のアノードに接続されている。
【００３２】
スナバダイオード３４のアノードは、スイッチング素子３０のコレクタに接続され、カソードはスナバキャパシタ３６の一端に接続されている。スナバキャパシタ３６の他端はスイッチング素子３０のエミッタ（つまりグランドラインＧ）に接続されている。
【００３３】
回生ダイオード３８のアノードは、スナバダイオード３４とスナバキャパシタ３６との間に接続されている。この接続箇所を接続点Ｐ１とする。回生ダイオード３８のカソードは共振インダクタ２４を介して二次インダクタ１６ｂに接続されている。
【００３４】
ダイオード２３のアノードは接続点Ｐ０２に接続されており、カソードは補助インダクタ２２の一端に接続されている。補助インダクタ２２の他端は接続点Ｐ０１に接続されている。
【００３５】
ＤＣ−ＤＣコンバータ１０における各箇所における電流、電圧を次のように名称とその方向を規定する。
【００３６】
一次インダクタ１６ａから接続点Ｐ０２に向かう方向の電流をｉ1、接続点Ｐ０２から補助インダクタ２２へ向かう方向の電流をｉ2とする。
【００３７】
接続点Ｐ０２からスイッチング素子３０へ向かう方向の電流をｉs、スナバキャパシタ３６からグランドラインＧの方向に向かって流れる電流をｉcs、回生ダイオード３８から共振インダクタ２４に向かって流れる電流をｉlsとする。
【００３８】
逆導通ダイオード３２の順方向電流をｉdsとする。スナバダイオード３４の順方向電流をｉdaとする。
【００３９】
また、ソース電源１１の電圧をＶｉ、負荷Ｒに供給される電圧をＶｏとする。さらに、スイッチング素子３０の両端に生じる電圧（エミッタを基準としたコレクタの電圧）をＶｓ、スナバキャパシタ３６の両端に生じる電圧（グランドラインＧを基準とした接続点Ｐ１の電圧）をＶｃｓとする。
【００４０】
次に、このように構成されるＤＣ−ＤＣコンバータ１０を用いた昇圧作用について説明する。
【００４１】
ＤＣ−ＤＣコンバータ１０の昇圧作用は、図２に示すようにモード０〜モード５の６つのモードに区分することができる。モード０〜モード５はこの順に繰り返し行われる。昇圧作用時には、スイッチング素子３０がＰＷＭ動作に基づいてオン・オフ動作を行い直流昇圧チョッパを行う。なお、図３〜図９においては、電流の流れを矢印Ｉで表す。また、電流の流れていない箇所、又は各モードの説明上特に重要でない箇所については破線で示す。
【００４２】
図３に示すように、モード０では、ソース電源１１と結合インダクタ１６の蓄積エネルギーは出力側に供給され、昇圧動作が行われる。つまり、ソース電源１１から供給される電力は入力キャパシタ１２で平滑化され、一次インダクタ１６ａ、ダイオード２３、補助インダクタ２２を通り、出力キャパシタ１４で平滑化されて負荷Ｒに供給される。モード０では、スナバキャパシタ３６に電荷が充電されているものとする。
【００４３】
図４に示すように、モード１では、先ずスイッチング素子３０がオンになる。これにより、主に矢印Ｉで示す電流が発生する。つまり、スナバキャパシタ３６、回生ダイオード３８、共振インダクタ２４、二次インダクタ１６ｂを通り接続点Ｐ０１に供給される。この系統では、スナバキャパシタ３６と共振インダクタ２４とにより共振が発生し、パッシブ共振スナバを構成し、スナバキャパシタ３６が放電を開始する。つまり、共振インダクタ２４に蓄えられたエネルギーを利用して共振を発生させ、スナバキャパシタ３６の電荷を放出させ、パルス電流回生作用が得られる。
【００４４】
矢印Ｉで示すように、電流は一次インダクタ１６ａ、接続点Ｐ０２及びスイッチング素子３０に流れる。
【００４５】
このとき、補助インダクタ２２にはある程度のエネルギーが蓄えられており、接続点Ｐ０１に対して電流ｉ2を流し続ける。
【００４６】
また、モード１では、スイッチング素子３０のターンオン時に、補助インダクタ２２により、スイッチング素子３０を流れる電流の立ち上がりが抑制されスイッチング素子３０はＺＣＳターンオンとなる（図２参照）。すなわち、このターンオン時に補助インダクタ２２を流れる電流Ｉ２は線形的に減少するため、スイッチング素子３０に流れる電流は線形的に上昇することになりＺＣＳターンオンが実現される。
【００４７】
共振インダクタ２４とスナバキャパシタ３６との部分共振でパルス電流回生は、次のようにして発生する。まず、二次インダクタ１６ｂに電圧Ｒ1Ｖｉを発生させ、スナバキャパシタ電圧Ｖｃｓを生じさせる。モード１のエネルギー回生スナバ回路における回路状態方程式は（１）式のようになる。
【００４８】
【数１】
【００４９】
ここで、Ｌｓは共振インダクタ２４のインダクタンス、Ｃｓはスナバキャパシタ３６の容量である。
【００５０】
また、スイッチング素子３０のターンオン時点で、スナバキャパシタ３６の電圧及び回生電流の初期値をそれぞれＶｃｓ＝Ｖｃｏ、ｉls＝０とすると、スナバキャパシタの電圧Ｖｃｓと回生電流ｉlsは、それぞれ（２）式のようになる。
【００５１】
【数２】
【００５２】
ただし、ω＝１／√（Ｌｓ・Ｃｓ）は角周波数である。スナバキャパシタのエネルギーが完全に放電するためには、ωｔ＝πの時点で、スナバキャパシタの電圧をゼロ以下とする条件Ｖｃｓ≦０が必要となる。
【００５３】
【数３】
【００５４】
ここで、Ｖα（＝Ｖｃｏ−Ｖｏ）はスナバキャパシタ電圧Ｖｃｓの跳ね上がり電圧であり、負荷電流に依存する。Ｖαは最低でも０であり、この条件下で巻数比を決定することになる。従って、結合インダクタ１６の昇圧比の１／２の巻数比にすれば、スナバキャパシタ３６のエネルギーは完全放電するようになる。ターンオン時にスイッチング素子３０を流れる電流は、ダイオード２３からの転流電流ｉ2とスナバ回生電流ｉlsが結合インダクタ１６の変圧作用で流れる電流との合成となる。従って、スイッチング素子３０のターンオン時における電流上昇率のｄｉ／ｄｔの最大値は（４）式のとおりとなる。
【００５５】
【数４】
【００５６】
ここで、Ｌ2は補助インダクタ２２のインダクタンスである。
【００５７】
次に、図５に示すように、モード１の後半では、補助インダクタ２２に蓄えられていたエネルギーが完全に放出され、補助インダクタ２２及びダイオード２３には電流が流れなくなり、電流ｉ2はゼロとなる。
【００５８】
この後、スナバキャパシタ３６エネルギーが完全放電した後モード２に移行する。
【００５９】
図６に示すように、モード２では、スナバキャパシタ３６が蓄えた電荷を完全放電した後にスナバダイオード３４が導通し、共振インダクタ２４に蓄えられた残留エネルギーをパルス回生電流ｉlsとして放出を継続する。つまり、矢印Ｉで示すように、電流はスナバダイオード３４、回生ダイオード３８、共振インダクタ２４及び二次インダクタ１６ｂを流れて接続点Ｐ０１に至ることになる。このように、スナバキャパシタ３６の放電が終了した後にも、共振インダクタ２４のエネルギーを利用して回生動作を継続することができる。
【００６０】
この後、パルス回生電流ｉlsがゼロになるとモード３に移行する。
【００６１】
図７に示すように、モード３では、矢印Ｉで示すように、共振インダクタ２４はエネルギーを放出し終え、ソース電源１１から供給される電力は入力キャパシタ１２で平滑化され、一次インダクタ１６ａ、スイッチング素子３０を通ってグランドラインＧに流れ込む。このとき、一次インダクタ１６ａにエネルギーが蓄積される。
【００６２】
図８に示すように、モード４では、スイッチング素子３０をオフにする。これにより、ソース電源１１から供給される電流は、一次インダクタ１６ａ、スナバダイオード３４及びスナバキャパシタ３６に流れることになり、該スナバキャパシタ３６が充電される。このとき、スイッチング素子３０の両端電圧Ｖｃｓは０であることから（図２参照）、スイッチング素子３０はＺＶＳでターンオフする。スイッチング素子３０をオフするタイミングは、ＰＷＭのデューティファクタにより設定される。
【００６３】
スナバキャパシタ３６が充電されることによりＶｓは（５）式に示す電圧上昇率で上昇する。
【００６４】
【数５】
【００６５】
このモード４は、Ｖｓ≦Ｖｏである間継続される。このとき充電されたスナバキャパシタ３６は、前記の通りモード１の共振作用に供されることになる。
【００６６】
モード４では二次インダクタ１６ｂに回生電流が流れない条件は、Ｖｃｓ≦Ｒ1（Ｖｏ−Ｖｉ）＋Ｖｏ、すなわちＶｏ＋Ｖα≦Ｒ1（Ｖｏ−Ｖｉ）＋Ｖｏより（６）式で表される。
【００６７】
【数６】
【００６８】
図９に示すように、モード５では、スナバキャパシタ３６が十分に充電されると、該スナバキャパシタ３６及びスナバダイオード３４に電流は流れなくなり、Ｖｓ＞Ｖｏとなってダイオード２３が導通し、矢印Ｉで示すように、電流として一次インダクタ１６ａ、補助インダクタ２２、ダイオード２３及び接続点Ｐ０１へと流れる。
【００６９】
このモード５の条件は、Ｖｃｓ＞Ｒ1（Ｖｏ−Ｖｉ）＋Ｖｏである。
【００７０】
この後、前記のモード０に戻り、一連のサイクルを継続することになる。
【００７１】
このように、ＤＣ−ＤＣコンバータ１０の直流昇圧動作時には、２巻線構成の結合インダクタ１６の一次インダクタ１６ａとスイッチング素子３０の高周波スイッチングによって昇圧を行い、ダイオード２３を通過し、ソース電源１１から電力を接続点Ｐ０１に供給する。スイッチング素子３０と並列に設けたスナバダイオード３４とスナバキャパシタ３６で構成したスナバ直列回路のエネルギーをスイッチング素子３０がターンオンした時点で、回生ダイオード３８と結合インダクタ１６の二次側にまとめた共振インダクタ２４とスナバキャパシタ３６で共振させ、スナバエネルギーを出力側に回生させることができる。
【００７２】
また、このパルス電流回生動作により、スナバキャパシタ３６の電圧をゼロまで放電させることで、スイッチング素子３０のターンオフはＺＶＳ転流となる。スイッチング素子３０のターンオン動作時は、補助インダクタ２２によりスイッチを流れる電流の立ち上がりが抑制されることとなり、ＺＣＳターンオンとなる。このように、スイッチング素子３０ではソフトスイッチング動作が実現される。
【００７３】
次に、ＤＣ−ＤＣコンバータ１０で用いられているソフトスイッチングの特性について図１０を参照しながら説明する。図１０は、ＩＧＢＴのＺＶＳ／ＺＣＳスイッチング波形例であり、実線１００は電圧、破線１０２は電流である。
【００７４】
図１０に示すように、一般にターンオフ時は、ＩＧＢＴ固有の上昇電圧時間とテール電流発生期間から、僅かに電流と電圧の過渡交差が生じ、スイッチング損失が発生している。しかし、図１３で示した様な直流電圧等を直接遮断するようなスイッチング方式に比べ、過渡交差を生じるスイッチング損失は大きく低減されていることが分かる。これはターンオフ時のスイッチ端子間電圧の上昇にＬＣ主共振もしくはＬＣ補助共振を利用し、パワー半導体デバイスに並列に組み込んだロスレスキャパシタを充電させ、電圧が緩やかに上昇するためである。また、サージ電圧の抑制も同時に実現し、こうして、ゼロ電圧スイッチング動作を行っている。ターンオン時は、スイッチング素子３０に並列に接続された逆導通ダイオード３２に電流が流れている間にＩＧＢＴのゲートにオン信号を送ることにより、電流が自然転流した時にスイッチに電流が流れ始めゼロ電圧スイッチング・ゼロ電流スイッチング動作を行っている。
【００７５】
図１０と図１３との比較から明らかなように、電流と電圧の過渡交差はＩＧＢＴのオン電圧との僅かな交差を除いては生じてなく、従来方式のスイッチングよりスイッチング損失を低減でき、同時にサージ電圧・サージ電流も抑制されている。
【００７６】
このように、ＺＶＳ／ＺＣＳの双方又は一方を用いてスイッチング動作を行うことにより、スイッチング過渡時のスイッチング損失やストレスが低減され、且つＥＭＩノイズ・ＲＦＩノイズが抑制される。
【００７７】
図１１にパワー半導体デバイスの電圧／電流のスイッチング軌跡を、従来のハードスイッチング方式による場合を破線１１０で示し、ソフトスイッチング方式による場合を実線１１２で示す。
【００７８】
ハードスイッチング方式の場合ではスイッチング時の電流と電圧の過渡交差によるスイッチング損失が大きい上に、ｄｖ／ｄｔストレス、ｄｉ／ｄｔストレスが共に大きくなりパワー半導体デバイス固有のＳＯＡの限界近くで動作しており、電圧サージ、電流サージが発生している。そのため一般的にハードスイッチング方式においてはスナバ回路を負荷してパワー半導体デバイスのスイッチング軌跡を電圧・電流の両軸の近くになるようにしている。
【００７９】
これに対して、ソフトスイッチング方式ではスナバレスでスイッチング軌跡が縦の電流軸及び横の電圧軸の近くを通っているためスイッチング損失の大きな低減がなされていることが分かる。以上のことからソフトスイッチング方式を適用した場合、スイッチング過渡時のスイッチング損失やサージ電圧、サージ電流を低減でき、且つＥＭＩ／ＲＦＩノイズを抑制することができる。
【００８０】
上述したように、本実施の形態に係るＤＣ−ＤＣコンバータ１０は、パッシブ共振スナバにより効率のよい電圧変換が可能である。また、スイッチング素子はスイッチング素子３０だけで足り、しかもソフトスイッチングのための周辺素子も少ない。スイッチング素子３０の制御方法は従前のハードスイッチングＰＷＭと変わらずに簡便に行うことができる。
【００８１】
ＤＣ−ＤＣコンバータ１０のスナバ回路ではサージ電圧、サージ電流を抑制することができるとともに、回生動作を行うことからスナバ回路自身による損失はほとんど発生しない。
【００８２】
なお、ＤＣ−ＤＣコンバータ１０では、スイッチング素子３０は高負荷時及び軽負荷時の双方の場合にソフトスイッチング動作ができることはもちろんである。
【００８３】
本発明に係るＤＣ−ＤＣコンバータは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【００８４】
【図１】本実施の形態に係るＤＣ−ＤＣコンバータの回路図である。
【図２】昇圧時のタイムチャートである。
【図３】昇圧時のモード０で電流の流れを示す回路図である。
【図４】昇圧時のモード１の前半で電流の流れを示す回路図である。
【図５】昇圧時のモード１の後半で電流の流れを示す回路図である。
【図６】昇圧時のモード２で電流の流れを示す回路図である。
【図７】昇圧時のモード３で電流の流れを示す回路図である。
【図８】昇圧時のモード４で電流の流れを示す回路図である。
【図９】昇圧時のモード５で電流の流れを示す回路図である。
【図１０】ＩＧＢＴのＺＶＳ／ＺＣＳスイッチング波形例である。
【図１１】パワー半導体デバイスの電圧／電流のスイッチング軌跡である。
【図１２】従来技術に係るＤＣ−ＤＣコンバータの回路図である。
【図１３】従来技術に係るスイッチング波形例である。
【符号の説明】
【００８５】
１０…ＤＣ−ＤＣコンバータ １６…結合インダクタ
１６ａ…一次インダクタ １６ｂ…二次インダクタ
１８…スイッチング機能部 ２２…補助インダクタ
２３…ダイオード ２４…共振インダクタ
３０…スイッチング素子 ３２…逆導通ダイオード
３４…スナバダイオード ３６…スナバキャパシタ
３８…回生ダイオード
Ｔｉ１…入力電源端子の一端 Ｔｉ２…入力電源端子の他端
Ｔｏ１…出力電源端子の一端 Ｔｏ２…出力電源端子の他端
【技術分野】
【０００１】
本発明は、非絶縁で昇圧型のＤＣ−ＤＣコンバータに関し、特に、スイッチング損失を低減することのできるＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータでは、パワートランジスタ、ＩＧＢＴ、ＦＥＴ等のスイッチング素子をＰＷＭ動作させて電圧の変換を行う形式のものがあり、幅広い分野で使用されている。ＤＣ−ＤＣコンバータは電子機器の省電力化、小型化及び高性能化に伴い、一層の低損失、高効率及び低ノイズ化が望まれており、特に、ＰＷＭ動作に伴うスイッチング損失やスイッチングサージの低減が望まれている。
【０００３】
このようなスイッチング損失、スイッチングサージを低減させる技術のひとつにソフトスイッチング技術があり、例えばインダクタ、スイッチング素子、ダイオードを備えた一般的な昇降圧型ＤＣ−ＤＣコンバータにスイッチング損失を低減するための補助回路を付加したものが、特許文献１に提案されている。
【０００４】
特許文献１における補助回路部は、図１２に示すように、トランジスタ９００ａ、９００ｂの各コレクタ・エミッタ間に接続されるキャパシタ９０１ａ、９０１ｂを備え、更に接続点９０２と出力端子及び基準端子との間に、第１及び第２補助電流経路が構成される。インダクタ９０３及びトランス９０４の一方巻線９０４ａまでは、第１及び第２補助電流経路に共通である。
【０００５】
第１補助電流経路では一方巻線９０４ａからトランジスタ９０５ａを介して出力端子に至る経路が形成され、第２補助電流経路では、一方巻線９０４ａからトランジスタ９０５ｂを介して基準端子に至る経路が形成される。コンデンサ９０２ａ、９０２ｂ及び第１、第２補助電流経路によりトランジスタ９００ａ、９００ｂのスイッチング動作時の端子電圧が僅少となり、スイッチング損失を低減できる。
【０００６】
【特許文献１】特開２００５−１０２４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の技術は、スイッチング損失を低減するために有効であるが、補助回路の追加により部品点数が増加する。特に、スイッチング素子の数量が増加することからＰＷＭ駆動用の制御回路の部品点数も付随して増加する。
【０００８】
従来回路における代表的なスイッチング損失について図１３を参照しながら説明する。
【０００９】
ここで、ソフトスイッチングは、ＺＶＳ(Zero Voltage Switching)又はＺＣＳ(Zero Current Switching)を実現するためのスイッチング方式であり、パワー半導体デバイスのスイッチング損失やそれに与えるストレスが低い。これに対してパワー半導体デバイスの持つスイッチング機能により電圧・電流を直接ターンオン・オフするスイッチング方式はハードスイッチングと称されている。以下の記述においてはＺＶＳ／ＺＣＳの双方もしくはその一方が実現されている方式をソフトスイッチング、それ以外をハードスイッチングという。
【００１０】
図１３にパワー半導体デバイスとしてのＩＧＢＴ(Insulated Gate Bipolar Transistor)のスイッチング時の電圧／電流波形を示し、実線９２０は電圧、破線９２２は電流である。ＩＧＢＴは、パワーＭＯＳ−ＦＥＴの高速スイッチング、電圧駆動特性と、バイポーラ・トランジスタの低飽和ＯＮ電圧特性をワンチップに構成したパワーデバイスである。しかし、このトランジスタ構造はターンオン動作時にＭＯＳ−ＦＥＴ構造より遅れてオンする。さらに、ＭＯＳ−ＦＥＴ構造のターンオフにより、蓄積された少数キャリアである正孔が流出する経路が遮断されるため、ターンオフが遅れ、テール電流９２４が生じる。このような特性からも分かるようにＩＧＢＴパワーデバイスのスイッチング特性では、スイッチ固有のターンオン時間、ターンオフ時間が存在するため、スイッチング時間において若干の電圧／電流の過度交差（ハッチング部参照）を生じスイッチング損失を発生している。
【００１１】
このスイッチング損失はスイッチング時に熱として生じ、高周波化の妨げとなり、放熱フィンを含む冷却装置が大きくなり高周波化に伴い無視できない問題となってくる。これに加えて、電源−パワー半導体デバイス−負荷を結ぶ経路中には浮遊インダクタやキャパシタ受動回路素子やパワー半導体デバイスの寄生パラメータが存在するため、電圧、電流の遮断を行うスイッチング時にはこれらの寄生回路成分により図１３で示すようなサージ電圧９２６並びにサージ電流９２８が発生しパワー半導体デバイスに電圧・電流のピークストレスが発生する。
【００１２】
また、出力容量の大きい大電力の制御を高効率に行うには単純な電圧・電流のターンオン・ターンオフいわゆるハードスイッチングでは不十分な場合がほとんどである。特に、サージ電流ｄｉ／ｄｔが高い場合にはＥＭＩノイズレベルが高く、雑音端子間電圧が広い周波数帯にわたって発生するため、場合によってノイズフィル夕を設けるなどの対策が必要となり、コストの増大のみならず大型化する。また、スイッチングによるｄｖ／ｄｔ及びｄｉ／ｄｔストレスの増大とスイッチング損失の増加により、負荷状態によってはパワー半導体デバイス固有のＳＯＡ(Safety Operation Area：安全動作領域)を超えることも予想されるため、装置の信頼性が必ずしも高くない。また、ｄｖ／ｄｔによる対地漏れ電流の発生やこれによる雑音端子間電圧の増大や、ｄｉ／ｄｔによるローパスフィルタリアクトルやトランス、ＡＣモータの巻線の絶縁破壊を引き起こす懸念がある。このため高周波スイッチング時には、電圧・電流サージがＳＯＡを超えることのないようにスナバ回路を設ける必要がある。しかしながら、スナバ回路により、スイッチング損失とサージによるｄｖ／ｄｔやｄｉ／ｄｔストレスは低減されるが、スナバ回路自身による損失が発生してしまうなどの問題が新たに発生してくる。こうして、スイッチング損失及び電圧・電流ストレスによる影響と、その対策として設けられるスナバ回路とノイズフィル夕の設計によるコスト増や損失発生が高周波スイッチング化によるメリットを打ち消す場合がある。このような背景からハードスイッチングからソフトスイッチング技術による電力変換装置の開発が行われている。
【００１３】
本発明は上記の課題を考慮してなされたものであり、非絶縁型のＤＣ−ＤＣコンバータにおいて、簡便な回路構成でスイッチング損失及びサージノイズの低減を奏するソフトスイッチングを実現することができるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係るＤＣ−ＤＣコンバータは、一次インダクタ及び二次インダクタからなる結合インダクタと、２つの入力電源端子の間で、前記一次インダクタと直列接続されたスイッチング素子と、前記一次インダクタと前記スイッチング素子との接続点から出力電源端子の一端までの間に設けられたメインダイオードと、を備えたＤＣ−ＤＣコンバータであって、スナバダイオード及びスナバキャパシタとからなるスナバ直列回路を前記スイッチング素子に並列接続し、前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に回生ダイオードを設け、前記二次インダクタの他端を前記出力電源端子の一端に接続したことを特徴とする。
【００１５】
このような構成によれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。
【００１６】
この場合、前記一次インダクタと前記スイッチング素子との接続点から前記出力電源端子の一端までの間に、補助インダクタを備えていてもよい。これにより、スイッチング素子間のターンオン時の電流立ち上がりが抑制され、電流サージを低減することができる。
【００１７】
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に共振インダクタを備えていてもよい。
【００１８】
このような共振インダクタを設けることにより、スイッチング素子のターンオン時に前記スナバキャパシタと共振インダクタとによってより確実な共振現象が発生し、前記スナバキャパシタのエネルギーを出力側に一層確実に回生することができる。
【００１９】
また、スイッチング素子のターンオン時の電流の立ち上がりがさらに抑制され、キャパシタが完全に放電した後、共振インダクタに蓄積している残留エネルギーを出力側に放出し、効率が一層向上する。二次インダクタの漏れインダクタンス成分が少ない場合にこれらの共振インダクタを入れると特に有効である。
【発明の効果】
【００２０】
本発明に係るＤＣ−ＤＣコンバータによれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。さらに、このようなスイッチング損失及びサージノイズを低減を簡便な回路構成で実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係るＤＣ−ＤＣコンバータについて実施の形態を挙げ、添付の図１〜図１１を参照しながら説明する。
【００２２】
図１に示すように、本実施の形態に係るＤＣ−ＤＣコンバータ１０は、非絶縁の昇圧型であって、直流のソース電源１１の電圧を昇圧して負荷Ｒに供給するものである。
【００２３】
ＤＣ−ＤＣコンバータ１０は、入力側にプラス及びマイナス接続用のＴｉ１（入力電源端子の一端）及びＴｉ２（入力電源端子の他端）を有し、出力側にプラス及びマイナス接続用のＴｏ１（出力電源端子の一端）及びＴｏ２（出力電源端子の他端）を有している。
【００２４】
ＤＣ−ＤＣコンバータ１０は、入力側及び出力側で電圧を安定化させる入力キャパシタ１２及び出力キャパシタ１４と、２巻線式の結合インダクタ１６と、スイッチング機能部１８と、補助インダクタ２２と、ダイオード（メインダイオード）２３とを有する。入力キャパシタ１２及び出力キャパシタ１４としては、例えば電解キャパシタが用いられる。
【００２５】
スイッチング機能部１８は、説明の便宜上複数の素子をまとめて表しており、主に昇圧の作用を奏する。
【００２６】
また、ＤＣ−ＤＣコンバータ１０は、回路上に具体的な素子としては存在しないが、回路の特性によって発生する漏れインダクタである共振インダクタ２４を有する。
【００２７】
結合インダクタ１６は、一次インダクタ１６ａ及び二次側の二次インダクタ１６ｂを有する。一次インダクタ１６ａの一方はプラス側の入力端子Ｔｉ１に接続され、他端は接続点Ｐ０２を介してダイオード２３のアノードに接続されている。
【００２８】
二次インダクタ１６ｂの一方はプラス側の出力端子Ｔｏ１と同じライン上の接続点Ｐ０１に接続され、他端はスイッチング機能部１８に接続されている。この二次インダクタ１６ｂとスイッチング機能部１８との間に、共振インダクタ２４が存在するものとする。一次インダクタ１６ａと二次インダクタ１６ｂとの巻数比は、Ｒ1＝ｎ２／ｎ１である。
【００２９】
スイッチング機能部１８は、スイッチング素子３０と、該スイッチング素子３０と並列に設けられた逆導通ダイオード（又は寄生ダイオード）３２と、直列に接続されたスナバダイオード３４及びスナバキャパシタ３６と、回生ダイオード３８とを有する。スナバキャパシタ３６とスナバダイオード３４はスナバ直列回路を形成している。
【００３０】
スイッチング素子３０は半導体素子であって、例えば、パワートランジスタ、ＩＧＢＴ、ＦＥＴ等のスイッチング素子が挙げられ、図示しないコントローラによってベース端子が駆動されＰＷＭ動作を行う。
【００３１】
スイッチング素子３０は、コレクタが接続点Ｐ０２及び逆導通ダイオード３２のカソードに接続され、エミッタがグランドラインＧ及び逆導通ダイオード３２のアノードに接続されている。
【００３２】
スナバダイオード３４のアノードは、スイッチング素子３０のコレクタに接続され、カソードはスナバキャパシタ３６の一端に接続されている。スナバキャパシタ３６の他端はスイッチング素子３０のエミッタ（つまりグランドラインＧ）に接続されている。
【００３３】
回生ダイオード３８のアノードは、スナバダイオード３４とスナバキャパシタ３６との間に接続されている。この接続箇所を接続点Ｐ１とする。回生ダイオード３８のカソードは共振インダクタ２４を介して二次インダクタ１６ｂに接続されている。
【００３４】
ダイオード２３のアノードは接続点Ｐ０２に接続されており、カソードは補助インダクタ２２の一端に接続されている。補助インダクタ２２の他端は接続点Ｐ０１に接続されている。
【００３５】
ＤＣ−ＤＣコンバータ１０における各箇所における電流、電圧を次のように名称とその方向を規定する。
【００３６】
一次インダクタ１６ａから接続点Ｐ０２に向かう方向の電流をｉ1、接続点Ｐ０２から補助インダクタ２２へ向かう方向の電流をｉ2とする。
【００３７】
接続点Ｐ０２からスイッチング素子３０へ向かう方向の電流をｉs、スナバキャパシタ３６からグランドラインＧの方向に向かって流れる電流をｉcs、回生ダイオード３８から共振インダクタ２４に向かって流れる電流をｉlsとする。
【００３８】
逆導通ダイオード３２の順方向電流をｉdsとする。スナバダイオード３４の順方向電流をｉdaとする。
【００３９】
また、ソース電源１１の電圧をＶｉ、負荷Ｒに供給される電圧をＶｏとする。さらに、スイッチング素子３０の両端に生じる電圧（エミッタを基準としたコレクタの電圧）をＶｓ、スナバキャパシタ３６の両端に生じる電圧（グランドラインＧを基準とした接続点Ｐ１の電圧）をＶｃｓとする。
【００４０】
次に、このように構成されるＤＣ−ＤＣコンバータ１０を用いた昇圧作用について説明する。
【００４１】
ＤＣ−ＤＣコンバータ１０の昇圧作用は、図２に示すようにモード０〜モード５の６つのモードに区分することができる。モード０〜モード５はこの順に繰り返し行われる。昇圧作用時には、スイッチング素子３０がＰＷＭ動作に基づいてオン・オフ動作を行い直流昇圧チョッパを行う。なお、図３〜図９においては、電流の流れを矢印Ｉで表す。また、電流の流れていない箇所、又は各モードの説明上特に重要でない箇所については破線で示す。
【００４２】
図３に示すように、モード０では、ソース電源１１と結合インダクタ１６の蓄積エネルギーは出力側に供給され、昇圧動作が行われる。つまり、ソース電源１１から供給される電力は入力キャパシタ１２で平滑化され、一次インダクタ１６ａ、ダイオード２３、補助インダクタ２２を通り、出力キャパシタ１４で平滑化されて負荷Ｒに供給される。モード０では、スナバキャパシタ３６に電荷が充電されているものとする。
【００４３】
図４に示すように、モード１では、先ずスイッチング素子３０がオンになる。これにより、主に矢印Ｉで示す電流が発生する。つまり、スナバキャパシタ３６、回生ダイオード３８、共振インダクタ２４、二次インダクタ１６ｂを通り接続点Ｐ０１に供給される。この系統では、スナバキャパシタ３６と共振インダクタ２４とにより共振が発生し、パッシブ共振スナバを構成し、スナバキャパシタ３６が放電を開始する。つまり、共振インダクタ２４に蓄えられたエネルギーを利用して共振を発生させ、スナバキャパシタ３６の電荷を放出させ、パルス電流回生作用が得られる。
【００４４】
矢印Ｉで示すように、電流は一次インダクタ１６ａ、接続点Ｐ０２及びスイッチング素子３０に流れる。
【００４５】
このとき、補助インダクタ２２にはある程度のエネルギーが蓄えられており、接続点Ｐ０１に対して電流ｉ2を流し続ける。
【００４６】
また、モード１では、スイッチング素子３０のターンオン時に、補助インダクタ２２により、スイッチング素子３０を流れる電流の立ち上がりが抑制されスイッチング素子３０はＺＣＳターンオンとなる（図２参照）。すなわち、このターンオン時に補助インダクタ２２を流れる電流Ｉ２は線形的に減少するため、スイッチング素子３０に流れる電流は線形的に上昇することになりＺＣＳターンオンが実現される。
【００４７】
共振インダクタ２４とスナバキャパシタ３６との部分共振でパルス電流回生は、次のようにして発生する。まず、二次インダクタ１６ｂに電圧Ｒ1Ｖｉを発生させ、スナバキャパシタ電圧Ｖｃｓを生じさせる。モード１のエネルギー回生スナバ回路における回路状態方程式は（１）式のようになる。
【００４８】
【数１】
【００４９】
ここで、Ｌｓは共振インダクタ２４のインダクタンス、Ｃｓはスナバキャパシタ３６の容量である。
【００５０】
また、スイッチング素子３０のターンオン時点で、スナバキャパシタ３６の電圧及び回生電流の初期値をそれぞれＶｃｓ＝Ｖｃｏ、ｉls＝０とすると、スナバキャパシタの電圧Ｖｃｓと回生電流ｉlsは、それぞれ（２）式のようになる。
【００５１】
【数２】
【００５２】
ただし、ω＝１／√（Ｌｓ・Ｃｓ）は角周波数である。スナバキャパシタのエネルギーが完全に放電するためには、ωｔ＝πの時点で、スナバキャパシタの電圧をゼロ以下とする条件Ｖｃｓ≦０が必要となる。
【００５３】
【数３】
【００５４】
ここで、Ｖα（＝Ｖｃｏ−Ｖｏ）はスナバキャパシタ電圧Ｖｃｓの跳ね上がり電圧であり、負荷電流に依存する。Ｖαは最低でも０であり、この条件下で巻数比を決定することになる。従って、結合インダクタ１６の昇圧比の１／２の巻数比にすれば、スナバキャパシタ３６のエネルギーは完全放電するようになる。ターンオン時にスイッチング素子３０を流れる電流は、ダイオード２３からの転流電流ｉ2とスナバ回生電流ｉlsが結合インダクタ１６の変圧作用で流れる電流との合成となる。従って、スイッチング素子３０のターンオン時における電流上昇率のｄｉ／ｄｔの最大値は（４）式のとおりとなる。
【００５５】
【数４】
【００５６】
ここで、Ｌ2は補助インダクタ２２のインダクタンスである。
【００５７】
次に、図５に示すように、モード１の後半では、補助インダクタ２２に蓄えられていたエネルギーが完全に放出され、補助インダクタ２２及びダイオード２３には電流が流れなくなり、電流ｉ2はゼロとなる。
【００５８】
この後、スナバキャパシタ３６エネルギーが完全放電した後モード２に移行する。
【００５９】
図６に示すように、モード２では、スナバキャパシタ３６が蓄えた電荷を完全放電した後にスナバダイオード３４が導通し、共振インダクタ２４に蓄えられた残留エネルギーをパルス回生電流ｉlsとして放出を継続する。つまり、矢印Ｉで示すように、電流はスナバダイオード３４、回生ダイオード３８、共振インダクタ２４及び二次インダクタ１６ｂを流れて接続点Ｐ０１に至ることになる。このように、スナバキャパシタ３６の放電が終了した後にも、共振インダクタ２４のエネルギーを利用して回生動作を継続することができる。
【００６０】
この後、パルス回生電流ｉlsがゼロになるとモード３に移行する。
【００６１】
図７に示すように、モード３では、矢印Ｉで示すように、共振インダクタ２４はエネルギーを放出し終え、ソース電源１１から供給される電力は入力キャパシタ１２で平滑化され、一次インダクタ１６ａ、スイッチング素子３０を通ってグランドラインＧに流れ込む。このとき、一次インダクタ１６ａにエネルギーが蓄積される。
【００６２】
図８に示すように、モード４では、スイッチング素子３０をオフにする。これにより、ソース電源１１から供給される電流は、一次インダクタ１６ａ、スナバダイオード３４及びスナバキャパシタ３６に流れることになり、該スナバキャパシタ３６が充電される。このとき、スイッチング素子３０の両端電圧Ｖｃｓは０であることから（図２参照）、スイッチング素子３０はＺＶＳでターンオフする。スイッチング素子３０をオフするタイミングは、ＰＷＭのデューティファクタにより設定される。
【００６３】
スナバキャパシタ３６が充電されることによりＶｓは（５）式に示す電圧上昇率で上昇する。
【００６４】
【数５】
【００６５】
このモード４は、Ｖｓ≦Ｖｏである間継続される。このとき充電されたスナバキャパシタ３６は、前記の通りモード１の共振作用に供されることになる。
【００６６】
モード４では二次インダクタ１６ｂに回生電流が流れない条件は、Ｖｃｓ≦Ｒ1（Ｖｏ−Ｖｉ）＋Ｖｏ、すなわちＶｏ＋Ｖα≦Ｒ1（Ｖｏ−Ｖｉ）＋Ｖｏより（６）式で表される。
【００６７】
【数６】
【００６８】
図９に示すように、モード５では、スナバキャパシタ３６が十分に充電されると、該スナバキャパシタ３６及びスナバダイオード３４に電流は流れなくなり、Ｖｓ＞Ｖｏとなってダイオード２３が導通し、矢印Ｉで示すように、電流として一次インダクタ１６ａ、補助インダクタ２２、ダイオード２３及び接続点Ｐ０１へと流れる。
【００６９】
このモード５の条件は、Ｖｃｓ＞Ｒ1（Ｖｏ−Ｖｉ）＋Ｖｏである。
【００７０】
この後、前記のモード０に戻り、一連のサイクルを継続することになる。
【００７１】
このように、ＤＣ−ＤＣコンバータ１０の直流昇圧動作時には、２巻線構成の結合インダクタ１６の一次インダクタ１６ａとスイッチング素子３０の高周波スイッチングによって昇圧を行い、ダイオード２３を通過し、ソース電源１１から電力を接続点Ｐ０１に供給する。スイッチング素子３０と並列に設けたスナバダイオード３４とスナバキャパシタ３６で構成したスナバ直列回路のエネルギーをスイッチング素子３０がターンオンした時点で、回生ダイオード３８と結合インダクタ１６の二次側にまとめた共振インダクタ２４とスナバキャパシタ３６で共振させ、スナバエネルギーを出力側に回生させることができる。
【００７２】
また、このパルス電流回生動作により、スナバキャパシタ３６の電圧をゼロまで放電させることで、スイッチング素子３０のターンオフはＺＶＳ転流となる。スイッチング素子３０のターンオン動作時は、補助インダクタ２２によりスイッチを流れる電流の立ち上がりが抑制されることとなり、ＺＣＳターンオンとなる。このように、スイッチング素子３０ではソフトスイッチング動作が実現される。
【００７３】
次に、ＤＣ−ＤＣコンバータ１０で用いられているソフトスイッチングの特性について図１０を参照しながら説明する。図１０は、ＩＧＢＴのＺＶＳ／ＺＣＳスイッチング波形例であり、実線１００は電圧、破線１０２は電流である。
【００７４】
図１０に示すように、一般にターンオフ時は、ＩＧＢＴ固有の上昇電圧時間とテール電流発生期間から、僅かに電流と電圧の過渡交差が生じ、スイッチング損失が発生している。しかし、図１３で示した様な直流電圧等を直接遮断するようなスイッチング方式に比べ、過渡交差を生じるスイッチング損失は大きく低減されていることが分かる。これはターンオフ時のスイッチ端子間電圧の上昇にＬＣ主共振もしくはＬＣ補助共振を利用し、パワー半導体デバイスに並列に組み込んだロスレスキャパシタを充電させ、電圧が緩やかに上昇するためである。また、サージ電圧の抑制も同時に実現し、こうして、ゼロ電圧スイッチング動作を行っている。ターンオン時は、スイッチング素子３０に並列に接続された逆導通ダイオード３２に電流が流れている間にＩＧＢＴのゲートにオン信号を送ることにより、電流が自然転流した時にスイッチに電流が流れ始めゼロ電圧スイッチング・ゼロ電流スイッチング動作を行っている。
【００７５】
図１０と図１３との比較から明らかなように、電流と電圧の過渡交差はＩＧＢＴのオン電圧との僅かな交差を除いては生じてなく、従来方式のスイッチングよりスイッチング損失を低減でき、同時にサージ電圧・サージ電流も抑制されている。
【００７６】
このように、ＺＶＳ／ＺＣＳの双方又は一方を用いてスイッチング動作を行うことにより、スイッチング過渡時のスイッチング損失やストレスが低減され、且つＥＭＩノイズ・ＲＦＩノイズが抑制される。
【００７７】
図１１にパワー半導体デバイスの電圧／電流のスイッチング軌跡を、従来のハードスイッチング方式による場合を破線１１０で示し、ソフトスイッチング方式による場合を実線１１２で示す。
【００７８】
ハードスイッチング方式の場合ではスイッチング時の電流と電圧の過渡交差によるスイッチング損失が大きい上に、ｄｖ／ｄｔストレス、ｄｉ／ｄｔストレスが共に大きくなりパワー半導体デバイス固有のＳＯＡの限界近くで動作しており、電圧サージ、電流サージが発生している。そのため一般的にハードスイッチング方式においてはスナバ回路を負荷してパワー半導体デバイスのスイッチング軌跡を電圧・電流の両軸の近くになるようにしている。
【００７９】
これに対して、ソフトスイッチング方式ではスナバレスでスイッチング軌跡が縦の電流軸及び横の電圧軸の近くを通っているためスイッチング損失の大きな低減がなされていることが分かる。以上のことからソフトスイッチング方式を適用した場合、スイッチング過渡時のスイッチング損失やサージ電圧、サージ電流を低減でき、且つＥＭＩ／ＲＦＩノイズを抑制することができる。
【００８０】
上述したように、本実施の形態に係るＤＣ−ＤＣコンバータ１０は、パッシブ共振スナバにより効率のよい電圧変換が可能である。また、スイッチング素子はスイッチング素子３０だけで足り、しかもソフトスイッチングのための周辺素子も少ない。スイッチング素子３０の制御方法は従前のハードスイッチングＰＷＭと変わらずに簡便に行うことができる。
【００８１】
ＤＣ−ＤＣコンバータ１０のスナバ回路ではサージ電圧、サージ電流を抑制することができるとともに、回生動作を行うことからスナバ回路自身による損失はほとんど発生しない。
【００８２】
なお、ＤＣ−ＤＣコンバータ１０では、スイッチング素子３０は高負荷時及び軽負荷時の双方の場合にソフトスイッチング動作ができることはもちろんである。
【００８３】
本発明に係るＤＣ−ＤＣコンバータは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【００８４】
【図１】本実施の形態に係るＤＣ−ＤＣコンバータの回路図である。
【図２】昇圧時のタイムチャートである。
【図３】昇圧時のモード０で電流の流れを示す回路図である。
【図４】昇圧時のモード１の前半で電流の流れを示す回路図である。
【図５】昇圧時のモード１の後半で電流の流れを示す回路図である。
【図６】昇圧時のモード２で電流の流れを示す回路図である。
【図７】昇圧時のモード３で電流の流れを示す回路図である。
【図８】昇圧時のモード４で電流の流れを示す回路図である。
【図９】昇圧時のモード５で電流の流れを示す回路図である。
【図１０】ＩＧＢＴのＺＶＳ／ＺＣＳスイッチング波形例である。
【図１１】パワー半導体デバイスの電圧／電流のスイッチング軌跡である。
【図１２】従来技術に係るＤＣ−ＤＣコンバータの回路図である。
【図１３】従来技術に係るスイッチング波形例である。
【符号の説明】
【００８５】
１０…ＤＣ−ＤＣコンバータ １６…結合インダクタ
１６ａ…一次インダクタ １６ｂ…二次インダクタ
１８…スイッチング機能部 ２２…補助インダクタ
２３…ダイオード ２４…共振インダクタ
３０…スイッチング素子 ３２…逆導通ダイオード
３４…スナバダイオード ３６…スナバキャパシタ
３８…回生ダイオード
Ｔｉ１…入力電源端子の一端 Ｔｉ２…入力電源端子の他端
Ｔｏ１…出力電源端子の一端 Ｔｏ２…出力電源端子の他端
【特許請求の範囲】
【請求項１】
一次インダクタ及び二次インダクタからなる結合インダクタと、
２つの入力電源端子の間で、前記一次インダクタと直列接続されたスイッチング素子と、
前記一次インダクタと前記スイッチング素子との接続点から出力電源端子の一端までの間に設けられたメインダイオードと、
を備えたＤＣ−ＤＣコンバータであって、
スナバダイオード及びスナバキャパシタとからなるスナバ直列回路を前記スイッチング素子に並列接続し、
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に回生ダイオードを設け、
前記二次インダクタの他端を前記出力電源端子の一端に接続したことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
前記一次インダクタと前記スイッチング素子との接続点から前記出力電源端子の一端までの間に、補助インダクタを備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１又は２記載のＤＣ−ＤＣコンバータにおいて、
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に共振インダクタを備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項１】
一次インダクタ及び二次インダクタからなる結合インダクタと、
２つの入力電源端子の間で、前記一次インダクタと直列接続されたスイッチング素子と、
前記一次インダクタと前記スイッチング素子との接続点から出力電源端子の一端までの間に設けられたメインダイオードと、
を備えたＤＣ−ＤＣコンバータであって、
スナバダイオード及びスナバキャパシタとからなるスナバ直列回路を前記スイッチング素子に並列接続し、
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に回生ダイオードを設け、
前記二次インダクタの他端を前記出力電源端子の一端に接続したことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
前記一次インダクタと前記スイッチング素子との接続点から前記出力電源端子の一端までの間に、補助インダクタを備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１又は２記載のＤＣ−ＤＣコンバータにおいて、
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に共振インダクタを備えることを特徴とするＤＣ−ＤＣコンバータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００８−９９４２１（Ｐ２００８−９９４２１Ａ）
【公開日】平成２０年４月２４日（２００８．４．２４）
【国際特許分類】
【出願番号】特願２００６−２７７６１８（Ｐ２００６−２７７６１８）
【出願日】平成１８年１０月１１日（２００６．１０．１１）
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
【Ｆターム（参考）】
【公開日】平成２０年４月２４日（２００８．４．２４）
【国際特許分類】
【出願日】平成１８年１０月１１日（２００６．１０．１１）
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
【Ｆターム（参考）】
[ Back to top ]