ＥＢＧ構造及び基板
【課題】低周波数帯域のバンドギャップ特性を得ることが可能であり、小型化可能であるＥＢＧ構造、及びそれを備える基板を提供する。
【解決手段】本発明の一実施形態に示されるＥＢＧ構造は、導体層１０１と、導体層１０１とキャパシタンスを形成する導体層１０２と、導体層１０２にビア１０４ａを介して接続される導体層１０３を有し、導体層１０３は導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄから構成され、導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄとビア１０４ａとは導体線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを介してそれぞれ接続されているので、低周波数帯域のバンドギャップ特性を得ることができる。
【解決手段】本発明の一実施形態に示されるＥＢＧ構造は、導体層１０１と、導体層１０１とキャパシタンスを形成する導体層１０２と、導体層１０２にビア１０４ａを介して接続される導体層１０３を有し、導体層１０３は導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄから構成され、導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄとビア１０４ａとは導体線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを介してそれぞれ接続されているので、低周波数帯域のバンドギャップ特性を得ることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上のノイズ伝播を抑制するＥＢＧ構造、及びそれを備える基板に関する。
【背景技術】
【０００２】
近年、映像信号を受信するアンテナやチューナーを内蔵した電子機器及び移動体通信機器は、設置、持ち運びの利便性から小型化への研究開発が進められている。これらの電子機器には、多種多様な機能を実現するためにアナログ回路やデジタル回路など複数の電子回路が同一の基板上に搭載されている。この基板上の複数の電子回路は互いに異なった動作周波数を有し、複数の電子回路から生じる不要電磁放射による電子回路間の電磁干渉が発生する。電磁干渉は信号入力部にノイズとして伝播し、受信周波数帯域の信号受信を妨害するため、ノイズ伝播を抑制する対策が必要となっている。
【０００３】
そこで、不要電磁放射に関連するノイズ対策手法の１つとして、電磁バンドギャップ構造（ＥＢＧ：Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｂａｎｄ Ｇａｐ 以下、「ＥＢＧ構造」と記載する。）による対策が注目を集めている。ＥＢＧ構造を用いることで、ノイズとして伝播する特定周波数の電磁波や電流を抑制する特性（バンドギャップ特性）が得られるため、主基板やＩＣパッケージ基板における不要ノイズ抑制フィルタとしての応用が期待されている。
【０００４】
図２２は従来技術のＥＢＧ構造の断面図である。ここでは、単位構造１ａ、２ａ、３ａを図示し、単位構造２ａ及び単位構造３ａは単位構造１ａと同様の構成をしているため説明を省略する。単位構造１ａは、導体層２と、導体層２に平行する導体層３と、導体層２とキャパシタンス成分Ｃを形成する導体板４ａと、導体板４ａと導体層３を接続するビア５ａを有する。単位構造を１次元又は２次元的に配置することで、隣り合う２つの単位構造１ａ、１ｂ間において、ビア５ａ→導体層３→ビア５ｂを含む電流経路でインダクタンス成分Ｌが形成される。これらインダクタンス成分Ｌ及びキャパシタンス成分ＣからＬＣ共振回路が形成され、共振周波数近傍でバンドギャップが生じる。即ち、インダクタンス成分Ｌとキャパシタンス成分Ｃを制御することにより所望の周波数のノイズ伝播を抑制することが可能となる。近年のデジタル機器に必要な低周波数帯域でのバンドギャップ特性を得るためには、インダクタンス成分Ｌとキャパシタンス成分Ｃを大きくする必要があることが知られている。また、インダクタンス成分Ｌを大きくするためには、インダクタンス成分Ｌを形成する経路を長くすることが知られており、キャパシタンス成分Ｃを大きくするためには、キャパシタンス成分Ｃを形成する導体板の面積を大きくすることが知られている。
【０００５】
例えば特許文献１には、導体層にホールを形成し、ビアの一端を前記ホールに配置し、金属線により該導体層と該ビアを接続することで、インダクタンスの電流経路を長くすることによりインダクタンス成分Ｌを大きくする技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−４７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１は金属線をホール内で延長しているため、延長できる長さに制限があり、低周波数帯域（１００ＭＨｚ〜１ＧＨｚ）のバンドギャップ特性を得るためには、従来技術と同様に、インダクタンス成分Ｌを大きくするためにビア同士の間隔を広げたりする必要があり、その結果ＥＢＧ構造が大型化してしまう。
【０００８】
本発明は上記の課題を解決するためになされたものであり、その目的は、低周波数帯域のバンドギャップ特性を得ることが可能であり、小型化可能であるＥＢＧ構造及び基板を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係るＥＢＧ構造は、第１導体層と、前記第１導体層に第１ビアを介して接続される第２導体層と、を有し、前記第２導体層は複数の第１導体パターンから構成され、前記第１導体パターンと前記第１ビアとは第１接続パターンを介して接続されることを特徴としている。
【００１０】
上記構成によれば、第１導体層を含むキャパシタンス部と第２導体層を含むインダクタンス部とを有することでバンドギャップ特性が得られ、該第２導体層を複数の第１導体パターンで構成し、該第１導体パターンと第１ビアとを第１接続パターンで接続することにより、該インダクタンス部の電流経路を長くすることで大きいインダクタンス成分Ｌを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００１１】
本発明に係るＥＢＧ構造は、前記第１導体層とキャパシタンスを形成する第３導体層を有することが好ましい。
【００１２】
上記構成によれば、第１導体層と誘電層を挟んで対向する第３導体層を有することで、大きいキャパシタンス成分Ｃを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００１３】
本発明に係るＥＢＧ構造は、前記第２導体層とキャパシタンスを形成する第４導体層を有し、前記第４導体層と前記第３導体層とが第２ビアを介して接続されることが好ましい。
【００１４】
上記構成によれば、第１導体層と第３導体層から形成される第１のキャパシタンス部と、第２導体層と第４導体層から形成される第２のキャパシタンス部とを有するため、ＥＢＧ構造の実装面積を低減する効果を奏する。
【００１５】
前記第３導体層は複数の第２導体パターンから構成され、前記第２導体パターンと前記第２ビアとは第２接続パターンを介して接続されることが好ましい。
【００１６】
上記構成によれば、第１導体パターンと第１接続パターンを含む第１のインダクタンス部と、第２導体パターンと第２接続パターンを含む第２のインダクタンス部を有し、２つのインダクタンス部から大きいインダクタンス成分Ｌを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００１７】
前記第１接続パターンは、少なくとも１つの前記第１導体パターンの一部を取り囲むことが好ましい。
【００１８】
上記構成によれば、第１接続パターンを第１導体パターンの一部を取り囲むように延長して配置することで、大きいインダクタンス成分Ｌを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００１９】
前記第１導体パターンは切り欠きを有し、前記第１接続パターンの一部は前記切り欠きに配置されることが好ましい。
【００２０】
上記構成によれば、第１導体パターンは切り欠きを有し、該切り欠きを利用して第１接続パターンを延長することで、大きいインダクタンス成分Ｌを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００２１】
前記第１導体層を構成する複数の導体パターンと前記第４導体層を構成する複数の導体パターンとは一部が厚さ方向において重なるように配置されることが好ましい。
【００２２】
上記構成によれば、第１導体層を構成する導体パターンと第２導体パターンとから形成される第１のキャパシタンス部と、第４導体層を構成する導体パターンと第１導体パターンとから形成される第２のキャパシタンス部が、厚さ方向において重なるように配置されるため、ＥＢＧ構造の実装面積を低減する効果を奏する。
【００２３】
前記第１接続パターンは前記第４導体層を構成する複数の導体パターンと厚さ方向において重ならないように配置されることが好ましい。
【００２４】
上記構成によれば、第１接続パターンに発生する磁界が第４導体層を構成する導体パターンに流れる電流によって減衰されることを防止することで、大きいインダクタンス成分Ｌを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００２５】
前記第４導体層を構成する複数の導体パターンのうちの１つと前記複数の第１導体パターンのうちの１つとが厚さ方向において重なる面積は、前記第４導体層を構成する複数の導体パターンのうちの１つの面積と等しいことが好ましい。
【００２６】
上記構成によれば、第１導体パターンと第４導体層を構成する導体パターンとが厚さ方向において重なる面積を大きくすることで、大きいキャパシタンス成分Ｃを得ることができ、バンドギャップ特性を低周波数化する効果を奏する。
【００２７】
本発明に係る基板は、上述したＥＢＧ構造を少なくとも電子回路の周囲の一部に周期的に配置することが好ましい。
【００２８】
上記構成によれば、ノイズ伝播経路にＥＢＧ構造を配置することでノイズの影響による電子回路の誤動作を防止することができる。
【発明の効果】
【００２９】
本発明によれば、低周波数帯域のバンドギャップ特性を得ることが可能であり、小型化可能であるＥＢＧ構造、及びそれを用いた基板を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例１を説明するためのＥＢＧ構造の単位構造の斜視図である。
【図２】本発明の実施例１を説明するためのＥＢＧ構造の断面図である。
【図３】本発明の実施例１を説明するためのＥＢＧ構造の平面図である。
【図４】導体線の他の例を説明するためのＥＢＧ構造の平面図である。
【図５】本発明の実施例１のインダクタンス部を説明するための説明図である。
【図６】導体層１０３の他の例を説明するためのＥＢＧ構造の平面図である。
【図７】本発明の実施例１のＥＢＧ構造の特性を解析したシミュレーション結果である。
【図８】本発明の実施例２を説明するためのＥＢＧ構造の断面図である。
【図９】本発明の実施例２を説明するためのＥＢＧ構造の平面図である。
【図１０】本発明の実施例２を説明するためのＥＢＧ構造の斜視図である。
【図１１】本発明の実施例２のキャパシタンス部を説明するための説明図である。（ａ）は実施例２のＥＢＧ構造の断面図であり、（ｂ）は実施例２のＥＢＧ構造の平面図である。
【図１２】導体板２１４が切り欠きを有する形態を説明するためのＥＢＧ構造の平面図である。
【図１３】本発明の実施例３を説明するためのＥＢＧ構造の断面図である。
【図１４】本発明の実施例３を説明するためのＥＢＧ構造の平面図である。
【図１５】本発明の実施例３を説明するためのＥＢＧ構造の斜視図である。
【図１６】本発明の実施例３のＥＢＧ構造と特性を比較するためのＥＢＧ構造の断面図である。
【図１７】本発明の実施例３のＥＢＧ構造の特性を確認するためのシミュレーション結果である。（ａ）は実施例３のＥＢＧ構造の特性を解析したシミュレーション結果であり、（ｂ）は図１６のＥＢＧ構造の特性を解析したシミュレーション結果である。
【図１８】本発明の実施例３の好適なＥＢＧ構造との比較を行うためのＥＢＧ構造の断面図である。
【図１９】本発明の実施例３の好適なＥＢＧ構造の特性を確認するためのシミュレーション結果である。（ａ）は実施例３の好適なＥＢＧ構造の特性を解析したシミュレーション結果であり、（ｂ）は図１８のＥＢＧ構造の特性を解析したシミュレーション結果である。
【図２０】本発明の実施例４を説明するための主基板の断面図である。
【図２１】本発明の実施例４を説明するためのパッケージ基板及び主基板の断面図である。
【図２２】従来技術のＥＢＧ構造の断面図である。
【図２３】従来技術のＥＢＧ構造のインダクタンス部を説明するための説明図である。
【図２４】従来技術のＥＢＧ構造のキャパシタンス部を説明するための説明図である。（ａ）は従来技術のＥＢＧ構造の断面図であり、（ｂ）は従来技術のＥＢＧ構造の平面図である。
【図２５】従来技術のＥＢＧ構造の特性を解析したシミュレーション結果である。
【発明を実施するための形態】
【実施例１】
【００３１】
以下、本発明の実施例１について図１から図７に基づいて説明する。図１は本実施形態のＥＢＧ構造の単位構造の斜視図である。単位構造１００ａは、導体層１０１と、導体層１０１とキャパシタンスを形成する導体層１０２と、導体層１０２にビア１０４ａを介して接続される導体層１０３を有する。ここで、導体層１０３は導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄから構成され、導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄとビア１０４ａとは導体線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを介してそれぞれ接続されている。本実施形態のＥＢＧ構造は単位構造１００ａと同様の構成をした単位構造が１次元又は２次元的に配置される。ここで、基板に平行な平面をｘｙ平面とし、基板の厚さ方向、即ちｘｙ平面に垂直な方向をｚ軸方向とし、ｚ軸正方向を基板における上方向とする。また、ここではｘ軸と平行な直線上に導体線１０５ａ及び導体線１０５ｃを配置し、ｙ軸と平行な直線上に導体線１０５ｂ及び導体線１０５ｄを配置している。
【００３２】
図２は本実施形態のＥＢＧ構造をｘｚ平面で切断した場合の断面図である。ここでは、図１の単位構造１００ａを含む、単位構造１００ａ、１００ｂ、１００ｃを図示しており、単位構造１００ｂ及び単位構造１００ｃは単位構造１００ａと同様の構成をしているため説明を省略する。導体層１０２は導体板１１２ａ、１１２ｂ、・・・（以下、導体板１１２と記載する。）で構成され、導体層１０３は導体板１１３ａ、１１３ｂ、・・・（以下、導体板１１３と記載する。）の他に、導体線１０５ａ、１０５ｂ、・・・（以下、導体線１０５と記載する。）、ビアランド１０６ａ、１０６ｂ、・・・（以下、ビアランド１０６と記載する。）を含む。ビア１０４ａ、１０４ｂ、・・・（以下、ビア１０４と記載する。）の一端は導体板１１２に接続され、他端はビアランド１０６に接続される。導体線１０５はビアランド１０６と導体板１１３を接続する。導体層１０１及び導体層１０２の間の層には誘電層１１４が設けられ、導体層１０２と導体層１０３の間の層には誘電層１１５が設けられる。キャパシタンス部は誘電層１１４を挟んで対向している導体層１０１と導体板１１２で形成される。
【００３３】
本実施形態のＥＢＧ構造を形成する方法は次の通りである。まず、誘電層１１５の上層に導体層１０２として導体板１１２を形成する。次に、誘電層１１５を貫通し、導体板１１２と接続するビア１０４を形成する。次に、誘電層１１５の下層に導体層１０３として、導体板１１３、導体線１０５、及びビアランド１０６を形成する。最後に、導体層１０２の上層に誘電層１１４及び導体層１０１を積層する。
【００３４】
ここで、導体板１１２、導体板１１３、導体線１０５、及びビアランド１０６は、マスキング、露光、エッチング、現像等の一般的な基板の製造方法を用いて形成することができる。また、ビア１０４は、誘電層１１５をレーザー加工等で孔開けした後、導電性材料を充填したり内壁にメッキしたりすることで形成する。内壁にメッキする場合は中心部分に誘電物質又は空気が満たされていてもよい。
【００３５】
上記ＥＢＧ構造の形成方法は一例であり、これに限るものではない。例えば、ビア１０４以外の構成を上記と同様に形成した後に、導体層１０１から導体層１０３までの全層をドリル加工等で孔開けしてビア１０４を形成してもよい。但し、この場合は導体層１０１とビア１０４が接続されないように、導体層１０１上のビア１０４の周囲にクリアランスを設ける必要がある。
【００３６】
図３は本実施形態の導体層１０３を説明するためのＥＢＧ構造の平面図である。ビアランド１０６は複数の導体板の間に配置され、導体線１０５を介して周囲に配置された導体板と接続される。例えば、ビアランド１０６ａは導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄの間に配置され、導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄは導体線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを介してビアランド１０６ａとそれぞれ接続される。導体線１０５は図３のような直線でもよいが、曲線や折れ線でもよい。例えば、図４（ａ）のように導体線１０５ａを導体板１１３ａの１つの辺に沿って延長してから接続してもよく、図４（ｂ）のように導体線１０５ａで導体板１１３ａの１つの辺を取り囲み、導体板１１３ａの他の辺に導体線１０５ａを接続してもよい。導体線１０５ａが導体板１１３ａを１周以上周回してもよい。他の導体線１０５ｂ、１０５ｃ、・・・についても同様である。また、１つの導体線１０５ａで１つの導体板１１３ａをビアランド１０６ａと接続するのではなく、例えば、導体線１０５ａと導体線１０５ｂを１つの導体線で構成し、該導体線で導体板１１３ａ及び導体板１１３ｂをビアランド１０６ａと接続してもよい。
【００３７】
図５と図２３を用いて本実施形態のＥＢＧ構造のインダクタンス部と従来技術のＥＢＧ構造のインダクタンス部との比較を行う。図５は本実施形態のインダクタンス部を説明するためのＥＢＧ構造の平面図である。本実施形態のＥＢＧ構造はビア１０４ａの一端がビアランド１０６ａに接続され、ビア１０４ｄの一端がビアランド１０６ｄに接続され、インダクタンス部はビア１０４ａ→ビアランド１０６ａ→導体線１０５ａ→導体板１１３ａ→導体線１０５ｍ→ビアランド１０６ｄ→ビア１０４ｄを含む電流経路で形成される。該インダクタンス部と上述したキャパシタンス部により、本実施形態のＥＢＧ構造はＬＣ共振回路として機能し、バンドギャップ特性が得られる。また、本実施形態のＥＢＧ構造のインダクタンス部の一部は領域１２１に形成される。
【００３８】
図２３は従来技術のインダクタンス部を説明するためのＥＢＧ構造の平面図である
従来技術のＥＢＧ構造は、導体層３にビア５ａ及びビア５ｂの一端が接続され、インダクタンス部はビア５ａ→導体層３→ビア５ｂを含む電流経路で形成される。即ち、従来技術のＥＢＧ構造のインダクタンス部の一部は領域１２２に形成され、領域１２２の長さは隣り合う２つのビア５ａ及びビア５ｂの最短距離となる。図５のように、領域１２１の長さは隣り合う２つのビアランド１０６ａ及び１０６ｄの最短距離よりも大きくできるため、本実施形態のビア１０４ａ及びビア１０４ｄの長さと従来技術のビア５ａ及びビア５ｂの長さが等しく、ビア１０４ａ及びビア１０４ｄの間隔とビア５ａ及びビア５ｄの間隔が等しい場合は、従来技術と比べて本実施形態の方がインダクタンス部の電流経路を長くできる。また、本実施形態は導体線１０５ａ及び導体線１０５ｍの長さを延長することによって、さらにインダクタンス部の電流経路を長くすることもできるため、大きいインダクタンス成分Ｌを得ることにより、低周波数帯域のバンドギャップ特性を得ることができる。
【００３９】
図６は本実施形態の導体層１０３の別の例を説明するための図である。例えば、ビアランド１０６ａの周囲に配置された全ての導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄを、導体線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを用いてビアランド１０６ａに接続しなくてもよい。即ち、図６（ａ）のように、導体板１１３ａ、１１３ｂ、１１３ｄは導体線１０５ａ、１０５ｂ、１０５ｄを介してビアランド１０６ａに接続され、導体線１０５ｃは無くてもよい。ただし、導体板１１３ｃは導体線１０５ｒ、ビアランド１０６ｅ、導体線１０５ｏ、導体板１１３ｂ、及び導体線１０５ｂを介してビアランド１０６ａと接続している。また、ビアランド１０６ａが４つの導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄの間に配置されていなくてもよい。ここまでは単位構造が２次元的に配置された例であったが、例えば図６（ｂ）のように、単位構造が１次元的に配置され、ビアランド１０６ａは２つの導体板１１３ａと１１３ｄの間に配置されてもよい。導体層１０３を構成する導体板１１３、導体線１０５、及びビアランド１０６の形態はこれに限ったものではない。ビアランド１０６ａを２つの導体板と導体線で接続すれば、単位構造を１次元的に配置することができ、ビアランド１０６ａを３つ以上の導体板と導体線で接続すれば、単位構造を２次元的に配置することができる。ビアランド１０６ａの周囲に配置された導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄ以外の導体板とビアランド１０６ａを導体線で接続してもよく、隣り合うビアランド間の電流経路が周期的になるように接続され、導体層１０３を構成する全ての導体板１１３とビアランド１０６が接続されるように導体線１０５を配置すれば、どのような形態でもよい。
【００４０】
図７及び図２５を用いて、本実施形態のＥＢＧ構造と従来技術のＥＢＧ構造とで特性の比較を行う。図７は本実施形態のＥＢＧ構造の特性を解析したシミュレーション結果を示すグラフであり、図２５は従来技術のＥＢＧ構造の特性を解析したシミュレーション結果を示すグラフである。ここで、Ｘ軸は周波数（ＧＨｚ）、Ｙ軸は減衰量（ｄＢ）を表す。減衰量の絶対値が４０ｄＢ以上となる周波数の範囲をバンドギャップの範囲とし、バンドギャップの下限周波数を確認すると、図７の下限周波数１２３は１．０ＧＨｚ、図２５の下限周波数１２４は１．２ＧＨｚとなり、本実施形態のＥＢＧ構造の方が低周波数のバンドギャップ特性を得られることを確認できる。即ち、本実施形態は、導体層１０３を導体板１１３と導体線１０５で構成することによって、大きいインダクタンス成分Ｌが得られるため、低周波数帯域のバンドギャップ特性を得られることを確認できる。
【００４１】
本実施例では、導体層１０３は導体線１０５とビアランド１０６を含んでいるが、導体層１０３は導体線１０５とビアランド１０６の少なくとも一方を含まなくてもよい。例えば、ビアランド１０６を導体層１０２と導体層１０３の間の層、又は導体層１０３より下層に配置し、ビアランド１０６と同じ層で導体線１０５を延長してもよい。また、導体層１０２と導体層１０３の間の層に導体線１０５を配置し、導体線１０５の一端はビア１０４に接続し他端は別に形成したビアを介して導体板１１３と接続してもよい。
【００４２】
本実施例では、導体層１０１は導体層１０２の上層に配置されているが、導体層１０１は導体層１０２の下層に配置されてもよい。この場合、導体層１０１はクリアランスが設けられ、ビア１０４は導体層１０１と接触しないように該クリアランス内に配置される。
【００４３】
本実施例は、ビア１０４の一端がビアランド１０６に接続され、ビアランド１０６が導体線１０５を介して導体板１１３に接続しているが、ビアランド１０６は必ずしも必要ではない。導体線１０５をビア１０４に直接接続してもよい。
【００４４】
本実施例は、導体層１０１、導体層１０２、及び導体層１０３の３層を有するが、導体層１０１は必ずしも必要ではない。導体層１０１が無い場合、キャパシタンス部は導体板１１２において隣り合う２つの導体板の間で形成される。
【実施例２】
【００４５】
次に、本発明の実施例２について、図８〜図１２に基づいて説明する。ここで、基板に平行な平面をｘｙ平面とする、また、基板の厚さ方向をｚ軸方向とし、ｚ軸正方向を基板における上方向とする。
【００４６】
図８は本実施形態のＥＢＧ構造のｘｚ平面における断面図である。ここでは、単位構造２００ａ、単位構造２００ｂ、及び単位構造２００ｃの一部を図示しており、単位構造２００ｂ及び単位構造２００ｃは単位構造２００ａと同様の構成をしているため、説明を省略する。単位構造２００ａは、導体層２０１と、導体層２０１とキャパシタンスを形成する導体層２０２と、導体層２０２にビア２０５ａを介して接続される導体層２０４と、導体層２０４とキャパシタンスを形成し導体層２０１にビア２０７ａを介して接続される導体層２０３を有する。
【００４７】
導体層２０２は導体板２１２ａ、２１２ｂ、・・・（以下、導体板２１２と記載する。）で構成され、導体板２１２はビア２０７ａ、２０７ｂ、・・・（以下、ビア２０７と記載する。）と接しないように配置される。導体層２０４は導体板２１４ａ、２１４ｂ、・・・（以下、導体板２１４と記載する。）、ビアランド２０８ａ、２０８ｂ、・・・（以下、ビアランド２０８と記載する。）、導体線２０６ａ、２０６ｂ、・・・（以下、導体線２０６と記載する。）を含む。ビア２０５ａ、２０５ｂ、・・・（以下、ビア２０５と記載する。）の一端は導体板２１２に接続され、他端はビアランド２０８に接続される。導体板２１４とビアランド２０８とは導体線２０６を介して接続される。導体層２０３は導体板２１３ａ、２１３ｂ、・・・（以下、導体板２１３と記載する。）で構成され、導体板２１３はビア２０５と接しないように配置される。また、導体板２１２と導体板２１３は一部がｚ軸方向において重なるように配置される。例えば、導体板２１２ａは導体板２１３ａの一部及び導体板２１３ｂの一部とｚ軸方向において重なるように配置される。ここで、ｚ軸方向において重なるとは、物理的に接触することではなく、基板をｚ軸方向へ見たときに重なっていることを意味し、ｚ軸方向において重ならないとは、基板をｚ軸方向へ見たときに重なっていないことを意味する。ビア２０７の一端は導体板２１３に接続され、他端は導体層２０１に接続される。導体層２０１と導体層２０２の間の層には誘電層２１５が設けられ、導体層２０２と導体層２０３の間の層には誘電層２１６が設けられ、導体層２０３と導体層２０４の間の層には誘電層２１７が設けられる。
【００４８】
単位構造２００ａは、誘電層２１５を挟んで対向している導体層２０１と導体板２１２ａから第１のキャパシタンス部を形成し、誘電層２１７を挟んで対向している導体板２１３ａと導体板２１４ａから第２のキャパシタンス部を形成するため、２つのキャパシタンス部を上下に重なるように形成する。導体板２１２ａは単位構造２００ｂに含まれる導体板２１３ｂとも一部がｚ軸方向において重なるように配置され、また、導体板２１３ａは単位構造２００ｃに含まれる導体板２１２ｃとも一部がｚ軸方向において重なるように配置される。即ち単位構造２００ａは単位構造２００ｂ及び単位構造２００ｃと重なり合うように配置される。
【００４９】
本実施形態のＥＢＧ構造を形成する方法は次の通りである。まず、誘電層２１６の上層に導体層２０２として導体板２１２を形成する。次に、誘電層２１６の下層に導体層２０３として導体板２１３を形成する。次に、導体層２０２の上層に誘電層２１５を積層する。次に、誘電層２１５及び誘電層２１６を貫通し、導体層２０３と接続するビア２０７を形成する。次に、誘電層２１５の上層に導体層２０１を積層する。次に、導体層２０３の下層に誘電層２１７を積層する。次に、誘電層２１６及び誘電層２１７を貫通し、導体板２１２と接続するビア２０５を形成する。最後に、誘電層２１７の下層に導体層２０４として、導体板２１４、導体線２０６、及びビアランド２０８を形成する。
【００５０】
ここで、導体板２１２、導体板２１３、導体板２１４、導体線２０６、及びビアランド２０８は、マスキング、露光、エッチング、現像等の一般的な基板の製造方法を用いて形成することができる。また、ビア２０５及びビア２０７は、誘電層２１５、誘電層２１６、及び誘電層２１７をレーザー加工等で孔開けした後、導電性材料を充填したり内壁にメッキしたりすることで形成する。内壁にメッキする場合は中心部分に誘電物質又は空気が満たされていてもよい。
【００５１】
上記ＥＢＧ構造の形成方法は一例であり、これに限るものではない。例えば、ビア２０５及びビア２０７以外の構成を上記と同様に形成した後に、導体層２０１から導体層２０４までの全層をドリル加工等で孔開けしてビア２０５及びビア２０７を形成してもよい。但し、この場合は導体層２０１とビア２０５が接続されないように、導体層２０１上のビア２０５の周囲にクリアランスを設け、導体板２１４とビア２０７が接続されないように、導体板２１４上のビア２０７の周囲にクリアランスを設ける必要がある。
【００５２】
図９は本実施形態のＥＢＧ構造の平面図を示し、図９（ａ）は図８の導体層２０４を説明するための平面図である。ビアランド２０８は複数の導体板の間に配置され、導体線２０６を介して周囲に配置された導体板と接続される。例えば、ビアランド２０８ａは４つの導体板２１４ａ、２１４ｂ、２１４ｄ、２１４ｅの間に配置され、導体板２１４ａ、２１４ｂ、２１４ｄ、２１４ｅは導体線２０６ａ、２０６ｂ、２０６ｇ、２０６ｈを介してビアランド２０８ａとそれぞれ接続される。本実施形態は実施例１と同様に、例えばビアランド２０８ａとビアランド２０８ｅの間では、インダクタンス部の一部が導体線２０６ｈ→導体板２１４e→導体線２０６ｒの電流経路で形成されるため、インダクタンス部の電流経路を長くすることで大きいインダクタンス成分Ｌを得ることができる。導体線２０６は実施例１の導体線１０５と同様の形態を取ることができ、例えば、導体線２０６ａは導体板２１４ａの一部を取り囲むように延長されてもよい。また、１つの導体線２０６ａで１つの導体板２１４ａをビアランド２０８ａと接続するのではなく、導体線２０６ａと導体線２０６ｇを１つの導体線で構成し、該導体線で導体板２１４ａ及び導体板２１４ｄをビアランド２０８ａと接続してもよい。ビアランド２０８ａの周囲に配置する導体板の数やビアランド２０８ａに接続する導体線の数を任意の数に変更してもよく、隣り合うビアランド間の電流経路が周期的になるように接続され、導体層２０４を構成する全ての導体板２１４とビアランド２０８が接続されるように導体線２０６を配置すれば、どのような形態でもよい。
【００５３】
図９（ｂ）は図８の導体層２０３を説明するための平面図である。導体板２１３はビア２０５と接しないように配置され、例えば、導体板２１３ｂはビア２０５ａ、２０５ｂ、２０５ｄ、２０５ｅの間で接しないように配置される。導体板２１３ａは、導体板２１４ａと上記第２のキャパシタンス部を形成するために２１４ａの上層において重なるように配置される。また、導体線２０６は導体板２１３とｚ軸方向において重ならないように配置される。例えば、導体線２０６ａが導体板２１３ａと重なる位置に配置された場合、導体板２１３ａに流れる電流によって導体線２０６ａに発生する磁界が打ち消され、導体線２０６ａによるインダクタンス成分Ｌを増加させる効果が弱くなる。そこで、導体線２０６ａは導体板２１３ａと重ならないように配置されることが好ましい。
【００５４】
また、大きいキャパシタンス成分Ｃを得るためには導体板２１３ａと導体板２１４ａがｚ軸方向において重なる面積を大きくする必要がある。そのため、導体板２１４ａの面積は少なくとも導体板２１３ａの面積と等しく、導体板２１４ａと導体板２１３ａがｚ軸方向において重なる面積は導体板２１３ａの面積と等しいことが好ましい。このように導体板２１３ａと導体板２１４ａを配置することで、導体線２０６ａは導体層２０４でどのように配置されても導体板２１３ａとｚ軸方向において重なることはなく、キャパシタンス成分Ｃとインダクタンス成分Ｌを効率よく発生させることができる。
【００５５】
図１０は本実施形態のＥＢＧ構造の斜視図である。前述したとおり、第１のキャパシタンス部は導体層２０１と導体板２１２ａから形成され、第２のキャパシタンス部は導体板２１３ａと導体板２１４ａから形成される。また、隣り合う単位構造間で、第１のインダクタンス部はビア２０５ａ→ビアランド２０８ａ→導体線２０６ｈ→導体板２１４ｅ→導体線２０６ｒ→ビアランド２０８ｅ→ビア２０５ｅを含む電流経路で形成され、第２のインダクタンス部はビア２０７ａ→導体層２０１→ビア２０７ｅを含む電流経路で形成される。これらキャパシタンス部とインダクタンス部がＬＣ共振回路として機能するため、バンドギャップ特性を得ることができる。
【００５６】
単位構造を重ねて配置することの効果を、図１１と図２４を用いて説明する。図２４（ａ）は従来技術のＥＢＧ構造のキャパシタンス部を説明するための図であり、図２４（ｂ）のＢ−Ｂ’間の断面図である。図２４（ｂ）は図２４（ａ）のＡ−Ａ’平面の平面図であり、従来技術でキャパシタンス部を１２個形成する場合のＥＢＧ構造を説明するための図である。キャパシタンス部２２１．１は導体層２と導体板４．０１から形成され、キャパシタンス部２２１．２は導体層２と導体板４．０２から形成され、キャパシタンス部２２１．３は導体層２と導体板４．０３から形成される。従来技術のＥＢＧ構造は、導体層２と導体板４．０１、４．０２、・・・、４．１２からキャパシタンス部が形成されるため、キャパシタンス部を１２個形成する場合、図２４（ｂ）のように同一平面上に１２個の導体板を配置する必要がある。
【００５７】
図１１（ａ）は本実施形態のＥＢＧ構造のキャパシタンス部を説明するための図であり、図１１（ｂ）のＣ−Ｃ’間の断面図である。図１１（ｂ）は図１１（ａ）の導体層２０２の平面図であり、本実施形態でキャパシタンス部を１２個形成する場合のＥＢＧ構造を説明するための図である。ただし、図１２（ｂ）の破線は図１２（ａ）の導体層２０３の導体板２１３．１、２１３．２、・・・、２１３．６を表す。キャパシタンス部２２２．１は導体層２０１と導体板２１２．１から形成され、キャパシタンス部２２２．２は導体層２０１と導体板２１２．２から形成され、キャパシタンス部２２２．３は導体板２１３．１と導体板２１４．１から形成される。本実施形態のＥＢＧ構造は、導体層２０１と導体板２１２．１、２１２．２、・・・、２１２．６から６個のキャパシタンス部が形成され、導体板２１３．１、２１３．２、・・・、２１３．６とそれぞれに誘電層を挟んで対向する導体板２１４．１、２１４．２、・・・、２１４．６から６個のキャパシタンス部が形成されるため、図１２（ｂ）のように同一平面上に６個の導体板を配置し、別の平面上に６個の導体板を配置し、各平面上の導体板がｚ軸方向において重なるようにキャパシタンス部を１２個形成できる。
【００５８】
図２４（ｂ）と図１１（ｂ）の導体板４．０１、４．０２、・・・、４．１２、導体板２１２．１、２１２．２、・・・、２１２．６、及び導体板２１３．１、２１３．２、・・・、２１３．６が同一の面積を有し、隣り合う導体板の間隔がそれぞれ等しい場合、同一平面上に導体板を配置する従来技術のＥＢＧ構造と比べ、２つの異なる平面上にそれぞれｚ軸方向において重なり合うように導体板を配置できる本実施形態のＥＢＧ構造の方が、実装面積を低減できる。
【００５９】
図１２は本実施形態の導体層２０４の平面図を示し、導体板２１４が切り欠きを有する場合について説明するための図である。図１２（ａ）は導体板２１４が辺の中央部に切り欠きを有する例である。例えば、導体板２１４ａは切り欠き２０９ａを有し、導体線２０６ａの一部は切り欠き２０９ａに配置される。切り欠き２０９ａを有することで導体板２１４ａの面積は減少するが、導体線２０６ａの幅が小さく、切り欠き２０９ａによって延長した導体線２０６ａの長さに比べて切り欠き２０９ａの幅が極めて小さいとき、切り欠き２０９ａを有することによって減少したキャパシタンス成分Ｃよりも、導体線２０６ａを延長することによって得られるインダクタンス成分Ｌの方が大きくなるため、バンドギャップ特性を低周波数化することができる。導体板２１４ａは切り欠き２０９ａを辺の中央部に有するのではなく、図１２（ｂ）のように辺の端に有しても良い。
【００６０】
本実施例では、導体層２０４は導体線２０６とビアランド２０８を含んでいるが、導体層２０４は導体線２０６とビアランド２０８の少なくとも一方を含まなくてもよい。例えば、導体層２０３と導体層２０４の間の層、又は導体層２０４より下層にビアランド２０８を配置し、ビアランド２０８と同じ層で導体線２０６を延長してもよい。また、導体層２０３と導体層２０４の間の層に導体線２０６を配置し、導体線２０６の一端はビア２０５に接続し他端は別に形成したビアを介して導体板２１４と接続してもよい。
【００６１】
本実施例では、導体層２０１は導体層２０２の上層に配置されているが、導体層２０１は導体層２０２の下層に配置されてもよい。この場合、導体層２０１はクリアランスが設けられ、ビア２０５は導体層２０１と接触しないように該クリアランス内に配置される。また、導体層２０３は導体層２０４の上層に配置されているが、導体層２０３は導体層２０４の下層に配置されてもよい。この場合、導体板２１４はクリアランスが設けられ、ビア２０７は導体板２１４と接しないように該クリアランス内に配置される。
【００６２】
本実施例は、ビア２０５の一端がビアランド２０８に接続され、ビアランド２０８が導体線２０６を介して導体板２１４に接続しているが、ビアランド２０８は必ずしも必要ではない。導体線２１４をビア２０５に直接接続してもよい。
【００６３】
導体板２１２、導体板２１３、及び導体板２１４は同じ形状でもよいが、それぞれ異なる形状や異なる面積でもよい。また、ビア２０５とビア２０７の長さは互いに等しくてもよく、異なっていてもよい。
【実施例３】
【００６４】
次に、本発明の実施例３について、図１３から図１９に基づいて説明する。ここで、実施例２と同じ構成要素には同じ番号を付与し、詳細な説明は省略する。また、基板に平行な平面をｘｙ平面、基板の厚さ方向をｚ軸方向とし、ｚ軸正方向を基板における上方向とする。
【００６５】
図１３は本発明の実施例３のＥＢＧ構造のｘｚ平面における断面図である。ここでは、単位構造３００ａと単位構造３００ｂと単位構造３００ｃの一部とを図示しており、単位構造３００ｂ及び単位構造３００ｃは単位構造３００ａと同様の構成をしているため、説明を省略する。単位構造３００ａは、導体層３０１と、導体層３０１とキャパシタンスを形成する導体層２０２と、導体層２０２にビア２０５ａを介して接続される導体層２０４と、導体層２０４とキャパシタンスを形成し導体層３０１にビア２０７ａを介して接続される導体層２０３を有する。
【００６６】
導体層３０１は導体板３１１ａ、３１１ｂ、・・・（以下、導体板３１１と記載する。）、導体線３０５ａ、３０５ｂ、・・・（以下、導体線３０５と記載する。）、ビアランド３０６ａ、３０６ｂ、・・・（以下、ビアランド３０６と記載する。）を含む。ビア２０７の一端は導体板２１３に接続され、他端はビアランド３０６に接続される。導体板３１１とビアランド３０６とは導体線３０５を介して接続される。
【００６７】
単位構造３００ａは、誘電層２１５を挟んで対向している導体板３１１ａと導体板２１２ａから第１のキャパシタンス部を形成し、誘電層２１７を挟んで対向している導体板２１３ａと導体板２１４ａから第２のキャパシタンス部を形成し、２つのキャパシタンス部を上下に重なるように形成する。導体板２１２ａは単位構造３００ｂに含まれる導体板２１３ｂとも一部が重なるように配置され、また、導体板２１３ａは単位構造３００ｃに含まれる導体板２１２ｃとも一部が重なるように配置される。即ち単位構造３００ａは単位構造３００ｂ及び単位構造３００ｃと重なり合うように配置されるため、本実施形態は実施例２と同様にＥＢＧ構造の実装面積を低減する効果が得られる。
【００６８】
本実施形態のＥＢＧ構造は実施例２と同様の手順で形成することができる。即ち、実施例２の導体層２０１を積層する工程において、導体層３０１として導体板３１１、導体線３０５、ビアランド３０６を形成することで、本実施形態のＥＢＧ構造を形成できる。ここで、導体板３１１、導体線３０５、ビアランド３０６はマスキング、露光、エッチング、現像等の一般的な基板の製造方法を用いて形成することができる。
【００６９】
図１４は本実施形態のＥＢＧ構造の平面図を示し、図１４（ａ）は図１３の導体層３０１を説明するための平面図である。ビアランド３０６は導体板３１１の間に配置され、導体線３０５を介して周囲に配置された導体板と接続される。例えば、ビアランド３０６ａは導体板３１１ａ、３１１ｃ、３１１ｇ、３１１ｈの間に配置され、導体板３１１ａ、３１１ｃ、３１１ｇ、３１１ｈは導体線３０５ａ、３０５ｂ、３０５ｇ、３０５ｈを介してビアランド３０６ａとそれぞれ接続される。本実施形態は実施例１と同様に、例えばビアランド３０６ａとビアランド３０６ｅの間ではインダクタンス部の一部が導体線３０５ｂ→導体板３１１ａ→導体線３０５ｏの電流経路に形成されるため、インダクタンス部を延長することで大きいインダクタンス成分Ｌを得ることができる。導体線３０５は導体線２０６と同様の形態を取ることができ、例えば、導体線３０５ａは導体板３１１ｃの一部を取り囲むように延長されてもよい。また、１つの導体線３０５ａで１つの導体板３１１ｃをビアランド３０６ａと接続するのではなく、例えば、導体線３０５ａと導体線３０５ｇを１つの導体線で構成し、該導体線で導体板３１１ｃ及び導体板３１１ｇをビアランド３０６ａと接続してもよい。導体板２１４ａと同様に、導体板３１１ａは一部に切り欠きを有してもよい。ビアランド３０６ａの周囲に配置する導体板の数やビアランド３０６ａに接続する導体線の数を任意の数に変更してもよく、隣り合うビアランド間の電流経路が周期的になるように接続され、導体層３０１を構成する全ての導体板３１１とビアランド３０６が接続されるように導体線３０５を配置すればどのような形態でもよい。
【００７０】
図１４（ｂ）は図１３の導体層２０２を説明するための平面図である。導体板２１２はビア２０７と接しないように配置される。例えば、導体板２１２ａはビア２０７ａ、２０７ｂ、２０７ｄ、２０７ｅの間で接しないように配置される。導体板２１２ａは、導体板３１１ａと上記第１のキャパシタンス部を形成するために３１１ａの下層において重なるように配置される。また、導体線３０５は導体板２１２と重ならないように配置される。例えば、導体線３０５ａが導体板２１２ｃとｚ軸方向において重なる位置に配置された場合、導体板２１２ｃに流れる電流によって導体線３０５ａに発生する磁界が打ち消され、導体線３０５ａによるインダクタンス成分Ｌを増加させる効果が弱くなる。そこで、導体線３０５ａは導体板２１２ｃとｚ軸方向において重ならないように配置されることが好ましい。
【００７１】
また、大きいキャパシタンス成分Ｃを得るためには導体板３１１ａと導体板２１２ａがｚ軸方向へ重なる面積を大きくする必要がある。そのため、導体板３１１ａの面積は少なくとも導体板２１２ａの面積と等しく、導体板３１１ａと導体板２１２ａがｚ軸方向において重なる面積は導体板２１２ａの面積と等しいことが好ましい。このように導体板３１１ａと導体板２１２ａを配置することで、導体線３０５ｂは導体層２０４でどのように配置されても導体板２１２ａと重なることはなく、キャパシタンス成分Ｃとインダクタンス成分Ｌを効率よく発生させることができる。
【００７２】
図１５は本実施形態のＥＢＧ構造の斜視図である。前述したとおり、第１のキャパシタンス部は導体板３１１ａと導体板２１２ａから形成され、第２のキャパシタンス部は導体板２１３ａと導体板２１４ａから形成される。また、隣り合う単位構造間で、第１のインダクタンス部はビア２０５ａ→導体線２０６ｈ→導体板２１４ｅ→導体線２０６ｒ→ビア２０５ｅを含む電流経路で形成される。ここで、ビア２０５ａが接続されているビアランド及びビア２０５ｅが接続されているビアランドは省略している。第２のインダクタンス部はビア２０７ａ→ビアランド３０６ａ→導体線３０５ｂ→導体板３１１ａ→導体線３０５ｏ→ビアランド３０６ｅ→ビア２０７ｅを含む電流経路で形成される。これらキャパシタンス部とインダクタンス部がＬＣ共振回路として機能するため、バンドギャップ特性を得ることができる。本実施形態は導体層３０１を複数の導体板３１１で構成しているため、実施例２と比較して第２のキャパシタンス部から得られるキャパシタンス成分Ｃは小さくなる。しかし、キャパシタンス成分Ｃの減少分以上のインダクタンス成分Ｌを、導体板３１１ａと導体線３０５ｂ、３０５ｏを含む第２のインダクタンス部から得られるため、バンドギャップ特性を低周波数化することができる。
【００７３】
図１６は本実施形態のＥＢＧ構造と特性を比較するためのＥＢＧ構造の断面図である。本実施形態の導体層３０１を実施例２の導体層２０１とし、本実施形態の導体層２０４を導体層２０１と同様の導体層３０７とした構成をとる。図１６のＥＢＧ構造は、導体層２０１と導体板２１２ａを含む第１のキャパシタンス部と、導体板２１３ａと導体層３０７を含む第２のキャパシタンス部とを有し、これら２つのキャパシタンス部を上下に重なるように配置される点は本実施形態と同様である。しかし、図１６のＥＢＧ構造の第１及び第２のインダクタンス部は導体線を含まず、これらインダクタンス部の電流経路を長くすることができない点が本実施形態と異なる。
【００７４】
図１７は本実施形態のＥＢＧ構造と図１６で示したＥＢＧ構造の特性を比較するための図である。図１７（ａ）は本実施形態のＥＢＧ構造の特性を解析したシミュレーション結果を示すグラフであり、図１７（ｂ）は図１６で示したＥＢＧ構造の特性を解析したシミュレーション結果を示すグラフである。ここで、Ｘ軸は周波数（ＧＨｚ）、Ｙ軸は減衰量（ｄＢ）を表す。減衰量の絶対値が４０ｄＢ以上となる周波数の範囲をバンドギャップの範囲とし、図１７でバンドギャップの下限周波数を確認すると、図１７（ａ）の下限周波数３２１は１．０ＧＨｚ、図１７（ｂ）の下限周波数３２２は１．２ＧＨｚとなり、本実施形態のＥＢＧ構造の方が低周波数のバンドギャップ特性を得られることを確認できる。即ち、導体層３０１及び導体層２０４を複数の導体板及び導体線で構成することによって、第１のインダクタンス部及び第２のインダクタンス部から大きいインダクタンス成分を得ることで、低周波数帯域のバンドギャップ特性を得られることを確認することができる。
【００７５】
図１８は本発明の好適な実施形態のＥＢＧ構造と特性を比較するためのＥＢＧ構造の断面図であり、例えば、導体線２０６ａが導体板２１３ａと重なるように配置され、導体線３０５ｂが導体板２１２ａと重なるように配置されている。図１３の本発明の好適な実施例と比べて、導体線２０６ａ及び導体線３０５ｂを長くしているが、前述したように、導体線２０６ａが導体板２１３ａとｚ軸方向において重なっているためインダクタンス成分Ｌを増加させる効果が弱くなる。同様に導体線３０５ｂによるインダクタンス成分Ｌを増加させる効果も弱くなる。また、導体板２１４ａ及び導体板３１１ａの面積が小さくなることでキャパシタンス成分Ｃも小さくなるため、図１８に示す構造は低周波数帯域のバンドギャップ周波数を得るためには好ましくない。
【００７６】
図１９は本実施形態の好適な実施形態のＥＢＧ構造と、好ましくない形態のＥＢＧ構造の特性を比較するための図である。図１９（ａ）は本発明の好適な実施形態の特性を解析したシミュレーション結果を示すグラフであり、図１９（ｂ）は図１８で示したＥＢＧ構造の特性を解析したシミュレーション結果を示すグラフである。ここで、Ｘ軸は周波数（ＧＨｚ）、Ｙ軸は減衰量（ｄＢ）を表す。減衰量の絶対値が４０ｄＢ以上となる周波数の範囲をバンドギャップの範囲とし、図１９よりバンドギャップ特性が現れる下限周波数を確認すると、図１９（ａ）の下限周波数３２３は１．０ＧＨｚ、図１９（ｂ）の下限周波数３２４は３．１ＧＨｚとなる。図１８に示したＥＢＧ構造でもバンドギャップ特性が現れるが、高周波数帯域のバンドギャップ特性となる。低周波数帯域のバンドギャップ特性を得るためには、導体板２１４ａ及び導体板３１１ａの面積を大きくし、導体線２０６ａと導体板２１３ａ及び導体線３０５ｂと導体板２１２ａがそれぞれｚ軸方向において重ならないことが好ましいことを確認できる。
【００７７】
本実施例では、導体層３０１は導体線３０５とビアランド３０６を含んでいるが、導体層３０１は導体線３０５とビアランド３０６の少なくとも一方を含まなくてもよい。例えば、導体層３０１と導体層２０２の間の層、又は導体層３０１より上層にビアランド３０６を配置し、ビアランド３０６と同じ層で導体線３０５を延長してもよい。また、導体層３０１と２０２の間の層に導体線３０５を配置し、導体線３０５の一端はビア２０７に接続し他端は別に形成したビアを介して導体板３１１と接続してもよい。
【００７８】
本実施例では、導体層３０１は導体層２０２の上層に配置されているが、導体層３０１は導体層２０２の下層に配置されてもよい。この場合、導体板３１１はクリアランスが設けられ、ビア２０５は導体板３１１と接触しないように該クリアランス内に配置される。
【００７９】
本実施例は、ビア２０７の一端がビアランド３０６に接続され、ビアランド３０６が導体線３０５を介して導体板３１１に接続しているが、ビアランド３０６は必ずしも必要ではない。導体線３０６をビア２０７に直接接続してもよい。
【００８０】
導体板２１２、導体板２１３、導体板２１４、及び導体板３１１は同じ形状でもよいが、それぞれ異なる形状や異なる面積でもよい。また、導体線２０６と導体線３０５は異なる形状や異なる長さでもよい。
【実施例４】
【００８１】
本発明の実施例４について、図２０及び図２１に基づいて説明する。図２０は本発明の実施例１から実施例３の何れかに記載したＥＢＧ構造を形成した基板の断面図である。主基板４０１は各種電子機器を構成する基板である。ＬＳＩ等の電子回路４０２は主基板４０１に接続部４０３を介して接続される。主基板４０１は電子回路４０２の周囲のＥＢＧ領域４０４にＥＢＧ構造が周期的に形成される。主基板４０１上を伝播するノイズ４０５はＥＢＧ領域４０４を通過することで抑制されるため、ノイズの影響による電子回路４０２の誤作動を防ぐことができる。
【００８２】
図２１は本発明の実施例１から実施例３の何れかに記載したＥＢＧ構造を形成したパッケージ基板及び該パッケージ基板を実装した主基板の断面図である。電子回路４０２はパッケージ基板４０６上に配置され、電子回路４０２の周囲のＥＢＧ領域４０４にＥＢＧ構造が周期的に形成される。パッケージ基板４０６は接続部４０３によって主基板４０１に接続される。本発明は主基板やパッケージ基板に限らず、他の様々な基板に適用できる。
【００８３】
ここで、図２０及び図２１のＥＢＧ領域４０４は電子回路４０２の全周囲にわたる必要は無く、ノイズの伝播経路を遮断できる電子回路の周囲の一部でも良い。ＥＢＧ構造の単位構造の数に決まった数はなく、適宜変更してもよい。
【００８４】
上述した本発明の実施形態を構成する導体層、導体板、及び導体線は、例えば銅、パラジウム、アルミニウム、白金、クロムなどの金属材料で形成されるが、金属以外の導体でもよく、導電性の樹脂などでもよい。ここで、導体層は該導電材料等で構成された金属板や金属箔を誘電層上に積層することで構成される。また、導体板は正方形として示しているが、これに限るものではなく、多角形や円形、線形など、任意の形状の導体パターンで構成される。さらに、導体線はビアと導体板を種々の形態で接続する接続パターンであり、誘電体上に印刷された金属箔や、半田付けされた導線で構成される。ただし、導体線は線状である必要は無く、多角形の金属板等で構成されてもよい。
【００８５】
本発明のＥＢＧ構造及び基板は、上述した各実施形態の構成が上下逆の構成であっても同様の効果を奏し、上下逆の構成も権利範囲に含まれる。また、本発明は上述した各実施形態に限定されるものではなく請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８６】
本発明によれば、小型化可能であるＥＢＧ構造で低周波数帯域のバンドギャップ特性を得ることができるため、ノイズが発生するあらゆる電子機器及び基板に利用することができる。
【符号の説明】
【００８７】
１００ａ、２００ａ、３００ａ 単位構造
１０１、２０１、３０１ 導体層（第３導体層）
１０２、２０２ 導体層（第１導体層）
２０３ 導体層（第４導体層）
１０３、２０４ 導体層（第２導体層）
３１１ａ 導体板（第２導体パターン）
１１２ａ、２１２ａ 導体板（第１導体層を構成する導体パターン）
２１３ａ 導体板（第４導体層を構成する導体パターン）
１１３ａ、２１４ａ 導体板（第１導体パターン）
１０４ａ、２０５ａ、 ビア（第１ビア）
２０７ａ ビア（第２ビア）
１０５ａ、２０６ａ 導体線（第１接続パターン）
３０５ａ 導体線（第２接続パターン）
１０６ａ、２０８ａ、３０６ａ ビアランド
２０９ａ 切り欠き
４０１ 主基板
４０２ 電子回路
４０３ 接続部
４０４ ＥＢＧ領域
４０５ ノイズ
４０６ パッケージ基板
【技術分野】
【０００１】
本発明は、基板上のノイズ伝播を抑制するＥＢＧ構造、及びそれを備える基板に関する。
【背景技術】
【０００２】
近年、映像信号を受信するアンテナやチューナーを内蔵した電子機器及び移動体通信機器は、設置、持ち運びの利便性から小型化への研究開発が進められている。これらの電子機器には、多種多様な機能を実現するためにアナログ回路やデジタル回路など複数の電子回路が同一の基板上に搭載されている。この基板上の複数の電子回路は互いに異なった動作周波数を有し、複数の電子回路から生じる不要電磁放射による電子回路間の電磁干渉が発生する。電磁干渉は信号入力部にノイズとして伝播し、受信周波数帯域の信号受信を妨害するため、ノイズ伝播を抑制する対策が必要となっている。
【０００３】
そこで、不要電磁放射に関連するノイズ対策手法の１つとして、電磁バンドギャップ構造（ＥＢＧ：Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｂａｎｄ Ｇａｐ 以下、「ＥＢＧ構造」と記載する。）による対策が注目を集めている。ＥＢＧ構造を用いることで、ノイズとして伝播する特定周波数の電磁波や電流を抑制する特性（バンドギャップ特性）が得られるため、主基板やＩＣパッケージ基板における不要ノイズ抑制フィルタとしての応用が期待されている。
【０００４】
図２２は従来技術のＥＢＧ構造の断面図である。ここでは、単位構造１ａ、２ａ、３ａを図示し、単位構造２ａ及び単位構造３ａは単位構造１ａと同様の構成をしているため説明を省略する。単位構造１ａは、導体層２と、導体層２に平行する導体層３と、導体層２とキャパシタンス成分Ｃを形成する導体板４ａと、導体板４ａと導体層３を接続するビア５ａを有する。単位構造を１次元又は２次元的に配置することで、隣り合う２つの単位構造１ａ、１ｂ間において、ビア５ａ→導体層３→ビア５ｂを含む電流経路でインダクタンス成分Ｌが形成される。これらインダクタンス成分Ｌ及びキャパシタンス成分ＣからＬＣ共振回路が形成され、共振周波数近傍でバンドギャップが生じる。即ち、インダクタンス成分Ｌとキャパシタンス成分Ｃを制御することにより所望の周波数のノイズ伝播を抑制することが可能となる。近年のデジタル機器に必要な低周波数帯域でのバンドギャップ特性を得るためには、インダクタンス成分Ｌとキャパシタンス成分Ｃを大きくする必要があることが知られている。また、インダクタンス成分Ｌを大きくするためには、インダクタンス成分Ｌを形成する経路を長くすることが知られており、キャパシタンス成分Ｃを大きくするためには、キャパシタンス成分Ｃを形成する導体板の面積を大きくすることが知られている。
【０００５】
例えば特許文献１には、導体層にホールを形成し、ビアの一端を前記ホールに配置し、金属線により該導体層と該ビアを接続することで、インダクタンスの電流経路を長くすることによりインダクタンス成分Ｌを大きくする技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−４７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１は金属線をホール内で延長しているため、延長できる長さに制限があり、低周波数帯域（１００ＭＨｚ〜１ＧＨｚ）のバンドギャップ特性を得るためには、従来技術と同様に、インダクタンス成分Ｌを大きくするためにビア同士の間隔を広げたりする必要があり、その結果ＥＢＧ構造が大型化してしまう。
【０００８】
本発明は上記の課題を解決するためになされたものであり、その目的は、低周波数帯域のバンドギャップ特性を得ることが可能であり、小型化可能であるＥＢＧ構造及び基板を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係るＥＢＧ構造は、第１導体層と、前記第１導体層に第１ビアを介して接続される第２導体層と、を有し、前記第２導体層は複数の第１導体パターンから構成され、前記第１導体パターンと前記第１ビアとは第１接続パターンを介して接続されることを特徴としている。
【００１０】
上記構成によれば、第１導体層を含むキャパシタンス部と第２導体層を含むインダクタンス部とを有することでバンドギャップ特性が得られ、該第２導体層を複数の第１導体パターンで構成し、該第１導体パターンと第１ビアとを第１接続パターンで接続することにより、該インダクタンス部の電流経路を長くすることで大きいインダクタンス成分Ｌを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００１１】
本発明に係るＥＢＧ構造は、前記第１導体層とキャパシタンスを形成する第３導体層を有することが好ましい。
【００１２】
上記構成によれば、第１導体層と誘電層を挟んで対向する第３導体層を有することで、大きいキャパシタンス成分Ｃを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００１３】
本発明に係るＥＢＧ構造は、前記第２導体層とキャパシタンスを形成する第４導体層を有し、前記第４導体層と前記第３導体層とが第２ビアを介して接続されることが好ましい。
【００１４】
上記構成によれば、第１導体層と第３導体層から形成される第１のキャパシタンス部と、第２導体層と第４導体層から形成される第２のキャパシタンス部とを有するため、ＥＢＧ構造の実装面積を低減する効果を奏する。
【００１５】
前記第３導体層は複数の第２導体パターンから構成され、前記第２導体パターンと前記第２ビアとは第２接続パターンを介して接続されることが好ましい。
【００１６】
上記構成によれば、第１導体パターンと第１接続パターンを含む第１のインダクタンス部と、第２導体パターンと第２接続パターンを含む第２のインダクタンス部を有し、２つのインダクタンス部から大きいインダクタンス成分Ｌを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００１７】
前記第１接続パターンは、少なくとも１つの前記第１導体パターンの一部を取り囲むことが好ましい。
【００１８】
上記構成によれば、第１接続パターンを第１導体パターンの一部を取り囲むように延長して配置することで、大きいインダクタンス成分Ｌを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００１９】
前記第１導体パターンは切り欠きを有し、前記第１接続パターンの一部は前記切り欠きに配置されることが好ましい。
【００２０】
上記構成によれば、第１導体パターンは切り欠きを有し、該切り欠きを利用して第１接続パターンを延長することで、大きいインダクタンス成分Ｌを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００２１】
前記第１導体層を構成する複数の導体パターンと前記第４導体層を構成する複数の導体パターンとは一部が厚さ方向において重なるように配置されることが好ましい。
【００２２】
上記構成によれば、第１導体層を構成する導体パターンと第２導体パターンとから形成される第１のキャパシタンス部と、第４導体層を構成する導体パターンと第１導体パターンとから形成される第２のキャパシタンス部が、厚さ方向において重なるように配置されるため、ＥＢＧ構造の実装面積を低減する効果を奏する。
【００２３】
前記第１接続パターンは前記第４導体層を構成する複数の導体パターンと厚さ方向において重ならないように配置されることが好ましい。
【００２４】
上記構成によれば、第１接続パターンに発生する磁界が第４導体層を構成する導体パターンに流れる電流によって減衰されることを防止することで、大きいインダクタンス成分Ｌを得ることができるため、バンドギャップ特性を低周波数化する効果を奏する。
【００２５】
前記第４導体層を構成する複数の導体パターンのうちの１つと前記複数の第１導体パターンのうちの１つとが厚さ方向において重なる面積は、前記第４導体層を構成する複数の導体パターンのうちの１つの面積と等しいことが好ましい。
【００２６】
上記構成によれば、第１導体パターンと第４導体層を構成する導体パターンとが厚さ方向において重なる面積を大きくすることで、大きいキャパシタンス成分Ｃを得ることができ、バンドギャップ特性を低周波数化する効果を奏する。
【００２７】
本発明に係る基板は、上述したＥＢＧ構造を少なくとも電子回路の周囲の一部に周期的に配置することが好ましい。
【００２８】
上記構成によれば、ノイズ伝播経路にＥＢＧ構造を配置することでノイズの影響による電子回路の誤動作を防止することができる。
【発明の効果】
【００２９】
本発明によれば、低周波数帯域のバンドギャップ特性を得ることが可能であり、小型化可能であるＥＢＧ構造、及びそれを用いた基板を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例１を説明するためのＥＢＧ構造の単位構造の斜視図である。
【図２】本発明の実施例１を説明するためのＥＢＧ構造の断面図である。
【図３】本発明の実施例１を説明するためのＥＢＧ構造の平面図である。
【図４】導体線の他の例を説明するためのＥＢＧ構造の平面図である。
【図５】本発明の実施例１のインダクタンス部を説明するための説明図である。
【図６】導体層１０３の他の例を説明するためのＥＢＧ構造の平面図である。
【図７】本発明の実施例１のＥＢＧ構造の特性を解析したシミュレーション結果である。
【図８】本発明の実施例２を説明するためのＥＢＧ構造の断面図である。
【図９】本発明の実施例２を説明するためのＥＢＧ構造の平面図である。
【図１０】本発明の実施例２を説明するためのＥＢＧ構造の斜視図である。
【図１１】本発明の実施例２のキャパシタンス部を説明するための説明図である。（ａ）は実施例２のＥＢＧ構造の断面図であり、（ｂ）は実施例２のＥＢＧ構造の平面図である。
【図１２】導体板２１４が切り欠きを有する形態を説明するためのＥＢＧ構造の平面図である。
【図１３】本発明の実施例３を説明するためのＥＢＧ構造の断面図である。
【図１４】本発明の実施例３を説明するためのＥＢＧ構造の平面図である。
【図１５】本発明の実施例３を説明するためのＥＢＧ構造の斜視図である。
【図１６】本発明の実施例３のＥＢＧ構造と特性を比較するためのＥＢＧ構造の断面図である。
【図１７】本発明の実施例３のＥＢＧ構造の特性を確認するためのシミュレーション結果である。（ａ）は実施例３のＥＢＧ構造の特性を解析したシミュレーション結果であり、（ｂ）は図１６のＥＢＧ構造の特性を解析したシミュレーション結果である。
【図１８】本発明の実施例３の好適なＥＢＧ構造との比較を行うためのＥＢＧ構造の断面図である。
【図１９】本発明の実施例３の好適なＥＢＧ構造の特性を確認するためのシミュレーション結果である。（ａ）は実施例３の好適なＥＢＧ構造の特性を解析したシミュレーション結果であり、（ｂ）は図１８のＥＢＧ構造の特性を解析したシミュレーション結果である。
【図２０】本発明の実施例４を説明するための主基板の断面図である。
【図２１】本発明の実施例４を説明するためのパッケージ基板及び主基板の断面図である。
【図２２】従来技術のＥＢＧ構造の断面図である。
【図２３】従来技術のＥＢＧ構造のインダクタンス部を説明するための説明図である。
【図２４】従来技術のＥＢＧ構造のキャパシタンス部を説明するための説明図である。（ａ）は従来技術のＥＢＧ構造の断面図であり、（ｂ）は従来技術のＥＢＧ構造の平面図である。
【図２５】従来技術のＥＢＧ構造の特性を解析したシミュレーション結果である。
【発明を実施するための形態】
【実施例１】
【００３１】
以下、本発明の実施例１について図１から図７に基づいて説明する。図１は本実施形態のＥＢＧ構造の単位構造の斜視図である。単位構造１００ａは、導体層１０１と、導体層１０１とキャパシタンスを形成する導体層１０２と、導体層１０２にビア１０４ａを介して接続される導体層１０３を有する。ここで、導体層１０３は導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄから構成され、導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄとビア１０４ａとは導体線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを介してそれぞれ接続されている。本実施形態のＥＢＧ構造は単位構造１００ａと同様の構成をした単位構造が１次元又は２次元的に配置される。ここで、基板に平行な平面をｘｙ平面とし、基板の厚さ方向、即ちｘｙ平面に垂直な方向をｚ軸方向とし、ｚ軸正方向を基板における上方向とする。また、ここではｘ軸と平行な直線上に導体線１０５ａ及び導体線１０５ｃを配置し、ｙ軸と平行な直線上に導体線１０５ｂ及び導体線１０５ｄを配置している。
【００３２】
図２は本実施形態のＥＢＧ構造をｘｚ平面で切断した場合の断面図である。ここでは、図１の単位構造１００ａを含む、単位構造１００ａ、１００ｂ、１００ｃを図示しており、単位構造１００ｂ及び単位構造１００ｃは単位構造１００ａと同様の構成をしているため説明を省略する。導体層１０２は導体板１１２ａ、１１２ｂ、・・・（以下、導体板１１２と記載する。）で構成され、導体層１０３は導体板１１３ａ、１１３ｂ、・・・（以下、導体板１１３と記載する。）の他に、導体線１０５ａ、１０５ｂ、・・・（以下、導体線１０５と記載する。）、ビアランド１０６ａ、１０６ｂ、・・・（以下、ビアランド１０６と記載する。）を含む。ビア１０４ａ、１０４ｂ、・・・（以下、ビア１０４と記載する。）の一端は導体板１１２に接続され、他端はビアランド１０６に接続される。導体線１０５はビアランド１０６と導体板１１３を接続する。導体層１０１及び導体層１０２の間の層には誘電層１１４が設けられ、導体層１０２と導体層１０３の間の層には誘電層１１５が設けられる。キャパシタンス部は誘電層１１４を挟んで対向している導体層１０１と導体板１１２で形成される。
【００３３】
本実施形態のＥＢＧ構造を形成する方法は次の通りである。まず、誘電層１１５の上層に導体層１０２として導体板１１２を形成する。次に、誘電層１１５を貫通し、導体板１１２と接続するビア１０４を形成する。次に、誘電層１１５の下層に導体層１０３として、導体板１１３、導体線１０５、及びビアランド１０６を形成する。最後に、導体層１０２の上層に誘電層１１４及び導体層１０１を積層する。
【００３４】
ここで、導体板１１２、導体板１１３、導体線１０５、及びビアランド１０６は、マスキング、露光、エッチング、現像等の一般的な基板の製造方法を用いて形成することができる。また、ビア１０４は、誘電層１１５をレーザー加工等で孔開けした後、導電性材料を充填したり内壁にメッキしたりすることで形成する。内壁にメッキする場合は中心部分に誘電物質又は空気が満たされていてもよい。
【００３５】
上記ＥＢＧ構造の形成方法は一例であり、これに限るものではない。例えば、ビア１０４以外の構成を上記と同様に形成した後に、導体層１０１から導体層１０３までの全層をドリル加工等で孔開けしてビア１０４を形成してもよい。但し、この場合は導体層１０１とビア１０４が接続されないように、導体層１０１上のビア１０４の周囲にクリアランスを設ける必要がある。
【００３６】
図３は本実施形態の導体層１０３を説明するためのＥＢＧ構造の平面図である。ビアランド１０６は複数の導体板の間に配置され、導体線１０５を介して周囲に配置された導体板と接続される。例えば、ビアランド１０６ａは導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄの間に配置され、導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄは導体線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを介してビアランド１０６ａとそれぞれ接続される。導体線１０５は図３のような直線でもよいが、曲線や折れ線でもよい。例えば、図４（ａ）のように導体線１０５ａを導体板１１３ａの１つの辺に沿って延長してから接続してもよく、図４（ｂ）のように導体線１０５ａで導体板１１３ａの１つの辺を取り囲み、導体板１１３ａの他の辺に導体線１０５ａを接続してもよい。導体線１０５ａが導体板１１３ａを１周以上周回してもよい。他の導体線１０５ｂ、１０５ｃ、・・・についても同様である。また、１つの導体線１０５ａで１つの導体板１１３ａをビアランド１０６ａと接続するのではなく、例えば、導体線１０５ａと導体線１０５ｂを１つの導体線で構成し、該導体線で導体板１１３ａ及び導体板１１３ｂをビアランド１０６ａと接続してもよい。
【００３７】
図５と図２３を用いて本実施形態のＥＢＧ構造のインダクタンス部と従来技術のＥＢＧ構造のインダクタンス部との比較を行う。図５は本実施形態のインダクタンス部を説明するためのＥＢＧ構造の平面図である。本実施形態のＥＢＧ構造はビア１０４ａの一端がビアランド１０６ａに接続され、ビア１０４ｄの一端がビアランド１０６ｄに接続され、インダクタンス部はビア１０４ａ→ビアランド１０６ａ→導体線１０５ａ→導体板１１３ａ→導体線１０５ｍ→ビアランド１０６ｄ→ビア１０４ｄを含む電流経路で形成される。該インダクタンス部と上述したキャパシタンス部により、本実施形態のＥＢＧ構造はＬＣ共振回路として機能し、バンドギャップ特性が得られる。また、本実施形態のＥＢＧ構造のインダクタンス部の一部は領域１２１に形成される。
【００３８】
図２３は従来技術のインダクタンス部を説明するためのＥＢＧ構造の平面図である
従来技術のＥＢＧ構造は、導体層３にビア５ａ及びビア５ｂの一端が接続され、インダクタンス部はビア５ａ→導体層３→ビア５ｂを含む電流経路で形成される。即ち、従来技術のＥＢＧ構造のインダクタンス部の一部は領域１２２に形成され、領域１２２の長さは隣り合う２つのビア５ａ及びビア５ｂの最短距離となる。図５のように、領域１２１の長さは隣り合う２つのビアランド１０６ａ及び１０６ｄの最短距離よりも大きくできるため、本実施形態のビア１０４ａ及びビア１０４ｄの長さと従来技術のビア５ａ及びビア５ｂの長さが等しく、ビア１０４ａ及びビア１０４ｄの間隔とビア５ａ及びビア５ｄの間隔が等しい場合は、従来技術と比べて本実施形態の方がインダクタンス部の電流経路を長くできる。また、本実施形態は導体線１０５ａ及び導体線１０５ｍの長さを延長することによって、さらにインダクタンス部の電流経路を長くすることもできるため、大きいインダクタンス成分Ｌを得ることにより、低周波数帯域のバンドギャップ特性を得ることができる。
【００３９】
図６は本実施形態の導体層１０３の別の例を説明するための図である。例えば、ビアランド１０６ａの周囲に配置された全ての導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄを、導体線１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを用いてビアランド１０６ａに接続しなくてもよい。即ち、図６（ａ）のように、導体板１１３ａ、１１３ｂ、１１３ｄは導体線１０５ａ、１０５ｂ、１０５ｄを介してビアランド１０６ａに接続され、導体線１０５ｃは無くてもよい。ただし、導体板１１３ｃは導体線１０５ｒ、ビアランド１０６ｅ、導体線１０５ｏ、導体板１１３ｂ、及び導体線１０５ｂを介してビアランド１０６ａと接続している。また、ビアランド１０６ａが４つの導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄの間に配置されていなくてもよい。ここまでは単位構造が２次元的に配置された例であったが、例えば図６（ｂ）のように、単位構造が１次元的に配置され、ビアランド１０６ａは２つの導体板１１３ａと１１３ｄの間に配置されてもよい。導体層１０３を構成する導体板１１３、導体線１０５、及びビアランド１０６の形態はこれに限ったものではない。ビアランド１０６ａを２つの導体板と導体線で接続すれば、単位構造を１次元的に配置することができ、ビアランド１０６ａを３つ以上の導体板と導体線で接続すれば、単位構造を２次元的に配置することができる。ビアランド１０６ａの周囲に配置された導体板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄ以外の導体板とビアランド１０６ａを導体線で接続してもよく、隣り合うビアランド間の電流経路が周期的になるように接続され、導体層１０３を構成する全ての導体板１１３とビアランド１０６が接続されるように導体線１０５を配置すれば、どのような形態でもよい。
【００４０】
図７及び図２５を用いて、本実施形態のＥＢＧ構造と従来技術のＥＢＧ構造とで特性の比較を行う。図７は本実施形態のＥＢＧ構造の特性を解析したシミュレーション結果を示すグラフであり、図２５は従来技術のＥＢＧ構造の特性を解析したシミュレーション結果を示すグラフである。ここで、Ｘ軸は周波数（ＧＨｚ）、Ｙ軸は減衰量（ｄＢ）を表す。減衰量の絶対値が４０ｄＢ以上となる周波数の範囲をバンドギャップの範囲とし、バンドギャップの下限周波数を確認すると、図７の下限周波数１２３は１．０ＧＨｚ、図２５の下限周波数１２４は１．２ＧＨｚとなり、本実施形態のＥＢＧ構造の方が低周波数のバンドギャップ特性を得られることを確認できる。即ち、本実施形態は、導体層１０３を導体板１１３と導体線１０５で構成することによって、大きいインダクタンス成分Ｌが得られるため、低周波数帯域のバンドギャップ特性を得られることを確認できる。
【００４１】
本実施例では、導体層１０３は導体線１０５とビアランド１０６を含んでいるが、導体層１０３は導体線１０５とビアランド１０６の少なくとも一方を含まなくてもよい。例えば、ビアランド１０６を導体層１０２と導体層１０３の間の層、又は導体層１０３より下層に配置し、ビアランド１０６と同じ層で導体線１０５を延長してもよい。また、導体層１０２と導体層１０３の間の層に導体線１０５を配置し、導体線１０５の一端はビア１０４に接続し他端は別に形成したビアを介して導体板１１３と接続してもよい。
【００４２】
本実施例では、導体層１０１は導体層１０２の上層に配置されているが、導体層１０１は導体層１０２の下層に配置されてもよい。この場合、導体層１０１はクリアランスが設けられ、ビア１０４は導体層１０１と接触しないように該クリアランス内に配置される。
【００４３】
本実施例は、ビア１０４の一端がビアランド１０６に接続され、ビアランド１０６が導体線１０５を介して導体板１１３に接続しているが、ビアランド１０６は必ずしも必要ではない。導体線１０５をビア１０４に直接接続してもよい。
【００４４】
本実施例は、導体層１０１、導体層１０２、及び導体層１０３の３層を有するが、導体層１０１は必ずしも必要ではない。導体層１０１が無い場合、キャパシタンス部は導体板１１２において隣り合う２つの導体板の間で形成される。
【実施例２】
【００４５】
次に、本発明の実施例２について、図８〜図１２に基づいて説明する。ここで、基板に平行な平面をｘｙ平面とする、また、基板の厚さ方向をｚ軸方向とし、ｚ軸正方向を基板における上方向とする。
【００４６】
図８は本実施形態のＥＢＧ構造のｘｚ平面における断面図である。ここでは、単位構造２００ａ、単位構造２００ｂ、及び単位構造２００ｃの一部を図示しており、単位構造２００ｂ及び単位構造２００ｃは単位構造２００ａと同様の構成をしているため、説明を省略する。単位構造２００ａは、導体層２０１と、導体層２０１とキャパシタンスを形成する導体層２０２と、導体層２０２にビア２０５ａを介して接続される導体層２０４と、導体層２０４とキャパシタンスを形成し導体層２０１にビア２０７ａを介して接続される導体層２０３を有する。
【００４７】
導体層２０２は導体板２１２ａ、２１２ｂ、・・・（以下、導体板２１２と記載する。）で構成され、導体板２１２はビア２０７ａ、２０７ｂ、・・・（以下、ビア２０７と記載する。）と接しないように配置される。導体層２０４は導体板２１４ａ、２１４ｂ、・・・（以下、導体板２１４と記載する。）、ビアランド２０８ａ、２０８ｂ、・・・（以下、ビアランド２０８と記載する。）、導体線２０６ａ、２０６ｂ、・・・（以下、導体線２０６と記載する。）を含む。ビア２０５ａ、２０５ｂ、・・・（以下、ビア２０５と記載する。）の一端は導体板２１２に接続され、他端はビアランド２０８に接続される。導体板２１４とビアランド２０８とは導体線２０６を介して接続される。導体層２０３は導体板２１３ａ、２１３ｂ、・・・（以下、導体板２１３と記載する。）で構成され、導体板２１３はビア２０５と接しないように配置される。また、導体板２１２と導体板２１３は一部がｚ軸方向において重なるように配置される。例えば、導体板２１２ａは導体板２１３ａの一部及び導体板２１３ｂの一部とｚ軸方向において重なるように配置される。ここで、ｚ軸方向において重なるとは、物理的に接触することではなく、基板をｚ軸方向へ見たときに重なっていることを意味し、ｚ軸方向において重ならないとは、基板をｚ軸方向へ見たときに重なっていないことを意味する。ビア２０７の一端は導体板２１３に接続され、他端は導体層２０１に接続される。導体層２０１と導体層２０２の間の層には誘電層２１５が設けられ、導体層２０２と導体層２０３の間の層には誘電層２１６が設けられ、導体層２０３と導体層２０４の間の層には誘電層２１７が設けられる。
【００４８】
単位構造２００ａは、誘電層２１５を挟んで対向している導体層２０１と導体板２１２ａから第１のキャパシタンス部を形成し、誘電層２１７を挟んで対向している導体板２１３ａと導体板２１４ａから第２のキャパシタンス部を形成するため、２つのキャパシタンス部を上下に重なるように形成する。導体板２１２ａは単位構造２００ｂに含まれる導体板２１３ｂとも一部がｚ軸方向において重なるように配置され、また、導体板２１３ａは単位構造２００ｃに含まれる導体板２１２ｃとも一部がｚ軸方向において重なるように配置される。即ち単位構造２００ａは単位構造２００ｂ及び単位構造２００ｃと重なり合うように配置される。
【００４９】
本実施形態のＥＢＧ構造を形成する方法は次の通りである。まず、誘電層２１６の上層に導体層２０２として導体板２１２を形成する。次に、誘電層２１６の下層に導体層２０３として導体板２１３を形成する。次に、導体層２０２の上層に誘電層２１５を積層する。次に、誘電層２１５及び誘電層２１６を貫通し、導体層２０３と接続するビア２０７を形成する。次に、誘電層２１５の上層に導体層２０１を積層する。次に、導体層２０３の下層に誘電層２１７を積層する。次に、誘電層２１６及び誘電層２１７を貫通し、導体板２１２と接続するビア２０５を形成する。最後に、誘電層２１７の下層に導体層２０４として、導体板２１４、導体線２０６、及びビアランド２０８を形成する。
【００５０】
ここで、導体板２１２、導体板２１３、導体板２１４、導体線２０６、及びビアランド２０８は、マスキング、露光、エッチング、現像等の一般的な基板の製造方法を用いて形成することができる。また、ビア２０５及びビア２０７は、誘電層２１５、誘電層２１６、及び誘電層２１７をレーザー加工等で孔開けした後、導電性材料を充填したり内壁にメッキしたりすることで形成する。内壁にメッキする場合は中心部分に誘電物質又は空気が満たされていてもよい。
【００５１】
上記ＥＢＧ構造の形成方法は一例であり、これに限るものではない。例えば、ビア２０５及びビア２０７以外の構成を上記と同様に形成した後に、導体層２０１から導体層２０４までの全層をドリル加工等で孔開けしてビア２０５及びビア２０７を形成してもよい。但し、この場合は導体層２０１とビア２０５が接続されないように、導体層２０１上のビア２０５の周囲にクリアランスを設け、導体板２１４とビア２０７が接続されないように、導体板２１４上のビア２０７の周囲にクリアランスを設ける必要がある。
【００５２】
図９は本実施形態のＥＢＧ構造の平面図を示し、図９（ａ）は図８の導体層２０４を説明するための平面図である。ビアランド２０８は複数の導体板の間に配置され、導体線２０６を介して周囲に配置された導体板と接続される。例えば、ビアランド２０８ａは４つの導体板２１４ａ、２１４ｂ、２１４ｄ、２１４ｅの間に配置され、導体板２１４ａ、２１４ｂ、２１４ｄ、２１４ｅは導体線２０６ａ、２０６ｂ、２０６ｇ、２０６ｈを介してビアランド２０８ａとそれぞれ接続される。本実施形態は実施例１と同様に、例えばビアランド２０８ａとビアランド２０８ｅの間では、インダクタンス部の一部が導体線２０６ｈ→導体板２１４e→導体線２０６ｒの電流経路で形成されるため、インダクタンス部の電流経路を長くすることで大きいインダクタンス成分Ｌを得ることができる。導体線２０６は実施例１の導体線１０５と同様の形態を取ることができ、例えば、導体線２０６ａは導体板２１４ａの一部を取り囲むように延長されてもよい。また、１つの導体線２０６ａで１つの導体板２１４ａをビアランド２０８ａと接続するのではなく、導体線２０６ａと導体線２０６ｇを１つの導体線で構成し、該導体線で導体板２１４ａ及び導体板２１４ｄをビアランド２０８ａと接続してもよい。ビアランド２０８ａの周囲に配置する導体板の数やビアランド２０８ａに接続する導体線の数を任意の数に変更してもよく、隣り合うビアランド間の電流経路が周期的になるように接続され、導体層２０４を構成する全ての導体板２１４とビアランド２０８が接続されるように導体線２０６を配置すれば、どのような形態でもよい。
【００５３】
図９（ｂ）は図８の導体層２０３を説明するための平面図である。導体板２１３はビア２０５と接しないように配置され、例えば、導体板２１３ｂはビア２０５ａ、２０５ｂ、２０５ｄ、２０５ｅの間で接しないように配置される。導体板２１３ａは、導体板２１４ａと上記第２のキャパシタンス部を形成するために２１４ａの上層において重なるように配置される。また、導体線２０６は導体板２１３とｚ軸方向において重ならないように配置される。例えば、導体線２０６ａが導体板２１３ａと重なる位置に配置された場合、導体板２１３ａに流れる電流によって導体線２０６ａに発生する磁界が打ち消され、導体線２０６ａによるインダクタンス成分Ｌを増加させる効果が弱くなる。そこで、導体線２０６ａは導体板２１３ａと重ならないように配置されることが好ましい。
【００５４】
また、大きいキャパシタンス成分Ｃを得るためには導体板２１３ａと導体板２１４ａがｚ軸方向において重なる面積を大きくする必要がある。そのため、導体板２１４ａの面積は少なくとも導体板２１３ａの面積と等しく、導体板２１４ａと導体板２１３ａがｚ軸方向において重なる面積は導体板２１３ａの面積と等しいことが好ましい。このように導体板２１３ａと導体板２１４ａを配置することで、導体線２０６ａは導体層２０４でどのように配置されても導体板２１３ａとｚ軸方向において重なることはなく、キャパシタンス成分Ｃとインダクタンス成分Ｌを効率よく発生させることができる。
【００５５】
図１０は本実施形態のＥＢＧ構造の斜視図である。前述したとおり、第１のキャパシタンス部は導体層２０１と導体板２１２ａから形成され、第２のキャパシタンス部は導体板２１３ａと導体板２１４ａから形成される。また、隣り合う単位構造間で、第１のインダクタンス部はビア２０５ａ→ビアランド２０８ａ→導体線２０６ｈ→導体板２１４ｅ→導体線２０６ｒ→ビアランド２０８ｅ→ビア２０５ｅを含む電流経路で形成され、第２のインダクタンス部はビア２０７ａ→導体層２０１→ビア２０７ｅを含む電流経路で形成される。これらキャパシタンス部とインダクタンス部がＬＣ共振回路として機能するため、バンドギャップ特性を得ることができる。
【００５６】
単位構造を重ねて配置することの効果を、図１１と図２４を用いて説明する。図２４（ａ）は従来技術のＥＢＧ構造のキャパシタンス部を説明するための図であり、図２４（ｂ）のＢ−Ｂ’間の断面図である。図２４（ｂ）は図２４（ａ）のＡ−Ａ’平面の平面図であり、従来技術でキャパシタンス部を１２個形成する場合のＥＢＧ構造を説明するための図である。キャパシタンス部２２１．１は導体層２と導体板４．０１から形成され、キャパシタンス部２２１．２は導体層２と導体板４．０２から形成され、キャパシタンス部２２１．３は導体層２と導体板４．０３から形成される。従来技術のＥＢＧ構造は、導体層２と導体板４．０１、４．０２、・・・、４．１２からキャパシタンス部が形成されるため、キャパシタンス部を１２個形成する場合、図２４（ｂ）のように同一平面上に１２個の導体板を配置する必要がある。
【００５７】
図１１（ａ）は本実施形態のＥＢＧ構造のキャパシタンス部を説明するための図であり、図１１（ｂ）のＣ−Ｃ’間の断面図である。図１１（ｂ）は図１１（ａ）の導体層２０２の平面図であり、本実施形態でキャパシタンス部を１２個形成する場合のＥＢＧ構造を説明するための図である。ただし、図１２（ｂ）の破線は図１２（ａ）の導体層２０３の導体板２１３．１、２１３．２、・・・、２１３．６を表す。キャパシタンス部２２２．１は導体層２０１と導体板２１２．１から形成され、キャパシタンス部２２２．２は導体層２０１と導体板２１２．２から形成され、キャパシタンス部２２２．３は導体板２１３．１と導体板２１４．１から形成される。本実施形態のＥＢＧ構造は、導体層２０１と導体板２１２．１、２１２．２、・・・、２１２．６から６個のキャパシタンス部が形成され、導体板２１３．１、２１３．２、・・・、２１３．６とそれぞれに誘電層を挟んで対向する導体板２１４．１、２１４．２、・・・、２１４．６から６個のキャパシタンス部が形成されるため、図１２（ｂ）のように同一平面上に６個の導体板を配置し、別の平面上に６個の導体板を配置し、各平面上の導体板がｚ軸方向において重なるようにキャパシタンス部を１２個形成できる。
【００５８】
図２４（ｂ）と図１１（ｂ）の導体板４．０１、４．０２、・・・、４．１２、導体板２１２．１、２１２．２、・・・、２１２．６、及び導体板２１３．１、２１３．２、・・・、２１３．６が同一の面積を有し、隣り合う導体板の間隔がそれぞれ等しい場合、同一平面上に導体板を配置する従来技術のＥＢＧ構造と比べ、２つの異なる平面上にそれぞれｚ軸方向において重なり合うように導体板を配置できる本実施形態のＥＢＧ構造の方が、実装面積を低減できる。
【００５９】
図１２は本実施形態の導体層２０４の平面図を示し、導体板２１４が切り欠きを有する場合について説明するための図である。図１２（ａ）は導体板２１４が辺の中央部に切り欠きを有する例である。例えば、導体板２１４ａは切り欠き２０９ａを有し、導体線２０６ａの一部は切り欠き２０９ａに配置される。切り欠き２０９ａを有することで導体板２１４ａの面積は減少するが、導体線２０６ａの幅が小さく、切り欠き２０９ａによって延長した導体線２０６ａの長さに比べて切り欠き２０９ａの幅が極めて小さいとき、切り欠き２０９ａを有することによって減少したキャパシタンス成分Ｃよりも、導体線２０６ａを延長することによって得られるインダクタンス成分Ｌの方が大きくなるため、バンドギャップ特性を低周波数化することができる。導体板２１４ａは切り欠き２０９ａを辺の中央部に有するのではなく、図１２（ｂ）のように辺の端に有しても良い。
【００６０】
本実施例では、導体層２０４は導体線２０６とビアランド２０８を含んでいるが、導体層２０４は導体線２０６とビアランド２０８の少なくとも一方を含まなくてもよい。例えば、導体層２０３と導体層２０４の間の層、又は導体層２０４より下層にビアランド２０８を配置し、ビアランド２０８と同じ層で導体線２０６を延長してもよい。また、導体層２０３と導体層２０４の間の層に導体線２０６を配置し、導体線２０６の一端はビア２０５に接続し他端は別に形成したビアを介して導体板２１４と接続してもよい。
【００６１】
本実施例では、導体層２０１は導体層２０２の上層に配置されているが、導体層２０１は導体層２０２の下層に配置されてもよい。この場合、導体層２０１はクリアランスが設けられ、ビア２０５は導体層２０１と接触しないように該クリアランス内に配置される。また、導体層２０３は導体層２０４の上層に配置されているが、導体層２０３は導体層２０４の下層に配置されてもよい。この場合、導体板２１４はクリアランスが設けられ、ビア２０７は導体板２１４と接しないように該クリアランス内に配置される。
【００６２】
本実施例は、ビア２０５の一端がビアランド２０８に接続され、ビアランド２０８が導体線２０６を介して導体板２１４に接続しているが、ビアランド２０８は必ずしも必要ではない。導体線２１４をビア２０５に直接接続してもよい。
【００６３】
導体板２１２、導体板２１３、及び導体板２１４は同じ形状でもよいが、それぞれ異なる形状や異なる面積でもよい。また、ビア２０５とビア２０７の長さは互いに等しくてもよく、異なっていてもよい。
【実施例３】
【００６４】
次に、本発明の実施例３について、図１３から図１９に基づいて説明する。ここで、実施例２と同じ構成要素には同じ番号を付与し、詳細な説明は省略する。また、基板に平行な平面をｘｙ平面、基板の厚さ方向をｚ軸方向とし、ｚ軸正方向を基板における上方向とする。
【００６５】
図１３は本発明の実施例３のＥＢＧ構造のｘｚ平面における断面図である。ここでは、単位構造３００ａと単位構造３００ｂと単位構造３００ｃの一部とを図示しており、単位構造３００ｂ及び単位構造３００ｃは単位構造３００ａと同様の構成をしているため、説明を省略する。単位構造３００ａは、導体層３０１と、導体層３０１とキャパシタンスを形成する導体層２０２と、導体層２０２にビア２０５ａを介して接続される導体層２０４と、導体層２０４とキャパシタンスを形成し導体層３０１にビア２０７ａを介して接続される導体層２０３を有する。
【００６６】
導体層３０１は導体板３１１ａ、３１１ｂ、・・・（以下、導体板３１１と記載する。）、導体線３０５ａ、３０５ｂ、・・・（以下、導体線３０５と記載する。）、ビアランド３０６ａ、３０６ｂ、・・・（以下、ビアランド３０６と記載する。）を含む。ビア２０７の一端は導体板２１３に接続され、他端はビアランド３０６に接続される。導体板３１１とビアランド３０６とは導体線３０５を介して接続される。
【００６７】
単位構造３００ａは、誘電層２１５を挟んで対向している導体板３１１ａと導体板２１２ａから第１のキャパシタンス部を形成し、誘電層２１７を挟んで対向している導体板２１３ａと導体板２１４ａから第２のキャパシタンス部を形成し、２つのキャパシタンス部を上下に重なるように形成する。導体板２１２ａは単位構造３００ｂに含まれる導体板２１３ｂとも一部が重なるように配置され、また、導体板２１３ａは単位構造３００ｃに含まれる導体板２１２ｃとも一部が重なるように配置される。即ち単位構造３００ａは単位構造３００ｂ及び単位構造３００ｃと重なり合うように配置されるため、本実施形態は実施例２と同様にＥＢＧ構造の実装面積を低減する効果が得られる。
【００６８】
本実施形態のＥＢＧ構造は実施例２と同様の手順で形成することができる。即ち、実施例２の導体層２０１を積層する工程において、導体層３０１として導体板３１１、導体線３０５、ビアランド３０６を形成することで、本実施形態のＥＢＧ構造を形成できる。ここで、導体板３１１、導体線３０５、ビアランド３０６はマスキング、露光、エッチング、現像等の一般的な基板の製造方法を用いて形成することができる。
【００６９】
図１４は本実施形態のＥＢＧ構造の平面図を示し、図１４（ａ）は図１３の導体層３０１を説明するための平面図である。ビアランド３０６は導体板３１１の間に配置され、導体線３０５を介して周囲に配置された導体板と接続される。例えば、ビアランド３０６ａは導体板３１１ａ、３１１ｃ、３１１ｇ、３１１ｈの間に配置され、導体板３１１ａ、３１１ｃ、３１１ｇ、３１１ｈは導体線３０５ａ、３０５ｂ、３０５ｇ、３０５ｈを介してビアランド３０６ａとそれぞれ接続される。本実施形態は実施例１と同様に、例えばビアランド３０６ａとビアランド３０６ｅの間ではインダクタンス部の一部が導体線３０５ｂ→導体板３１１ａ→導体線３０５ｏの電流経路に形成されるため、インダクタンス部を延長することで大きいインダクタンス成分Ｌを得ることができる。導体線３０５は導体線２０６と同様の形態を取ることができ、例えば、導体線３０５ａは導体板３１１ｃの一部を取り囲むように延長されてもよい。また、１つの導体線３０５ａで１つの導体板３１１ｃをビアランド３０６ａと接続するのではなく、例えば、導体線３０５ａと導体線３０５ｇを１つの導体線で構成し、該導体線で導体板３１１ｃ及び導体板３１１ｇをビアランド３０６ａと接続してもよい。導体板２１４ａと同様に、導体板３１１ａは一部に切り欠きを有してもよい。ビアランド３０６ａの周囲に配置する導体板の数やビアランド３０６ａに接続する導体線の数を任意の数に変更してもよく、隣り合うビアランド間の電流経路が周期的になるように接続され、導体層３０１を構成する全ての導体板３１１とビアランド３０６が接続されるように導体線３０５を配置すればどのような形態でもよい。
【００７０】
図１４（ｂ）は図１３の導体層２０２を説明するための平面図である。導体板２１２はビア２０７と接しないように配置される。例えば、導体板２１２ａはビア２０７ａ、２０７ｂ、２０７ｄ、２０７ｅの間で接しないように配置される。導体板２１２ａは、導体板３１１ａと上記第１のキャパシタンス部を形成するために３１１ａの下層において重なるように配置される。また、導体線３０５は導体板２１２と重ならないように配置される。例えば、導体線３０５ａが導体板２１２ｃとｚ軸方向において重なる位置に配置された場合、導体板２１２ｃに流れる電流によって導体線３０５ａに発生する磁界が打ち消され、導体線３０５ａによるインダクタンス成分Ｌを増加させる効果が弱くなる。そこで、導体線３０５ａは導体板２１２ｃとｚ軸方向において重ならないように配置されることが好ましい。
【００７１】
また、大きいキャパシタンス成分Ｃを得るためには導体板３１１ａと導体板２１２ａがｚ軸方向へ重なる面積を大きくする必要がある。そのため、導体板３１１ａの面積は少なくとも導体板２１２ａの面積と等しく、導体板３１１ａと導体板２１２ａがｚ軸方向において重なる面積は導体板２１２ａの面積と等しいことが好ましい。このように導体板３１１ａと導体板２１２ａを配置することで、導体線３０５ｂは導体層２０４でどのように配置されても導体板２１２ａと重なることはなく、キャパシタンス成分Ｃとインダクタンス成分Ｌを効率よく発生させることができる。
【００７２】
図１５は本実施形態のＥＢＧ構造の斜視図である。前述したとおり、第１のキャパシタンス部は導体板３１１ａと導体板２１２ａから形成され、第２のキャパシタンス部は導体板２１３ａと導体板２１４ａから形成される。また、隣り合う単位構造間で、第１のインダクタンス部はビア２０５ａ→導体線２０６ｈ→導体板２１４ｅ→導体線２０６ｒ→ビア２０５ｅを含む電流経路で形成される。ここで、ビア２０５ａが接続されているビアランド及びビア２０５ｅが接続されているビアランドは省略している。第２のインダクタンス部はビア２０７ａ→ビアランド３０６ａ→導体線３０５ｂ→導体板３１１ａ→導体線３０５ｏ→ビアランド３０６ｅ→ビア２０７ｅを含む電流経路で形成される。これらキャパシタンス部とインダクタンス部がＬＣ共振回路として機能するため、バンドギャップ特性を得ることができる。本実施形態は導体層３０１を複数の導体板３１１で構成しているため、実施例２と比較して第２のキャパシタンス部から得られるキャパシタンス成分Ｃは小さくなる。しかし、キャパシタンス成分Ｃの減少分以上のインダクタンス成分Ｌを、導体板３１１ａと導体線３０５ｂ、３０５ｏを含む第２のインダクタンス部から得られるため、バンドギャップ特性を低周波数化することができる。
【００７３】
図１６は本実施形態のＥＢＧ構造と特性を比較するためのＥＢＧ構造の断面図である。本実施形態の導体層３０１を実施例２の導体層２０１とし、本実施形態の導体層２０４を導体層２０１と同様の導体層３０７とした構成をとる。図１６のＥＢＧ構造は、導体層２０１と導体板２１２ａを含む第１のキャパシタンス部と、導体板２１３ａと導体層３０７を含む第２のキャパシタンス部とを有し、これら２つのキャパシタンス部を上下に重なるように配置される点は本実施形態と同様である。しかし、図１６のＥＢＧ構造の第１及び第２のインダクタンス部は導体線を含まず、これらインダクタンス部の電流経路を長くすることができない点が本実施形態と異なる。
【００７４】
図１７は本実施形態のＥＢＧ構造と図１６で示したＥＢＧ構造の特性を比較するための図である。図１７（ａ）は本実施形態のＥＢＧ構造の特性を解析したシミュレーション結果を示すグラフであり、図１７（ｂ）は図１６で示したＥＢＧ構造の特性を解析したシミュレーション結果を示すグラフである。ここで、Ｘ軸は周波数（ＧＨｚ）、Ｙ軸は減衰量（ｄＢ）を表す。減衰量の絶対値が４０ｄＢ以上となる周波数の範囲をバンドギャップの範囲とし、図１７でバンドギャップの下限周波数を確認すると、図１７（ａ）の下限周波数３２１は１．０ＧＨｚ、図１７（ｂ）の下限周波数３２２は１．２ＧＨｚとなり、本実施形態のＥＢＧ構造の方が低周波数のバンドギャップ特性を得られることを確認できる。即ち、導体層３０１及び導体層２０４を複数の導体板及び導体線で構成することによって、第１のインダクタンス部及び第２のインダクタンス部から大きいインダクタンス成分を得ることで、低周波数帯域のバンドギャップ特性を得られることを確認することができる。
【００７５】
図１８は本発明の好適な実施形態のＥＢＧ構造と特性を比較するためのＥＢＧ構造の断面図であり、例えば、導体線２０６ａが導体板２１３ａと重なるように配置され、導体線３０５ｂが導体板２１２ａと重なるように配置されている。図１３の本発明の好適な実施例と比べて、導体線２０６ａ及び導体線３０５ｂを長くしているが、前述したように、導体線２０６ａが導体板２１３ａとｚ軸方向において重なっているためインダクタンス成分Ｌを増加させる効果が弱くなる。同様に導体線３０５ｂによるインダクタンス成分Ｌを増加させる効果も弱くなる。また、導体板２１４ａ及び導体板３１１ａの面積が小さくなることでキャパシタンス成分Ｃも小さくなるため、図１８に示す構造は低周波数帯域のバンドギャップ周波数を得るためには好ましくない。
【００７６】
図１９は本実施形態の好適な実施形態のＥＢＧ構造と、好ましくない形態のＥＢＧ構造の特性を比較するための図である。図１９（ａ）は本発明の好適な実施形態の特性を解析したシミュレーション結果を示すグラフであり、図１９（ｂ）は図１８で示したＥＢＧ構造の特性を解析したシミュレーション結果を示すグラフである。ここで、Ｘ軸は周波数（ＧＨｚ）、Ｙ軸は減衰量（ｄＢ）を表す。減衰量の絶対値が４０ｄＢ以上となる周波数の範囲をバンドギャップの範囲とし、図１９よりバンドギャップ特性が現れる下限周波数を確認すると、図１９（ａ）の下限周波数３２３は１．０ＧＨｚ、図１９（ｂ）の下限周波数３２４は３．１ＧＨｚとなる。図１８に示したＥＢＧ構造でもバンドギャップ特性が現れるが、高周波数帯域のバンドギャップ特性となる。低周波数帯域のバンドギャップ特性を得るためには、導体板２１４ａ及び導体板３１１ａの面積を大きくし、導体線２０６ａと導体板２１３ａ及び導体線３０５ｂと導体板２１２ａがそれぞれｚ軸方向において重ならないことが好ましいことを確認できる。
【００７７】
本実施例では、導体層３０１は導体線３０５とビアランド３０６を含んでいるが、導体層３０１は導体線３０５とビアランド３０６の少なくとも一方を含まなくてもよい。例えば、導体層３０１と導体層２０２の間の層、又は導体層３０１より上層にビアランド３０６を配置し、ビアランド３０６と同じ層で導体線３０５を延長してもよい。また、導体層３０１と２０２の間の層に導体線３０５を配置し、導体線３０５の一端はビア２０７に接続し他端は別に形成したビアを介して導体板３１１と接続してもよい。
【００７８】
本実施例では、導体層３０１は導体層２０２の上層に配置されているが、導体層３０１は導体層２０２の下層に配置されてもよい。この場合、導体板３１１はクリアランスが設けられ、ビア２０５は導体板３１１と接触しないように該クリアランス内に配置される。
【００７９】
本実施例は、ビア２０７の一端がビアランド３０６に接続され、ビアランド３０６が導体線３０５を介して導体板３１１に接続しているが、ビアランド３０６は必ずしも必要ではない。導体線３０６をビア２０７に直接接続してもよい。
【００８０】
導体板２１２、導体板２１３、導体板２１４、及び導体板３１１は同じ形状でもよいが、それぞれ異なる形状や異なる面積でもよい。また、導体線２０６と導体線３０５は異なる形状や異なる長さでもよい。
【実施例４】
【００８１】
本発明の実施例４について、図２０及び図２１に基づいて説明する。図２０は本発明の実施例１から実施例３の何れかに記載したＥＢＧ構造を形成した基板の断面図である。主基板４０１は各種電子機器を構成する基板である。ＬＳＩ等の電子回路４０２は主基板４０１に接続部４０３を介して接続される。主基板４０１は電子回路４０２の周囲のＥＢＧ領域４０４にＥＢＧ構造が周期的に形成される。主基板４０１上を伝播するノイズ４０５はＥＢＧ領域４０４を通過することで抑制されるため、ノイズの影響による電子回路４０２の誤作動を防ぐことができる。
【００８２】
図２１は本発明の実施例１から実施例３の何れかに記載したＥＢＧ構造を形成したパッケージ基板及び該パッケージ基板を実装した主基板の断面図である。電子回路４０２はパッケージ基板４０６上に配置され、電子回路４０２の周囲のＥＢＧ領域４０４にＥＢＧ構造が周期的に形成される。パッケージ基板４０６は接続部４０３によって主基板４０１に接続される。本発明は主基板やパッケージ基板に限らず、他の様々な基板に適用できる。
【００８３】
ここで、図２０及び図２１のＥＢＧ領域４０４は電子回路４０２の全周囲にわたる必要は無く、ノイズの伝播経路を遮断できる電子回路の周囲の一部でも良い。ＥＢＧ構造の単位構造の数に決まった数はなく、適宜変更してもよい。
【００８４】
上述した本発明の実施形態を構成する導体層、導体板、及び導体線は、例えば銅、パラジウム、アルミニウム、白金、クロムなどの金属材料で形成されるが、金属以外の導体でもよく、導電性の樹脂などでもよい。ここで、導体層は該導電材料等で構成された金属板や金属箔を誘電層上に積層することで構成される。また、導体板は正方形として示しているが、これに限るものではなく、多角形や円形、線形など、任意の形状の導体パターンで構成される。さらに、導体線はビアと導体板を種々の形態で接続する接続パターンであり、誘電体上に印刷された金属箔や、半田付けされた導線で構成される。ただし、導体線は線状である必要は無く、多角形の金属板等で構成されてもよい。
【００８５】
本発明のＥＢＧ構造及び基板は、上述した各実施形態の構成が上下逆の構成であっても同様の効果を奏し、上下逆の構成も権利範囲に含まれる。また、本発明は上述した各実施形態に限定されるものではなく請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８６】
本発明によれば、小型化可能であるＥＢＧ構造で低周波数帯域のバンドギャップ特性を得ることができるため、ノイズが発生するあらゆる電子機器及び基板に利用することができる。
【符号の説明】
【００８７】
１００ａ、２００ａ、３００ａ 単位構造
１０１、２０１、３０１ 導体層（第３導体層）
１０２、２０２ 導体層（第１導体層）
２０３ 導体層（第４導体層）
１０３、２０４ 導体層（第２導体層）
３１１ａ 導体板（第２導体パターン）
１１２ａ、２１２ａ 導体板（第１導体層を構成する導体パターン）
２１３ａ 導体板（第４導体層を構成する導体パターン）
１１３ａ、２１４ａ 導体板（第１導体パターン）
１０４ａ、２０５ａ、 ビア（第１ビア）
２０７ａ ビア（第２ビア）
１０５ａ、２０６ａ 導体線（第１接続パターン）
３０５ａ 導体線（第２接続パターン）
１０６ａ、２０８ａ、３０６ａ ビアランド
２０９ａ 切り欠き
４０１ 主基板
４０２ 電子回路
４０３ 接続部
４０４ ＥＢＧ領域
４０５ ノイズ
４０６ パッケージ基板
【特許請求の範囲】
【請求項１】
第１導体層と、
前記第１導体層に第１ビアを介して接続される第２導体層と、を有するＥＢＧ構造であって、
前記第２導体層は複数の第１導体パターンから構成され、前記第１導体パターンと前記第１ビアとは第１接続パターンを介して接続されることを特徴とするＥＢＧ構造。
【請求項２】
第１導体層を含むキャパシタンス部と、
前記第１導体層に第１ビアを介して接続される第２導体層を含むインダクタンス部と、を有するＥＢＧ構造であって、
前記第２導体層を複数の第１導体パターンで構成し、前記第１導体パターンと前記第１ビアとを第１接続パターンを介して接続することにより、前記インダクタンス部の電流経路を長くしたことを特徴とするＥＢＧ構造。
【請求項３】
前記第１導体層とキャパシタンスを形成する第３導体層を有することを特徴とする請求項１又は２に記載のＥＢＧ構造。
【請求項４】
前記第２導体層とキャパシタンスを形成する第４導体層を有し、
前記第４導体層と前記第３導体層とが第２ビアを介して接続されることを特徴とする請求項３に記載のＥＢＧ構造。
【請求項５】
前記第３導体層は複数の第２導体パターンから構成され、前記第２導体パターンと前記第２ビアとは第２接続パターンを介して接続されることを特徴とする請求項４に記載のＥＢＧ構造。
【請求項６】
前記第１接続パターンは少なくとも１つの前記第１導体パターンの一部を取り囲むことを特徴とする請求項１から５の何れか１つに記載のＥＢＧ構造。
【請求項７】
前記第１導体パターンは切り欠きを有することを特徴とする請求項１から５の何れか１つに記載のＥＢＧ構造。
【請求項８】
前記第１接続パターンの一部が前記切り欠きに配置されることを特徴とする請求項７に記載のＥＢＧ構造。
【請求項９】
前記第１導体層を構成する複数の導体パターンと前記第４導体層を構成する複数の導体パターンとは一部が厚さ方向において重なるように配置されることを特徴とする請求項４又は５に記載のＥＢＧ構造。
【請求項１０】
前記第１接続パターンは前記第４導体層を構成する複数の導体パターンと厚さ方向において重ならないように配置されることを特徴とする請求項４又は５に記載のＥＢＧ構造。
【請求項１１】
前記第４導体層を構成する複数の導体パターンのうちの１つと前記複数の第１導体パターンのうちの１つとが厚さ方向において重なる面積は前記第４導体層を構成する導体パターンの面積と等しいことを特徴とする請求項４又は５に記載のＥＢＧ構造。
【請求項１２】
請求項１から１１の何れか１つに記載のＥＢＧ構造を少なくとも電子回路の周囲の一部に周期的に配置することを特徴とする基板。
【請求項１】
第１導体層と、
前記第１導体層に第１ビアを介して接続される第２導体層と、を有するＥＢＧ構造であって、
前記第２導体層は複数の第１導体パターンから構成され、前記第１導体パターンと前記第１ビアとは第１接続パターンを介して接続されることを特徴とするＥＢＧ構造。
【請求項２】
第１導体層を含むキャパシタンス部と、
前記第１導体層に第１ビアを介して接続される第２導体層を含むインダクタンス部と、を有するＥＢＧ構造であって、
前記第２導体層を複数の第１導体パターンで構成し、前記第１導体パターンと前記第１ビアとを第１接続パターンを介して接続することにより、前記インダクタンス部の電流経路を長くしたことを特徴とするＥＢＧ構造。
【請求項３】
前記第１導体層とキャパシタンスを形成する第３導体層を有することを特徴とする請求項１又は２に記載のＥＢＧ構造。
【請求項４】
前記第２導体層とキャパシタンスを形成する第４導体層を有し、
前記第４導体層と前記第３導体層とが第２ビアを介して接続されることを特徴とする請求項３に記載のＥＢＧ構造。
【請求項５】
前記第３導体層は複数の第２導体パターンから構成され、前記第２導体パターンと前記第２ビアとは第２接続パターンを介して接続されることを特徴とする請求項４に記載のＥＢＧ構造。
【請求項６】
前記第１接続パターンは少なくとも１つの前記第１導体パターンの一部を取り囲むことを特徴とする請求項１から５の何れか１つに記載のＥＢＧ構造。
【請求項７】
前記第１導体パターンは切り欠きを有することを特徴とする請求項１から５の何れか１つに記載のＥＢＧ構造。
【請求項８】
前記第１接続パターンの一部が前記切り欠きに配置されることを特徴とする請求項７に記載のＥＢＧ構造。
【請求項９】
前記第１導体層を構成する複数の導体パターンと前記第４導体層を構成する複数の導体パターンとは一部が厚さ方向において重なるように配置されることを特徴とする請求項４又は５に記載のＥＢＧ構造。
【請求項１０】
前記第１接続パターンは前記第４導体層を構成する複数の導体パターンと厚さ方向において重ならないように配置されることを特徴とする請求項４又は５に記載のＥＢＧ構造。
【請求項１１】
前記第４導体層を構成する複数の導体パターンのうちの１つと前記複数の第１導体パターンのうちの１つとが厚さ方向において重なる面積は前記第４導体層を構成する導体パターンの面積と等しいことを特徴とする請求項４又は５に記載のＥＢＧ構造。
【請求項１２】
請求項１から１１の何れか１つに記載のＥＢＧ構造を少なくとも電子回路の周囲の一部に周期的に配置することを特徴とする基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２０１２−１２９２２１（Ｐ２０１２−１２９２２１Ａ）
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願番号】特願２０１０−２７６４８９（Ｐ２０１０−２７６４８９）
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]