【課題】効率が良く、かつ信頼性の高いエラー訂正回路を実現する。
【解決手段】エラー訂正回路３は、ＥＣＣフレームが、第２のエラー訂正回路３Ｂの符号化器７Ａによる符号化時に複数のデータ列の第１のパリティデータを縮退処理後に分割した分割共有パリティデータを保持し、復号時に第２のエラー訂正回路３Ｂの復号器８Ａによる分割共有パリティデータを合成した合成共有パリティデータと、復号されたＥＣＣフレームから符号化器７Ａが再生成した再生成共有パリティデータとを比較して、復号器８Ａの誤訂正をチェックする。 （もっと読む）

【課題】半導体集積回路装置のデバイス故障箇所を容易に特定することができる半導体集
積回路装置およびその検査装置を実現する。
【解決手段】本発明の半導体集積回路装置およびその検査装置は、被測定回路１１の内部
信号線（被測定ノード）にカソードが接続され、アノードが固定電位に接続された光電変
換素子（Ｄｉ１〜１０）を有し、光電変換素子（Ｄｉ１〜１０）にレーザー光が照射され
ることで内部信号線と固定電位との間に電位差を生じさせる。 （もっと読む）

【課題】本発明は、ＭＣＵからの画像データを表示パネルへ転送する画像転送制御回路において、ＭＣＵの負荷を軽減しつつ、ティアリング現象の発生を防止できるようにする。
【解決手段】たとえば、カウンタ回路３１８，３１９によって、ＭＣＵ１０より入力される画像データの画像入力周波数（Ｆｉｎ）と、表示パネル２０に出力する画像データの画像出力周波数（Ｆｏｕｔ）および１フレーム画像出力時間（Ｔ）とを取得する。また、算出回路３２０により、画像入力周波数（Ｆｉｎ）と画像出力周波数（Ｆｏｕｔ）と１フレーム画像出力時間（Ｔ）とにもとづいて、Ｔｅａｒｉｎｇ発生境界時間を算出する。そして、生成回路３２１により、Ｔｅａｒｉｎｇ発生境界時間をもとにＴｅａｒｉｎｇ予告信号を生成し、このＴｅａｒｉｎｇ予告信号に応じて画像データ入力のタイミングを制御するよう、ＭＣＵ１０に通知する構成となっている。 （もっと読む）

【課題】固体撮像装置において、信号電荷の保持期間に発生する暗電流およびその変動を抑え、画像での縦筋の発生を防ぐための制御を簡易化する。
【解決手段】光電変換部を有する画素を一列に配置した画素列１と、画素列と並行に配列され、シフトパルスが印加され、画素列で発生した信号電荷量の通過を制御するシフトゲート２と、シフトゲートを介して転送されてきた信号電荷を保持する蓄積画素を一列に配置した蓄積画素列３と、蓄積画素列における信号電荷保持時間を制御するようにタイミング制御が行われるバリアゲート列４と、バリアゲート列から転送されてきた信号電荷を所定の方向に順次転送するＣＣＤレジスタ５と、ＣＣＤレジスタの最終段から信号電荷が流入する浮遊拡散領域６を具備し、ＣＣＤレジスタの１つの転送電極には、解像度に応じて１つまたは２つ以上の異なる蓄積画素から信号電荷が転送される。 （もっと読む）

【課題】特別な製造工程を用いる必要がなく、また電源投入時の誤動作を防止することのできるＥＳＤ保護回路を備えた半導体集積回路装置を提供する。
【解決手段】出力端子２００からＶＤＤ電源ラインへ順方向に接続されたダイオードＤ１と、ＧＮＤラインから出力端子２００へ順方向に接続されたダイオードＤ２と、ＶＤＤ電源ラインとＧＮＤラインとの間に接続されたＮＭＯＳトランジスタＴＮ１１と、ＮＭＯＳトランジスタＴＮ１１のゲート電極と出力端子２００との間に接続されたＰＭＯＳトランジスタＴＰ１１と、を備える。ＰＭＯＳトランジスタＴＰ１１のゲート電極は、通常動作時にＰＭＯＳトランジスタＴＰ１１を非導通とするＶＤＤ電源ラインに接続されている。 （もっと読む）

【課題】シリアルデータの各データにデータ幅の不均等や位相差があっても、サンプリングミスを防止することのできるデータ受信装置を提供する。
【解決手段】データ受信装置１は、多相クロック生成部１１が、入力されたクロック信号ＣＫから相互の位相差がＴ／７である７個のクロックＣ１〜Ｃ７を生成し、位相調整部２１、２２、２３が、位相制御信号Ａ、Ｂ、Ｃによる設定に応じてクロックＣ１〜Ｃ７の個々のクロックの位相を調整して、サンプリングクロックＣＡ１〜ＣＡ７、ＣＢ１〜ＣＢ７、ＣＣ１〜ＣＣ７として出力し、シリアルパラレル変換部３１、３２、３３が、サンプリングクロックＣＡ１〜ＣＡ７、ＣＢ１〜ＣＢ７、ＣＣ１〜ＣＣ７により、入力されたシリアルデータＡ、Ｂ、Ｃをそれぞれサンプリングし、７ビットのパラレルデータＡ、Ｂ、Ｃに変換する。 （もっと読む）

【課題】データ再生時に安定したＳＹＮＣパターンの検出を可能にする。
【解決手段】現在のフレーム位相と、セグメント境界の前のフレーム位相との位相差を計測し、該計測結果に基づいてセグメント境界の予測期間のタイミング信号の幅または位相を調整する。 （もっと読む）

【課題】負荷短絡状態を検出することで、負荷短絡に起因する焼損を回避する。
【解決手段】半導体集積回路２０は、負荷２４に接続され、かつ負荷２４を介して電源Ｖｃｃを受ける端子Ｔ３と、電源Ｖｓｓを受ける端子Ｔ４と、電源Ｖｃｃを用いて、電源Ｖｒｅｇを生成するレギュレータ３０と、電源Ｖｒｅｇが供給されるセンサ２１からの検知信号に基づいて、電源Ｖｃｃを降下電圧Ｖｄｅｓ以下に設定するシャント回路３２と、シャント回路３２によるシャント動作時に、負荷２４が短絡したか否かを判定し、かつ負荷２４が短絡したと判定した場合に負荷２４が短絡したことを示す出力信号ＳＴＰを出力する保護回路３３とを含む。 （もっと読む）

【課題】どのような半導体装置であってもＡＣ測定を容易に行うことができるＡＣテスト容易化回路およびＡＣテスト方法を提供することにある。
【解決手段】ＡＣテスト容易化回路１は、インバータＩＶ１で反転された出力ＱがＡＮＤゲートＡＮ１を介して入力Ｄへフィードバックされるフリップ・フロップＦＦ１が、クロック信号ＣＫを２分周したＡＣ測定信号ＡＣ１を生成し、マルチプレクサＭＵＸ１が、ＡＣテストモード信号ＴＥによる切り替えにより、ＡＣテストモード時に、通常回路信号に代えてＡＣ測定信号ＡＣ１を半導体装置１００の最終段フリップ・フロップＦＦ１０１へ出力する。 （もっと読む）

【課題】幅のより短いパルスに対して伸長が可能なパルス伸長回路及び半導体装置を提供する。
【解決手段】それぞれのソースが定電流源２１を介して電源端子５に接続され、それぞれのドレインが定電流源２１より電流駆動能力の大きな定電流源２２を介して接地端子６に接続され、ゲートが入力端子２７に接続されたｐ‐ＭＯＳトランジスタＰ１及びゲートが出力端子２８に接続されたｐ‐ＭＯＳトランジスタＰ２と、一端がｐ‐ＭＯＳトランジスタＰ１、Ｐ２のソースと定電流源２１との間に接続され、他端が接地端子６に接続されたキャパシタＣ１と、ドレインがｐ‐ＭＯＳトランジスタＰ２のゲートに接続され、且つ定電流源２３を介して電源端子５に接続され、ソースが接地端子６に接続され、ゲートがｐ‐ＭＯＳトランジスタＰ１、Ｐ２のドレインと定電流源２２との間に接続されたｎ‐ＭＯＳトランジスタＮ１とを備える。 （もっと読む）