【課題】信号処理部及びメモリ部を有する半導体集積回路の信号処理部の故障を救済する。
【解決手段】半導体集積回路５０にはプロセッサ１、メモリ２、アナログコア３、ＩＰコア４乃至６、外部バス７、主バス８、及びインターフェース部１１乃至１６が設けられる。プロセッサ１とインターフェース部１１は第１のモジュール部を、メモリ２とインターフェース部１２は第２のモジュール部を、アナログコア３とインターフェース部１３は第３のモジュール部を、ＩＰコア４とインターフェース部１４は第４のモジュール部を、ＩＰコア５とインターフェース部１５は第５のモジュール部を、ＩＰコア６とインターフェース部１６は第６のモジュール部をそれぞれ構成する。外部バス７のモジュール選別回路２２は、第１乃至６のモジュール部が不良の場合、遮断制御信号に基づいて第１乃至６のモジュール部への電源供給、クロック供給、及びバス接続を遮断する。 （もっと読む）

【課題】SRAMなどにおいて、従来のダイナミック・カラムシフト方式と同程度に面積ペナルティを削減でき、従来に比べて冗長数の拡張を簡単に行うことが可能にする。
【解決手段】アドレス入力が不良アドレスにヒットした時にダイナミック的にカラムシフトするカラムシフト冗長回路を有する半導体記憶装置であって、冗長カラムセルをＮ分割し、分割したセルに互いに異なるカラムアドレスを割り付けることを特徴とする。 （もっと読む）

【課題】多値データ記憶でのデータ保持特性改善を図った抵抗変化メモリ装置を提供する。
【解決手段】書き換え可能な抵抗値をデータとして不揮発に記憶するメモリセルが配列され、メモリセルは高抵抗側が安定状態であって、少なくとも３つの抵抗値Ｒ０，Ｒ１及びＲ２（但し、Ｒ０＜Ｒ１＜Ｒ２）が選択的に設定される多値データ記憶を行う抵抗変化メモリ装置において、抵抗値Ｒ０とＲ１の間及びＲ１とＲ２の間の抵抗値ギャップをそれぞれ、ΔＲ１及びΔＲ２として、ΔＲ１＞ΔＲ２に設定される。 （もっと読む）

【課題】被テスト回路としての論理回路のシミュレーション検証を高速に実行する。
【解決手段】被テスト回路である論理回路４をテストするＢＩＳＴ回路３には、制御回路１１、テストパターン発生回路１２、第１のパターン生成回路１３、第２のパターン生成回路１４、信号圧縮パターン生成回路１５、及び故障検出解析回路１６が設けられる。テストパターン発生回路１２で生成された論理回路４に対するテストパターンは、第１のテストパターン生成回路１３でＰＬＳ用入力テストパターンを対応するスキャンフリップフロップに強制的に割り付けされる。割り付けられたテストパターンは、連動シミュレータ部５でディレイ付きのシミュレーションが実行される。第２のテストパターン生成回路１４で取り込まれたディレイ付きのシミュレーション結果は、対応するスキャンフリップフロップに期待値付きＰＬＳ用テストパターンとして強制的に割り付けされる。 （もっと読む）

【課題】ＬＳＩテスタ機種ごとのテンプレートを自動的に生成することのできるテストプログラム生成システムを提供する。
【解決手段】テストプログラム生成システム１は、データベース作成部１１が、読み込んだ共通テンプレートファイル１００およびテスタマッピングファイル２００から、テンプレート情報レコードおよびテスタマッピング情報レコードを抽出して、ステートメントデータベース１２に格納し、テンプレート生成部１３が、ステートメントデータベース１２からテンプレート情報レコードおよびテスタマッピング情報レコードを読み出して、共通テンプレートに記載されたステートメントをテスタ機種ごとのステートメントにそれぞれ置換して、テスタ機種ごとのテスタ用テンプレート３００を生成する。 （もっと読む）

【課題】素子分離絶縁膜によるストレスを緩和でき、駆動力の低減を防止できる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板10中に設けられた素子分離絶縁膜（ＳＴＩ）11と、前記素子分離絶縁膜とゲート長方向に隣接して配置され、前記半導体基板上に設けられたゲート絶縁膜12と、前記ゲート絶縁膜上に設けられたゲート電極13と、前記ゲート電極を挟むように前記半導体基板中に隔離して設けられた一対の不純物拡散層14と、前記素子分離絶縁膜と前記一対の不純物拡散層のいずれか一方との間に設けられた冗長不純物拡散層15とを備える絶縁ゲート型電界効果トランジスタTRとを具備する。 （もっと読む）

【課題】ＩＣ評価用プローブピンの耐久性を向上させる。
【解決手段】本発明のプローブピンおよびそれを用いた固定カードは、一端近傍の側面に導体固定部１５が設けられた円柱状のプローブ支柱１４と、一端からプローブ支柱１４の他端が挿入されて伸縮自在にスライドする円筒状のスライド部１６と、スライド部１６の側面にスライド部１６を挟んで対向して設けられた円筒状の第１および第２の導体支持部１７ａ、１７ｂと、スライド部１６の他端に設けられた回転自在のプーリー１８と、導電性および弾性を備え、一端が導体固定部１５に固定され、導体支持部１７ａを貫通し、プーリー１８の溝に沿って周回して導体支持部１７ｂを貫通するように設置され、プローブ支柱１４とスライド部１６との伸縮動作に伴ってプーリー１８を回転させながら移動するプローブ導体１９を有する。 （もっと読む）

【課題】位相変換誤差を補正し、コンポジット映像信号を高品位に処理する映像信号処理装置を提供すること。
【解決手段】コンポジット映像信号のサンプリング位相を変換する第１の位相変換手段（４）と、この第１の位相変換手段からの信号をＹ信号とＣ信号に分離するＹＣ分離手段（５）と、このＹＣ分離手段からのＣ信号のサンプリング位相を逆変換する第２の位相変換手段（６）と、この第２の位相変換手段からのＣ信号をＲ−Ｙ信号とＢ−Ｙ信号にデコードするカラーデコード手段（７）と、このカラーデコード手段にデコードのための信号を発生する信号発生手段（８）と、前記第１の位相変換手段からの信号の位相誤差を検出する位相誤差検出手段（９）と、前記位相誤差検出手段で検出された位相誤差を補正し、前記第１の位相変換手段、前記第２の位相変換手段、及び前記信号発生手段を制御する制御手段（１１）と、から構成されている。 （もっと読む）

【課題】モータ個別の製造ばらつき、負荷の変化、回転数の変化、制御用集積回路の内部に設けられたアンプ等のオフセットの影響を抑制して高効率な動作が可能なモータの進角制御装置を提供する。
【解決手段】第１の演算回路１１は、基準電圧に基づき、モータの誘起電圧から波形整形された第１の信号、及びモータの相電流から波形整形された第２の信号を生成する。比較回路１３は、第１の演算回路から供給される前記第１、第２の信号を比較する。第１の生成回路１５は、前記比較回路の出力信号に応じて外部から供給される進角信号の増減を制御する信号を生成する。第２の生成回路１９は、前記第１の生成回路の出力信号に基づき、前記進角信号を増減し、モータの制御信号を生成する。 （もっと読む）

【課題】電圧の異なる２つの高電位側電源の内、少なくとも1つが供給されないときに回路動作停止信号を出力する。
【解決手段】半導体集積回路３０には、入力ドライバ部１、レベルシフト回路２、及び出力ドライバ部３が設けられる。半導体集積回路３０には、第１の高電位側電源ＶｄｄＬ及び第１の高電位側電源ＶｄｄＬと同じ電圧或いは第１の高電位側電源ＶｄｄＬよりも電圧の高い第２の高電位側電源ＶｄｄＨが供給され、第１の高電位側電源ＶｄｄＬ及び第２の高電位側電源ＶｄｄＨの少なくとも１つが未供給の場合に半導体集積回路３０からローレベルの回路動作停止信号が出力される。 （もっと読む）