【課題】差動増幅回路におけるオフセット電圧の調整を高速かつ高精度に行うことができる電圧増幅回路を提供する。
【解決手段】第１入力電圧ＩＮＰ１と第２入力電圧ＩＮＭ１との電圧差を増幅して出力電圧ＯＵＴ１を出力すると共に、オフセット電圧を調整するために第１調整刻み幅で調整を行う第１のオフセット調整部と、第１調整刻み幅より細かい第２調整刻み幅で調整を行う第２のオフセット調整部とを有する差動増幅回路Ｃ１１と、出力電圧ＯＵＴ１と第１参照電圧または第２参照電圧を比較し、オフセット判定信号ＤＨ，ＤＬを出力する判定回路Ｃ１３と、オフセット判定信号ＤＨ，ＤＬに応じて、第１のオフセット調整信号ＴＲ１〜６及び第２のオフセット調整信号ＴＲ１１〜１６をそれぞれ生成する第１のオフセット調整レジスタＣ１４１及び第２のオフセット調整レジスタＣ１４２とを備える。 （もっと読む）

【課題】シミュレーション結果からテスター制約条件に合致したテストパターンを自動的に生成することのできるテストパターン生成装置を提供する。
【解決手段】テストパターン生成装置１は、サイクライズ部１１が、シミュレーション結果ファイル１００に格納されたイベント形式のシミュレーション結果を、サイクライズ条件指定ファイル２００に記述されたテスト周期を単位とするサイクルベース形式のデータに変換し、テスター制約違反検査部１２が、その変換結果がテスター制約条件指定ファイル３００に記述された制約条件に違反していないかどうかを検査し、補正部１３が、検出された違反箇所を、テスター制約条件に合致するように補正する。 （もっと読む）

【課題】高速での読み出し処理が可能な半導体記憶装置１を実現する
【解決手段】ＮＡＮＤ型フラッシュメモリを有する半導体メモリ部３の回路の異常を検知する検知回路１２と、対数尤度比λを用いて軟判定復号する誤り訂正符号により符号化されたデータの復号処理を行う誤り訂正回路１５とを有し、検知回路１２の情報に基づいて、データから生成される対数尤度比初期値λ０が修正される。 （もっと読む）

【課題】微細化に対して有利な不揮発性半導体記憶装置およびそのテスト方法を提供する。
【解決手段】不揮発性半導体記憶装置は、ワード線とビット線との交差位置にマトリクス状に配置された複数のメモリセルを有するメモリセルアレイ１１と、ワード線を選択するための下位アドレスが入力されるロウサブデコーダ１１−１を有するロウデコーダ１１とを具備し、１つのワード線を選択するロウサブデコーダ１１−１の一単位（1unit）は、第１導電型の第１トランジスタＰ１と、第２導電型の第２トランジスタＮ１とによりそれぞれ構成され、第１、第２トランジスタＰ１、Ｎ１のゲート電極Ｇp1、Ｇn1は、ビット線が配置される方向（ＢＬ方向）に沿って配置される。 （もっと読む）

【課題】特殊な材料や工程を使用しなくても高い放熱効果が得られる、ＩＣチップ、パッケージおよび半導体装置を提供する。
【解決手段】ＩＣチップ１は、内部素子が配置される内部素子領域１１と、ボンディングパッド１３が配置される領域とに分かれ、内部素子領域１１の上面に放熱用金属膜１２が形成されている。 （もっと読む）

【課題】 ＰＣＭデータのオーディオ信号を高速に可変長符号化処理する符号化装置１０を提供する。
【解決手段】 バッファ情報初期化処理１１０において、バッファ２０が初期化された後、並列符号化処理回路による並列エンコード処理１２０により、同時に５つのフレームの符号化処理が行われ、ＥＳデータを出力する。そして、５つのフレームの符号化処理終了ごとに、バッファ情報更新処理１３０によりバッファ２０の情報がされ、その情報をもとに、次の５フレームの符号化処理が行われる。 （もっと読む）

【課題】不揮発性メモリ装置への付加回路を少なくしてメモリ装置の信頼性を部分的に高めることを可能とする。
【解決手段】アドレス／モード記憶部１１０を設け、アドレスにより決定される管理モードによりデータバッファ２００と不揮発性メモリ３０との間で入出力されるデータ部分のデータ長を変更できるように制御することで、読み出されたデータに付加されるＥＣＣコードで訂正可能なデータの割合を増加させることができて、指定した領域に記憶されたデータの信頼性を向上させる。 （もっと読む）

【課題】電流駆動能力が高く電圧損失の少ない高電圧出力回路を有する半導体装置を提供する。
【解決手段】ドレインが第１電位線路１４に接続され、ソースがノードＮｏｕｔに接続され、ゲートがノードＮ１に接続され、バックゲートがソースに接続されたｎ−ＭＯＳトランジスタＭ１と、ドレインがノードＮｏｕｔに接続され、ソースが第２電位線路１５に接続され、ゲートがノードＮ２に接続され、バックゲートがソースに接続されたｎ−ＭＯＳトランジスタＭ２と、ノードＮｉｎに供給される入力信号Ｖｉｎに応じて、ｎ−ＭＯＳトランジスタＭ１、Ｍ２を相補的にオン・オフする制御信号Ｖ１、Ｖ２を、ノードＮ１、Ｎ２にそれぞれ出力するドライブ手段１２と、ソースが第１電位線路１４に接続され、ドレインがノードＮｏｕｔに接続され、ゲートに第１制御信号Ｖ１を反転した第３制御信号Ｖ３が供給されるｐ−ＭＯＳトランジスタＭ３と、を具備する。 （もっと読む）

【課題】側壁プロセスを用いた場合において、被処理層に最終的に形成されるパターン寸法の面内ばらつきを抑制することができる半導体装置製造方法および最適寸法設定プログラムを提供する。
【解決手段】本発明は、側壁プロセスにおけるパターン変換工程においてそれぞれ形成される各パターンの面内寸法ばらつき量から面内寸法ばらつき量の合計量を求め、該求めた面内寸法ばらつき量の合計量から、面内寸法ばらつき量が少なくなるような各パターンの仕上がり寸法を設定するため、側壁プロセスを用いた場合において、被処理層に最終的に形成されるパターン寸法の面内ばらつきを抑制することができるという効果を奏する。 （もっと読む）

【課題】冗長フレームが付加されたデータセグメントの再生の際に、セクタ位相の同期化処理を適正に行い正しくデータを読み取ることを可能とする光ディスク再生におけるデータ復調装置を提供する。
【解決手段】ＳＹＮＣパターン検出信号を与えられ隣接する物理セクタ間に冗長フレームが無い場合又は有る場合の同期信号パターンの発生順序を検出してセクタ先頭検出信号を出力するＳＹＮＣパターン発生順序検出装置２０ａ、２０ｂと、フレームタイミング信号とセクタ先頭検出信号とを与えられ、物理セクタの周期性に基づいて再生信号の復調タイミングの位相を制御するためのセクタ先頭フレームタイミング信号を出力する物理セクタ同期制御装置２１とを備える。 （もっと読む）