【課題】るつぼの変形を考慮したインゴットの引上げにより、品質不良のインゴットの発生を防止し、マルチ引上げにおいて１本目と同等の品質のインゴットを複数本引上げる。
【解決手段】先ずシリコン原料の融解時の実験用るつぼ３４の変形量及び実験用ヒータ３８への供給電力の履歴を測定して量産用るつぼ１４の変形傾向を求める。次に量産用るつぼの寸法を測定し、実験用るつぼへの供給量と同量のシリコン原料を量産用ヒータ１８により融解し、引上げ開始前に所定のギャップＸをあけて初期るつぼ外部位置を測定する。更に実験用るつぼの変形傾向と上記初期るつぼ外部位置との関係などに基づいてシリコン原料融解時の量産用るつぼの変形量を予測し、量産用るつぼの変形量に基づいて上記所定のギャップをあけたときの初期るつぼ内部位置を予測し、更にインゴットの最適な引上げ速度を予測計算から導き出して、最適な引上げ速度でインゴットの引上げを開始する。 （もっと読む）

【課題】 ウェーハ下面へのエッチング液の回り込みを防止し、飛散したエッチング液のウェーハ上面への再付着を防止し、ウェーハのエッジ部の局所的な形状崩れを抑制する。
【解決手段】 チャックに載せられたウェーハのエッジ部１１ａを伝わって流下するエッチング液をガスの噴射によりウェーハの半径方向外側に吹き飛ばすガス噴射機構１７がチャックに設けられる。ウェーハの回転に伴う遠心力にて飛散したエッチング液及び上記吹き飛ばされたエッチング液をガスとともに吸引する第１液吸引機構２１がチャックに設けられ、ガス噴射機構により吹き飛ばされたエッチング液をガスとともに吸引する第２液吸引機構２２がチャック及びウェーハの外周面より外方に設けられる。 （もっと読む）

【課題】 エピタキシャル成長時の基板温度を間接測定するアッパパイロメータを比較的短時間にかつ正確に校正して、エピタキシャル基板の品質を向上する。
【解決手段】 温度校正用サセプタ１７に取付けた熱電対２６によりアッパパイロメータ２２を校正した後に、ロアパイロメータ２３の測定値をアッパパイロメータの校正値に一致させる。次にサンプル基板１２上へのエピタキシャル成長時にアッパパイロメータにより間接測定した基板温度とエピタキシャル成長直後に測定したサンプル用基板のヘイズとの相関線を設定し、量産用基板上へのエピタキシャル成長時にアッパパイロメータにより基板温度Ｔｘを間接測定する。更にエピタキシャル成長直後に測定した量産用基板のヘイズを上記相関線に当てはめて量産用基板上へのエピタキシャル成長時の基板温度Ｔｙを推定した後に、この推定温度Ｔｙにアッパパイロメータの測定温度Ｔｘを一致させる。 （もっと読む）

【課題】高品質のウェーハについても結晶欠陥以外の箇所への銅の析出を防いで高い信頼性で検査することができる銅析出法によるウェーハ検査方法を提供する。
【解決手段】ウェーハの表面に絶縁膜を形成し、絶縁膜側に銅イオンを含むメタノール液を介在させて電極間に配置し、電極間に電圧を印加することによりウェーハ表面の欠陥部位に銅を析出させる。この際、まず絶縁膜側が負電位となるような電圧を印加することによりウェーハ表面の欠陥部位の酸化膜に絶縁破壊を生じさせ、その後、絶縁膜側が正電位となるような電圧を印加して、絶縁破壊した箇所に銅を析出させる。
（もっと読む）

【課題】トレンチの内部に埋め込まれたエピタキシャル層にボイドが生じることを回避する。
【解決手段】基板本体１３表面に第１エピタキシャル層１１を成長させる工程と、この第１エピタキシャル層１１に複数の第１トレンチ１４を形成する工程と、第１トレンチ１４の内部全体に第２エピタキシャル層１２を成長させる工程と、第２エピタキシャル層１２を研磨して平坦にする工程と、平坦にされた第２エピタキシャル層１２の上面に第１エピタキシャル層１１と同一組成の第３エピタキシャル層１６を更に成長させる工程と、この第３エピタキシャル層１６に第２トレンチ１７を形成して第１トレンチ１４を延長させる工程と、第２トレンチ１７の内部全体に第４エピタキシャル層１８を更に成長させる工程と、第４エピタキシャル層１８を研磨して平坦にする工程とを含む。 （もっと読む）

【課題】 ＳＯＩ領域とバルク領域の間の表面段差が無く、かつ、ＢＯＸ層エッジ部の基板表面突き出しが無いことによる基板表面の空洞が無い部分ＳＯＩ基板を形成させること。
【解決手段】 シリコン単結晶からなるシリコン基板１中に酸化層１９が部分的に埋め込まれたＳＯＩ基板２３の製造方法において、シリコン基板中に酸素イオンを注入して酸化層１９を形成する前に、シリコン基板１の酸化層１９（１７）に対応する領域の表面高さが他の領域の表面高さよりも高い段差８を形成する。この方法によれば、製品のＳＯＩ基板２３のＳＯＩ領域とバルク領域の間の表面段差が無く、かつ、ＢＯＸ層エッジ部の基板表面突き出しが無いことによる基板表面の空洞が無い部分ＳＯＩ基板を形成させることができる。 （もっと読む）

【課題】エピタキシャル膜によるトレンチの開口部での塞がりを抑制してトレンチ内の埋め込み性を向上する。
【解決手段】半導体基板の製造方法は、シリコン基板１３表面にエピタキシャル層１１を成長させ、このエピタキシャル層にトレンチ１４を形成し、トレンチの内部をエピタキシャル膜１２で埋め込む。トレンチの内部をエピタキシャル膜で埋め込む際にシリコンソースガスにハロゲン化物ガスを混合した混合ガスを原料ガスとして流通させ、ハロゲン化物ガスの標準流量をＸｓｌｍとし、シリコンソースガスが流通することにより成膜されるエピタキシャル膜の成膜速度をＹμｍ／分とするとき、トレンチのアスペクト比が１０未満のとき、Ｙ＜０．２Ｘ＋０．１０であり、そのアスペクト比が１０以上２０未満のとき、Ｙ＜０．２Ｘ＋０．０５であり、そのアスペクト比が２０以上のときＹ＜０．２Ｘである。 （もっと読む）

【課題】トレンチをエピタキシャル膜にて埋め込んで半導体基板を製造する上においてトレンチ開口部の塞がりの抑制と成長速度の向上の両立を図ることができる半導体基板の製造方法を提供する。
【解決手段】ｎ^＋シリコン基板１の上に形成したｎ型エピタキシャル膜２に、複数のトレンチ４を、トレンチ幅Ｗｔよりも、隣接するトレンチ４間の間隔Ｌｔを大きく形成する。トレンチ４内を含めたエピタキシャル膜２上に、エピタキシャル膜２の不純物濃度よりも高濃度なｐ型エピタキシャル膜２３を、少なくともトレンチ４の埋め込みの最終工程において、ｐ型エピタキシャル膜２３の成膜のために供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いて成膜し、トレンチ４の内部をｐ型エピタキシャル膜２３で埋め込む。 （もっと読む）

【課題】ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる半導体基板の製造方法およびエピタキシャル成長装置を提供する。
【解決手段】シリコン基板（１，２）の主表面２ａにトレンチ４を形成し、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ４内を含めたシリコン基板（１，２）の主表面２ａ上にエピタキシャル膜２０を成膜してトレンチ４の内部をエピタキシャル膜２０で埋め込み、さらに、平坦化のために、埋込用のエピタキシャル膜２０の上に、エピタキシャル膜２１を、シリコン基板（１，２）の主表面２ａでのエピタキシャル膜２０の成長速度よりも速い条件下で成膜する。 （もっと読む）

【課題】シリコン基板上のエピタキシャル膜に形成したトレンチ内に当該エピタキシャル膜とは逆導電型のエピタキシャル膜を埋め込んでなる半導体基板において所望のキャリア分布を得ることができるようにする。
【解決手段】ｎ^＋シリコン基板１の上にｎ型エピタキシャル膜２を形成し、この膜２にトレンチ４を形成する。トレンチ４内を含めたｎ型エピタキシャル膜２上にｐ型エピタキシャル膜２３を成膜してトレンチ４の内部を膜２３で埋め込む。この際、少なくとも埋め込みの最終工程において、ｐ型のエピタキシャル膜２３の成膜のために供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いる。シリコン基板１の不純物としての砒素の濃度を「α」、ｐ型エピタキシャル膜２３の不純物濃度を「β」としたとき、α≦３×１０^１９・Ｉｎ（β）−１×１０^２１を満足させる。 （もっと読む）