半導体基板の製造方法およびエピタキシャル成長装置
【課題】ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる半導体基板の製造方法およびエピタキシャル成長装置を提供する。
【解決手段】シリコン基板(1,2)の主表面2aにトレンチ4を形成し、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ4内を含めたシリコン基板(1,2)の主表面2a上にエピタキシャル膜20を成膜してトレンチ4の内部をエピタキシャル膜20で埋め込み、さらに、平坦化のために、埋込用のエピタキシャル膜20の上に、エピタキシャル膜21を、シリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜する。
【解決手段】シリコン基板(1,2)の主表面2aにトレンチ4を形成し、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ4内を含めたシリコン基板(1,2)の主表面2a上にエピタキシャル膜20を成膜してトレンチ4の内部をエピタキシャル膜20で埋め込み、さらに、平坦化のために、埋込用のエピタキシャル膜20の上に、エピタキシャル膜21を、シリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体基板の製造方法およびエピタキシャル成長装置に関するものである。
【背景技術】
【0002】
従来のMOSトランジスタに比較して、低オン抵抗を実現する素子として、スーパージャンクション構造のMOSトランジスタ(SJ−MOSトランジスタ)が知られている(例えば、特許文献1)。このSJ−MOSトランジスタはドリフト層領域における繰り返しのpnコラム構造が特徴であり、このpnコラムを形成するために複数の方法が提案されているが、その中で深さ方向の濃度分布を均一にできる方法として、基板にトレンチを形成した後に、LP−CVDによりトレンチ内をエピタキシャル成長する方法が知られている。
【0003】
一般的なLP−CVDによるトレンチ埋め込みでは開口部における成長速度が底部に比較して大きいために、開口部塞がりによりトレンチ内にボイドが形成されやすい。シラン系ガスとエッチングガスを同時に流すことによってトレンチ開口部が先に塞がるのを抑制することができる(特許文献2)。
【特許文献1】特開平9−266311号公報
【特許文献2】特開2004−273742号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
ところが、トレンチ埋め込みエピ工程後にはトレンチに起因する段差が形成されるため、平坦化のためのエピタキシャル成長を行ったり研磨をする必要がある。
本発明はこのような背景の下になされたものであり、その目的は、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる半導体基板の製造方法およびエピタキシャル成長装置を提供することにある。
【課題を解決するための手段】
【0005】
請求項1に記載の発明によれば、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ内を含めたシリコン基板の主表面上にエピタキシャル膜が成膜されてトレンチの内部がエピタキシャル膜で埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。また、第3工程においては、平坦化のために、第2工程での埋込用のエピタキシャル膜の上に、エピタキシャル膜が、第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜され、スループットが向上する。
【0006】
これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
ここで、請求項1に記載の半導体基板の製造方法において、請求項2に記載のように、第3工程において、前記第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下でエピタキシャル膜を成膜した後に、シリコン基板の主表面側の前記エピタキシャル膜を研磨してもよい。
【0007】
また、請求項1または2に記載の半導体基板の製造方法において、第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、請求項3に記載のように、ハロゲン化物ガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に少なくしたり、請求項4に記載のように、ハロゲン化物ガスを第3工程におけるエピタキシャル成長時には流さないようにしたり、請求項5に記載のように、シリコンソースガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に多くしたり、請求項6に記載のように、成長温度を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くしたり、請求項7に記載のように、成長圧力を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くするとよい。
【0008】
また、請求項1または2に記載の半導体基板の製造方法において、請求項8に記載のように、第2工程のエピタキシャル成長と第3工程のエピタキシャル成長は共に減圧CVDで行うようにしてもよい。また、請求項1または2に記載の半導体基板の製造方法において、請求項9に記載のように、第2工程でのエピタキシャル成長は減圧CVD成長方法で行うとともに、第3工程でのエピタキシャル成長は常圧CVD成長方法で行うようにしてもよい。
【0009】
請求項1または2に記載の半導体基板の製造方法において、請求項10に記載のように、第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、第2工程でのエピタキシャル成長が終了した後に、第3工程でのエピタキシャル成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも2つ以上を同時に高成長速度条件となるように切り替えるようにしてもよい。
【0010】
請求項1または2に記載の半導体基板の製造方法において、請求項11に記載のように、第2工程でのエピタキシャル成長中に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも1つを徐々に高成長速度条件となるように調整するようにしてもよい。
【0011】
請求項1〜11のいずれか1項に記載の半導体基板の製造方法において、請求項12に記載のように、第2工程において、シリコン基板の主表面側から、トレンチに埋め込むためのエピタキシャル膜の表面温度をパイロメータでモニターし、所定の測定温度におけるパイロメータの出力信号レベルが変化しなくなった時点で、第3工程での成長速度を速くする条件に切り替えるようにしてもよい。
【0012】
請求項13に記載の発明によれば、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりシリコン基板の主表面上には成長させずにトレンチ内のみにエピタキシャル膜が成長し、かつ、当該エピタキシャル膜がシリコン基板の主表面と面一となるまでトレンチがエピタキシャル膜によって埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。また、研磨を不要にできる。
【0013】
これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
請求項14に記載の発明によれば、第2工程において、マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ内のみにエピタキシャル膜が成長し、かつ、当該エピタキシャル膜がシリコン基板の主表面と面一となるまでトレンチがエピタキシャル膜によって埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。また、研磨を不要にできる。第3工程においてマスクが除去される。
【0014】
これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
請求項15に記載の発明によれば、第2工程において、マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ内のみにエピタキシャル膜が成長し、かつ、当該エピタキシャル膜がトレンチ形成用マスクの表面よりも高くなるまでトレンチがエピタキシャル膜によって埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。第3工程において、マスクをストッパとしてシリコン基板の主表面側のエピタキシャル膜が研磨されてシリコン基板の主表面側が平坦化され、第4工程においてマスクが除去される。
【0015】
これにより、研磨量を少なくできるとともにマスクをストッパとして用いることにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
【0016】
請求項16に記載の発明によれば、第2工程において、マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ内を含めたマスク上が成膜されてトレンチがエピタキシャル膜によって埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。第3工程において、マスクをストッパとしてマスクの上側の膜が研磨されてシリコン基板の主表面側が平坦化され、第4工程において、マスクが除去される。
【0017】
これにより、マスクをストッパとして用いることによって、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
請求項17に記載のように、請求項15または16に記載の半導体基板の製造方法において、第4工程においてマスクを除去した後に、シリコン基板の主表面側を犠牲層酸化するとともに犠牲酸化膜を除去するようにしてもよい。
【0018】
請求項16に記載の半導体基板の製造方法において、請求項18に記載のように、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりマスク上に単結晶の膜が形成されても、請求項19に記載のように、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりマスク上に多結晶の膜が形成されてもよい。
【0019】
請求項1〜19のいずれか1項に記載の半導体基板の製造方法において、請求項20に記載のように、ハロゲン化物ガスは塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用いるとよい。
【0020】
請求項1〜19のいずれか1項に記載の半導体基板の製造方法において、請求項21に記載のように、シリコンソースガスはモノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いるとよい。
【0021】
請求項1〜21のいずれか1項に記載の半導体基板の製造方法において、請求項22に記載のように、トレンチは底面が(110)面であり、側面に(111)面が含まれている、あるいは、請求項23に記載のように、トレンチは底面が(100)面であり、側面に(100)面が含まれているとよい。
【0022】
請求項1〜23のいずれか1項に記載の半導体基板の製造方法において、請求項24に記載のように、第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が10未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.1
を満たようにする、また、請求項25に記載のように、第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が10以上20未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.05
を満たすようにする、また、請求項26に記載のように、第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が20以上の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X
を満たすようにすると、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で効率よく埋め込むという観点から好ましいものとなる。
【0023】
エピタキシャル成長装置として、請求項27に記載の発明によれば、切替手段により、パイロメータで、シリコン基板の主表面側から、トレンチに埋め込むエピタキシャル膜の表面温度をモニターし、所定の測定温度におけるパイロメータの出力信号レベルが変化しなくなった時点で、第1のガス流量調整手段と第2のガス流量調整手段と温度調整手段と圧力調整手段のうちの少なくともいずれかにより、シリコンソースガスの流量、ハロゲン化物ガスの流量、成長温度、成長圧力のうちの少なくともいずれか1つを制御して成長速度を速くする条件に切り替える。これにより、請求項1に記載の半導体基板の製造方法を実施する装置として好ましいものとなる。
【発明を実施するための最良の形態】
【0024】
(第1の実施の形態)
以下、本発明を具体化した第1の実施形態を図面に従って説明する。
図1に、本実施の形態における縦型トレンチゲートMOSFETの断面図を示す。
【0025】
図1において、ドレイン領域となるn+シリコン基板1の上にエピタキシャル膜2が形成されているとともに同エピタキシャル膜2の上にエピタキシャル膜3が形成されている。下側のエピタキシャル膜2においてトレンチ4が並設され、トレンチ4はエピタキシャル膜2を貫通してn+シリコン基板1に達している。トレンチ4内にエピタキシャル膜5が埋め込まれている。トレンチ4内のエピタキシャル膜5の導電型はp型であるとともに、トレンチ4の横の領域6の導電型はn型である。このように横方向にp型領域(5)とn型領域6とが交互に配置され、これによりMOSFETのドリフト層がp/nコラム構造の、いわゆるスーパージャンクション構造をなしている。
【0026】
前述の上側のエピタキシャル膜3においてその表層部にはpウエル層7が形成されている。エピタキシャル膜3にはゲート用トレンチ8が並設され、このトレンチ8はエピタキシャル膜2に達している。トレンチ8の内面にはゲート酸化膜9が形成され、ゲート酸化膜9の内方にはポリシリコンゲート電極10が配置されている。エピタキシャル膜3の上面においてトレンチ8と接する部位での表層部にはn+ソース領域11が形成されている。また、p型エピタキシャル膜3の上面での表層部にはp+ソースコンタクト領域12が形成されている。
【0027】
n+シリコン基板1の下面にはドレイン電極(図示略)が形成され、ドレイン電極はn+シリコン基板1と電気的に接続されている。また、エピタキシャル膜3の上面にはソース電極(図示略)が形成され、ソース電極はn+ソース領域11およびp+ソースコンタクト領域12と電気的に接続されている。
【0028】
そして、ソース電圧をグランド電位、ドレイン電圧を正の電位にした状態においてゲート電位として所定の正の電圧を印加することにより、トランジスタ・オンとなる。トランジスタ・オン時においてはpウエル層7及びその下のp−領域でのゲート酸化膜9と接する部位に反転層が形成され、この反転層を通してソース・ドレイン間に電子が流れる(n+ソース領域11→pウエル層7及びその下のp−領域→n型領域6→n+シリコン基板1)。また、逆バイアス印加時(ソース電圧をグランド電位、ドレイン電圧を正の電位にした状態)においては、p型領域(5)とn型領域6とのpn接合部から空乏層が広がり、p型領域(5)およびn型領域6が空乏化して高耐圧化が図られる。
【0029】
次に、本実施の形態における縦型トレンチゲートMOSFETの製造方法を、図2,3を用いて説明する。
先に、本製造工程において使用するエピタキシャル成長装置について説明しておく。図4はエピタキシャル成長装置の概略構成図である。
【0030】
図4において、チャンバー30内には基板(ウエハ)32をチャックする台31が設けられている。基板(ウエハ)32は主表面にトレンチが形成されている。ランプ33によりシリコン基板(ウエハ)32を加熱することができる。チャンバー30には排気ポンプ34が接続されている。チャンバー30内にはSiH2Cl2(ジクロロシラン:DCS)等のシリコンソースガス、塩化水素ガス(HCl)等のハロゲン化物ガス、水素ガスを導入することができるようになっている。さらに、パイロメータ35が設置されており、このパイロメータ35によりエピタキシャル成長時のエピタキシャル膜の表面を観測することができるようになっている。つまり、チャンバー30内においてチャック台31に固定されたシリコン基板32でのエピタキシャル成膜時の表面温度をモニターすることができる。第1のガス流量調整手段としてのバルブ36aによりエピタキシャル成長のためにチャンバー30内に供給するシリコンソースガスの流量を調整することができるようになっている。第2のガス流量調整手段としてのバルブ36bによりエピタキシャル成長時にチャンバー30内に供給するハロゲン化物ガスの流量を調整することができる。バルブ36cにより水素ガス流量を調整できるようになっている。温度調整手段としての温度コントローラ37によりランプ33を介してチャンバー30内の成長温度を調整することができる。成長圧力調整手段としてのポンプ34によりチャンバー30内の成長圧力を調整することができる。切替手段としてのコントローラ38にはパイロメータ35、バルブ36a,36b,36c、温度コントローラ37、排気ポンプ34が接続されている。コントローラ38はパイロメータ35からの信号を入力するとともに、バルブ36a,36b,36c、温度コントローラ37、排気ポンプ34を駆動制御する。
【0031】
図6には、図4のエピタキシャル成長装置を用いてエピタキシャル成長する際のタイムチャートを示す。図6においては、エピタキシャル成長工程における成長速度(シリコン基板主表面での速度)、成長温度、ハロゲン化物ガス流量、シリコンソースガス流量、成長圧力、水素ガス流量、パイロメータの出力の推移を示す。
【0032】
まず、図2(a)に示すように、n+シリコン基板1を用意し、その上にn型のエピタキシャル膜2を成膜する。さらに、エピタキシャル膜2の上面を平坦化する。
引き続き、図2(b)に示すように、n型のエピタキシャル膜2に対しマスクを用いて異方性エッチング(RIE)、または、アルカリ性異方性エッチング液(KOH、TMAH等)によるウェットエッチングを行い、シリコン基板1に達するトレンチ4を形成する。このようにして、n+シリコン基板1とエピタキシャル膜2よりなるシリコン基板の主表面2aにトレンチ4を形成する。トレンチ4は、例えば、幅が0.8μm、深さが13μm程度である。
【0033】
ここで、使用する基板について言及する。図7に示すように、単結晶基板としてSi(110)基板を用い、その上にエピタキシャル膜40を形成したものを用いる。これにより、トレンチ底面が(110)面であるとともに、トレンチ41の側面に(111)面が含まれる。この面方位を用いることにより、LP−CVDを用いたトレンチ埋め込みエピで埋め込み形状が最も優れたものとなり、ボイドレス埋め込み可能で、さらに、スループット向上を図ることができる。また、基板及びトレンチの面方位をこのように設定すれば、トレンチをTMAHやKOHなどのウェット加工を適用できるため、ドライエッチングを用いた場合に対してトレンチ面のダメージを低減できる。
【0034】
あるいは、図8に示すように、単結晶基板としてSi(100)基板を用い、その上にエピタキシャル膜50を形成したものを用いる。これにより、トレンチ底面が(100)面であるとともに、トレンチ51の側面に(100)面が含まれる。デバイスの特性が最も優れた面方位はSi(100)であり、p/nコラムのトレンチ側面の面方位もSi(100)とすることにより、全ての面方位がSi(100)となり、トレンチ埋め込みエピ成長をする上で、トレンチ内で面方位の依存性がなくなる。
【0035】
そして、図2(c)に示すように、トレンチ4内を含めたエピタキシャル膜2の上に(主表面2a上に)エピタキシャル膜20を成膜して同エピタキシャル膜20によりトレンチ4の内部を埋め込む。このとき、図6においてt1のタイミングにて成長を開始する。具体的には、チャンバー内の温度を上げるとともに、ハロゲン化物ガスを必要量流し、かつ、シリコンソースガスを必要量流し、かつ、チャンバー内の成膜圧力として減圧環境とし、かつ、水素ガスを流す。例えば、シリコンソースガスとしてSiH2Cl2(ジクロロシラン:DCS)を用い、ハロゲン化物ガスとして塩化水素(HCl)を混合したガスを用い、かつ、減圧エピタキシャル成長によりトレンチ4内を埋め込む。この際、図9に示すように、エピタキシャル膜60に形成したトレンチに対する元素(塩素原子61とシリコン原子62)の挙動しては、トレンチ開口部では塩素原子(Cl原子)61がシリコン表面に付着するため、トレンチ底部からシリコンが成長する。
【0036】
代表的な埋込エピの成長条件としては、図6において、成長温度が960℃、成長圧力が40Torr、DCSの流量=0.1slm、水素ガス(H2)の流量=30slm、塩化水素ガス(HCl)の流量=0.5slmである。この条件におけるトレンチ表面(基板主表面)での成長速度は数10〜100nm/min程度である。
【0037】
このトレンチ4の内部をエピタキシャル膜20で埋め込む工程において、エピタキシャル膜20の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いるが、具体的には、シリコンソースガスとして、モノシラン(SiH4)、ジシラン(Si2H6)、ジクロロシラン(SiH2Cl2)、トリクロロシラン(SiHCl3)、四塩化シリコン(SiCl4)のいずれかを用いる。特に、シリコンソースガスとして、モノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いるとよい。ハロゲン化物ガスとして、塩化水素(HCl)、塩素(Cl2)、フッ素(F2)、三フッ化塩素(ClF3)、フッ化水素(HF)、臭化水素(HBr)のいずれかを用いる。
【0038】
一方、図2(c)でのエピタキシャル膜20を成膜する際に(エピタキシャル成長する際に)、トレンチのアスペクト比に応じて、次のようにする。
トレンチのアスペクト比が10未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.1
を満たすようにする。
【0039】
トレンチのアスペクト比が10以上20未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.05
を満たすようにする。
【0040】
トレンチのアスペクト比が20以上の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X
を満たすようにする。こうすると、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で効率よく埋め込むという観点から好ましい。
【0041】
その根拠となる実験結果を図10,11,12に示す。図10,11,12において、横軸に塩化水素の標準流量X[slm]をとり、縦軸に成長速度Y[μm/分]をとっている。図10はアスペクト比が「5」の場合であり、図11はアスペクト比が「15」の場合であり、図12はアスペクト比が「25」の場合である。図10,11,12において、黒丸はボイドが有ったことを、白丸はボイドが無かったことを示す。そして、各図において塩化水素の標準流量が多くなればエピタキシャル膜の成長速度が速くてもボイドが発生しないことが分かる。また、同じ塩化水素の標準流量ならば、アスペクト比が大きいほどエピタキシャル膜の成長速度を低くしなければボイドの発生を防止できないことが分かる。各図においてボイドの発生の有無の境界を表す式が、図10においてはY=0.2X+0.1、図11においてはY=0.2X+0.05、図12においてはY=0.2Xであり、各式よりも下の領域であれば、ボイドは発生しない。なお、トレンチのアスペクト比とは、図2(b)に示すように、B/A、即ち、トレンチの深さ/トレンチの幅である。
【0042】
また、エピタキシャル膜20を反応律速の条件下で成膜する。特に、シリコンソースガスとしてモノシランまたはジシランを用いた場合において成膜温度の上限を950℃とする。シリコンソースガスとしてジクロロシランを用いた場合において成膜温度の上限を1100℃とする。シリコンソースガスとしてトリクロロシランを用いた場合において成膜温度の上限を1150℃とする。シリコンソースガスとして四塩化シリコンを用いた場合において成膜温度の上限を1200℃とする。このようにすることにより、結晶欠陥が発生することなくエピタキシャル成長することができることを実験的に確認している。
【0043】
このようにしてトレンチ4内のエピタキシャル膜20の埋め込みが完了すると、引き続き、図3(a)に示すように、平坦化のためのエピタキシャル成長を行ってエピタキシャル膜20の上にエピタキシャル膜21を形成する。つまり、シリコンソースガスとハロゲン化物ガスを用いてトレンチ底部から埋め込みエピ成長させると、トレンチに起因する段差が形成される。研磨工程を考慮すると、研磨量を小さくするには基板主表面を平坦化することが望ましく、トレンチ埋め込みエピ後に、平坦化のためにエピタキシャル成長させる。この平坦化エピにおいては、トレンチ埋め込みエピにおける基板主表面2aでのエピタキシャル膜20の成長速度よりも速い成長下で成膜する。具体的には、図6において(i)〜(iv)の少なくともいずれかの成膜条件を変更する。
【0044】
(i)成長温度を、埋め込みエピ成長時に比べ高くする。
(ii)ハロゲン化物ガスを流さない、あるいは、ハロゲン化物ガスの流量を、埋め込みエピ成長時に比べ少なくする。
【0045】
(iii)シリコンソースガスの流量を埋め込みエピ成長時に比べ多くする。
(iv)成長圧力を埋め込みエピ成長時に比べ高くする。
これにより、図6で(v)で示すように、平坦化エピにおいてはシリコン基板(1,2)の主表面(平面)2aでのシリコンの成長速度が速い条件下とすることができる。
【0046】
ここで、平坦化エピ工程においてシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜すべく、埋め込みエピタキシャル成長が終了した後に、平坦化エピ成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも2つ以上を同時に高成長速度条件となるように切り替えるようにしてもよい。
【0047】
また、トレンチ埋込の完了は次のようにして検出する。
エピ成長中にパイロメータの出力をモニターしてトレンチが埋め込まれると、メーター出力値が図6のt2のタイミングに示すように変化しなくなる。図4のコントローラ38は、このタイミングt2でトレンチ埋め込み完了を検知して成長速度を速くする条件に切り替える。つまり、切替手段としてのコントローラ38は、パイロメータ35で、シリコン基板32の主表面側から、トレンチに埋め込むエピタキシャル膜の表面温度をモニターし、所定の測定温度におけるパイロメータ35の出力信号レベルが変化しなくなった時点で、バルブ36a(第1のガス流量調整手段)とバルブ36b(第2のガス流量調整手段)と温度コントローラ37(温度調整手段)とポンプ34(成長圧力調整手段)のうちの少なくともいずれかより、シリコンソースガスの流量、ハロゲン化物ガスの流量、成長温度、成長圧力のうちの少なくともいずれか1つを制御して成長速度を大きくする条件に切り替える。
【0048】
図5にはエピタキシャル成長速度に関する測定結果を示す。図5において、横軸に温度をとり、縦軸に成長速度比をとり、ジクロロシランのみの場合と、ジクロロシランと塩化水素の混合ガスを用いて成長した場合を示す。この図5から、ジクロロシランと塩化水素の混合ガスを用いて成長した場合に比べ、ジクロロシランのみを用いて成長した方が成長を速くすることができることが分かる。また、温度は高い方が成長を速くすることができることが分かる。
【0049】
平坦化エピにおいて、成長温度を960℃から990℃にするとともに、真空度を40Torrから80Torrにする場合での、代表的な成長速度は数μm/minである。よって、平坦化するためのエピ膜厚を3μmとした場合、上述した数10〜100nm/minという成長速度となるトレンチ埋込条件と同様のエピ(HClを用いた混合エピ)を用いると30分(=3[μm]/0.1[μm/min])かかるが、3分(=3[μm]/1[μm/min])に短縮できる。そのため、エピ工程のスループットを向上できる。
【0050】
平坦化エピ成長が終了すると、図3(a)でのエピタキシャル膜21の上面側から平坦化研磨を行う。即ち、基板主表面2a側のエピタキシャル膜21,20を研磨する。この研磨により図3(b)に示すようにエピタキシャル膜(n型シリコン層)2を露出させる。このようにして、横方向にp型領域(5)とn型領域6とが交互に配置される。なお、研磨は必要に応じて行えばよい。
【0051】
そして、図3(c)に示すように、エピタキシャル膜2の上にp−型エピタキシャル膜3を成膜する。さらに、図1に示すように、pウエル層7、トレンチ8、ゲート酸化膜9、ポリシリコンゲート電極10、n+ソース領域11、p+ソースコンタクト領域12を形成する。さらに、電極および配線を形成する。
【0052】
次に、このような製造工程において、図2(c),図3(a)に示すエピ成膜工程について、詳しく説明する。
図24には、図2,図3に代わる比較のための製造工程図を示す。図25は、図6に代わる比較のためのタイムチャートである。
【0053】
図24(a)に示すように、n+シリコン基板100上にn型エピタキシャル膜101を形成し、図24(b)に示すように、n型エピタキシャル膜101に対しエッチングによりトレンチ102を形成し、図24(c),(d)に示すように、シリコンソースガスとハロゲン化物ガスを用いたトレンチ埋め込みエピを行ってエピタキシャル膜104を形成し、図24(e)に示すように、平坦化エピを行ってエピタキシャル膜105を形成し、図24(f)に示すように、エピタキシャル膜104,105を研磨する。このようにボイドレス埋込を実現するためにはDCSなどのシリコンソースガスとHClなどのハロゲン化物ガスを同時に流すことによりトレンチ底部から選択成長させることができる。これはハロゲン化物ガスのため、特に基板主表面やトレンチ開口部におけるシリコンの成長を抑制できるため、トレンチ底部からの選択成長が支配的となる。
【0054】
このような基板製作工程においては、トレンチ埋め込みエピはボイドレス化のために低温の反応律速条件下で成膜し、さらにHClなどのハロゲン化物ガスを用いた選択エピを用いており、このトレンチ埋め込み条件を用いて平坦化エピをすると成長速度が遅いことからスループットが悪くなる。また、シリコンソースガスとハロゲン化物ガスを用いた選択成長を用いるために、図9に示したように、基板主表面ではハロゲン元素による付着効果のために成長速度が小さい。さらに、研磨レス工程、あるいは、研磨量を低減することで研磨工程のスループットを向上させる必要がある。
【0055】
これに対し本実施形態では以下のようになる。
平坦化エピはトレンチ埋め込みエピ工程と異なり、選択性が必要ないため成膜温度の低温化による反応律速条件下での成膜やハロゲン化物ガスによるトレンチ開口部におけるシリコン成長抑制といった成膜条件は必要がない。そこで、平坦化エピ条件として、例えば、HClガスの供給をストップしたり、反応律速条件から供給律速条件に成膜条件を切り替える等をすることで平坦化エピに要する成膜時間を短縮化し、トレンチエピ工程のスループットを向上できる。
【0056】
上記実施形態によれば、以下のような効果を得ることができる。
(イ)半導体基板の製造方法として、シリコン基板(1,2)の主表面2aにトレンチ4を形成する第1工程と、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ4内を含めたシリコン基板(1,2)の主表面2a上にエピタキシャル膜20を成膜してトレンチ4の内部をエピタキシャル膜20で埋め込む第2工程と、平坦化のために、第2工程での埋込用のエピタキシャル膜20の上に、エピタキシャル膜21を、第2工程におけるシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜する第3工程と、を有する。よって、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ4内を含めたシリコン基板(1,2)の主表面2a上にエピタキシャル膜20が成膜されてトレンチ4の内部がエピタキシャル膜20で埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。また、第3工程においては、第2工程での埋込用のエピタキシャル膜20の上に、エピタキシャル膜21が、第2工程におけるシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜され、スループットが向上する。また、研磨を不要にすることが可能となる。これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
【0057】
(ロ)第3工程において、第2工程におけるシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下でエピタキシャル膜21を成膜した後に、シリコン基板(1,2)の主表面2a側のエピタキシャル膜20,21を研磨した。これにより、より平坦化することができる。
【0058】
(ハ)第3工程においてエピタキシャル膜21を第2工程におけるシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜すべく、以下のいずれかを行った。
・ハロゲン化物ガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に少なくした。
・ハロゲン化物ガスを第3工程におけるエピタキシャル成長時には流さないようにした。
・シリコンソースガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に多くした。
・成長温度を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くした。
・成長圧力を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くした。
【0059】
(ニ)第2工程のエピタキシャル成長と第3工程のエピタキシャル成長は共に減圧CVDで行うようにすると、効率がよい。
(ホ)第3工程においてエピタキシャル膜21を第2工程におけるシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜すべく、第2工程でのエピタキシャル成長が終了した後に、第3工程でのエピタキシャル成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも2つ以上を同時に高成長速度条件となるように切り替えるようにした。これによって、よりスループットの向上を図ることができる。
【0060】
(ヘ)第2工程において、シリコン基板(1,2)の主表面2a側から、トレンチ4に埋め込むためのエピタキシャル膜20の表面温度をパイロメータ35でモニターし、所定の測定温度におけるパイロメータ35の出力信号レベルが変化しなくなった時点で、第3工程での成長速度を速くする条件に切り替えるようにした。これにより、埋め込みエピの完了を確実に検出することができる。
【0061】
(ト)エピタキシャル成長装置として、チャンバー30内に配置され、主表面にトレンチが形成されたシリコン基板32を固定するチャック台31と、エピタキシャル成長のためにチャンバー30内に供給するシリコンソースガスの流量を調整するための第1のガス流量調整手段(36a)と、エピタキシャル成長時にチャンバー30内に供給するハロゲン化物ガスの流量を調整するための第2のガス流量調整手段(36b)と、チャンバー30内の成長温度を調整するための温度調整手段(37)と、チャンバー30内の成長圧力を調整するための圧力調整手段(34)と、チャンバー30内においてチャック台31に固定されたシリコン基板32でのエピタキシャル成膜時の表面温度をモニターするパイロメータ35と、パイロメータ35で、シリコン基板32の主表面側から、トレンチに埋め込むエピタキシャル膜の表面温度をモニターし、所定の測定温度におけるパイロメータ35の出力信号レベルが変化しなくなった時点t2で、第1のガス流量調整手段(36a)と第2のガス流量調整手段(36b)と温度調整手段(37)と圧力調整手段(34)のうちの少なくともいずれかにより、シリコンソースガスの流量、ハロゲン化物ガスの流量、成長温度、成長圧力のうちの少なくともいずれか1つを制御して成長速度を速くする条件に切り替える切替手段(38)と、を備えた。
【0062】
よって、埋め込みエピとその後の平坦化エピを自動制御することができる。
なお、第2工程でのエピタキシャル成長は減圧CVD成長方法で行うとともに、第3工程でのエピタキシャル成長は常圧CVD成長方法で行うようにしてもよい。
【0063】
また、図13に示すように、埋め込みエピ成長中(第2工程のエピタキシャル成長中)に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも1つを徐々に連続的に高成長速度条件となるように調整してもよく、あるいは、図14に示すように、階段状に高成長速度条件となるように調整してもよい。これらの成長パラメータは1つのパラメータを変更しても複数を組み合わせてもよい。
【0064】
このようにすると、埋込エピの成長速度は、図15(a)に示すようにトレンチ埋込初期のアスペクト比が大きいときは、成長速度を小さくし(高選択比成膜条件)、図15(b)に示すようにアスペクト比が小さい時には成長速度を大きくすることで、埋め込みに要する時間を短くできる。即ち、トレンチ埋込エピ時においても、トレンチの埋込エピ過程におけるアスペクト比の変化に合わせて成膜条件を変更することでトレンチエピ工程全体のスループットを向上できる。
(第2の実施の形態)
次に、第2の実施形態を、第1の実施形態との相違点を中心に説明する。
【0065】
図16には、図2,3に代わる本実施形態における製造工程図を示す。図17は、図6に代わる本実施形態におけるタイムチャートである。
図16(a)に示すように、シリコン基板70の上にエピタキシャル膜71を形成してシリコン基板とする。そして、図16(b)に示すように、シリコン基板(70,71)の主表面71aにトレンチ72を形成する(第1工程)。
【0066】
その後、図16(c)に示すように、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりシリコン基板(70,71)の主表面71a上には成長させずにトレンチ72内のみにエピタキシャル膜73を成膜する。このとき、図17に示すように、図25の比較例に比べてハロゲン化物ガスの流量を大きくする、あるいは成長温度を低温化することで選択性の高いエピ条件とし、シリコン基板(70,71)の主表面71a上には成長させずにトレンチ72内のみにエピタキシャル膜73を成長する。詳しくは、トレンチ底面から成長する。そして、図16(d),(e)に示すように、当該エピタキシャル膜73がシリコン基板(70,71)の主表面71aと面一となるまでトレンチ72をエピタキシャル膜73によって埋め込む(第2工程)。
【0067】
このようにして、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりシリコン基板(70,71)の主表面71a上には成長させずにトレンチ72内のみにエピタキシャル膜73を成長し、かつ、エピタキシャル膜73がシリコン基板(70,71)の主表面71aと面一となるまでトレンチ72をエピタキシャル膜73によって埋め込む。この埋め込みではハロゲン化物ガスの供給によりボイドの発生を抑制できる。よって、主表面71aには成膜しないため研磨工程を省略できる(研磨を不要にできる)。これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
(第3の実施の形態)
次に、第3の実施形態を、第1の実施形態との相違点を中心に説明する。
【0068】
図18には、図2,3に代わる本実施形態における製造工程図を示す。図19は、図6に代わる本実施形態におけるタイムチャートである。
図18(a)に示すように、シリコン基板80の上にエピタキシャル膜81を形成してシリコン基板を構成する。そして、図18(b)に示すように、シリコン基板(80,81)の主表面81aにトレンチ形成用マスク82を配置し、マスク82におけるトレンチ形成用マスク開口部82aからシリコン基板(81)をエッチングしてトレンチ83を形成する(第1工程)。マスク82としてシリコン酸化膜を用いる。
【0069】
その後、図18(c),(d)に示すように、マスク82を残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴う減圧エピタキシャル成長によりトレンチ83内のみにエピタキシャル膜84を成長し、かつ、図18(e)に示すように、エピタキシャル膜84がシリコン基板(80,81)の主表面81aと面一となるまでトレンチ83をエピタキシャル膜84によって埋め込む(第2工程)。即ち、図19に示すように、図25の場合には基板主表面上に成膜していたが、本実施形態では、成膜条件に対するシリコン(Si)とシリコン酸化膜(SiO2)の選択性を利用して基板主表面81a(酸化膜上)には成長させずにトレンチ83内に埋め込む。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。
【0070】
そして、図18(f)に示すように、マスク82を除去する(第3工程)。
このようにして本実施形態では、主表面81aには成膜しないため研磨工程を省略できる(研磨を不要にできる)。これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
(第4の実施の形態)
次に、第4の実施形態を、第1の実施形態との相違点を中心に説明する。
【0071】
図20には、図2,3に代わる本実施形態における製造工程図を示す。図21は、図6に代わる本実施形態におけるタイムチャートである。
図20(a)に示すように、シリコン基板90の上にエピタキシャル膜91を形成してシリコン基板を構成する。そして、図20(b)に示すように、シリコン基板(90,91)の主表面91aにトレンチ形成用マスク92を配置し、マスク92におけるトレンチ形成用マスク開口部92aからシリコン基板(91)をエッチングしてトレンチ93を形成する(第1工程)。マスク92としてシリコン酸化膜を用いる。
【0072】
その後、図20(c)に示すように、マスク92を残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴う減圧エピタキシャル成長によりトレンチ93内のみにエピタキシャル膜94を成長し、かつ、図20(d)に示すように、エピタキシャル膜94がトレンチ形成用マスク92の表面よりも高くなるまでトレンチ93をエピタキシャル膜94によって埋め込む(第2工程)。つまり、シリコンソースガスとハロゲン化物ガスを用いた選択エピ条件を用い、図21に示すように、マスク92上には成長させないようにする。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。
【0073】
さらに、図20(e)に示すように、マスク92をストッパとしてシリコン基板(90,91)の主表面91a側のエピタキシャル膜94を研磨してシリコン基板(90,91)の主表面91a側を平坦化する(第3工程)。このときマスク(酸化膜)92を終点として研磨することができる。この際、シリコン全面を研磨する場合に比較して研磨する領域は埋め込みエピした領域のみであり、研磨量を低減することができるため、スループットを向上できる。また、研磨のバラツキはマスク(酸化膜)92の膜厚バラツキで決まるので、面内のp/nコラム層の膜厚均一性も向上する。
【0074】
引き続き、マスク92を除去する(第4工程)。そして、図20(f)に示すように、より完全に平坦化すべく、シリコン基板(90,91)の主表面91a側を犠牲層酸化するとともに犠牲酸化膜を除去する。なお、犠牲層酸化および犠牲酸化膜の除去は、必要に応じて行えばよい。
【0075】
このようにして本実施形態においては、研磨量を少なくできるとともにマスクをストッパとして用いることにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
(第5の実施の形態)
次に、第5の実施形態を、第4の実施形態との相違点を中心に説明する。
【0076】
図22には、本実施形態における製造工程図を示す。
前述の図20(a)に示すように、シリコン基板90の上にエピタキシャル膜91を形成し、図20(b)に示すように、シリコン基板(90,91)の主表面91aにトレンチ形成用マスク92を配置し、マスク92におけるトレンチ形成用マスク開口部92aからシリコン基板(91)をエッチングしてトレンチ93を形成する(第1工程)。
【0077】
そして、図22(a),(b),(c)に示すように、マスク92を残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ4内を含めたマスク92上に成膜してトレンチ93をエピタキシャル膜95によって埋め込む(第2工程)。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。このときマスク92の上面における膜は単結晶化された膜(単結晶の膜)96でも、図23(c)に示すように多結晶化された膜(多結晶の膜)97でもよい。即ち、トレンチ埋め込みエピタキシャル成長の膜厚を厚くすると選択性、つまり、ハロゲン化物ガスとシリコンソースガスの割合によって、出来上がりの構造が異なる。選択性が高い場合(ハロゲン化物ガスの流量を大きくする場合)、マスク(酸化膜)92上に単結晶が成長し、選択性が低い場合(HClが少ない場合)、マスク(酸化膜)92の全面または一部に多結晶シリコンが成長する。このようにして、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりマスク上に単結晶の膜96が形成されても、マスク上に多結晶の膜97が形成されてもよい。
【0078】
その後、図22(d)や図23(d)に示すように、マスク92をストッパとしてマスク92の上側の膜(図22(c)の膜95,96、図23(c)の膜95,97)を研磨してシリコン基板(90,91)の主表面91a側を平坦化する(第3工程)。
【0079】
引き続き、図22(e)に示すように、マスク92を除去する(第4工程)。その後、より完全に平坦化すべく、シリコン基板(90,91)の主表面91a側を犠牲層酸化するとともに犠牲酸化膜を除去する。なお、犠牲層酸化および犠牲酸化膜の除去は、必要に応じて行えばよい。
【0080】
このように本実施形態においては、マスクをストッパとして用いることにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。第2〜第5の実施形態においても、第1の実施形態で説明したようにトレンチ埋め込みエピ時にトレンチのアスペクト比に応じて、Y<0.2X+0.1、Y<0.2X+0.05、Y<0.2Xを満たすようにするとよい。また、ハロゲン化物ガスは塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用い、シリコンソースガスはモノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いるとよい。また、トレンチは底面が(110)面であり、側面に(111)面が含まれている、あるいは、トレンチは底面が(100)面であり、側面に(100)面が含まれているとよい。
【0081】
これまでの説明ではn+基板にn型エピタキシャル膜を形成し、これをシリコン基板として、その主表面(上面)にトレンチを形成する場合について説明したが、バルク基板に直接、トレンチを形成する場合に適用してもよい。
【図面の簡単な説明】
【0082】
【図1】第1の実施の形態における縦型トレンチゲートMOSFETの縦断面図。
【図2】(a)〜(c)は製造工程を説明するための縦型トレンチゲートMOSFETの断面図。
【図3】(a)〜(c)は製造工程を説明するための縦型トレンチゲートMOSFETの断面図。
【図4】エピタキシャル成長装置の概略構成図。
【図5】温度と成長速度比の関係を示す図。
【図6】第1の実施の形態におけるタイムチャート。
【図7】(a),(b)はウエハの平面およびトレンチの断面を示す図。
【図8】(a),(b)はウエハの平面およびトレンチの断面を示す図。
【図9】エピ成長時の元素の挙動を説明する断面図。
【図10】塩化水素の標準流量とエピタキシャル膜の成長速度についてのボイドの発生の有無を調べた結果を示す図。
【図11】塩化水素の標準流量とエピタキシャル膜の成長速度についてのボイドの発生の有無を調べた結果を示す図。
【図12】塩化水素の標準流量とエピタキシャル膜の成長速度についてのボイドの発生の有無を調べた結果を示す図。
【図13】タイムチャート。
【図14】タイムチャート。
【図15】(a),(b)はエピ成長工程を説明するための断面図。
【図16】(a)〜(e)は第2の実施の形態における製造工程を説明するための断面図。
【図17】第2の実施の形態におけるタイムチャート。
【図18】(a)〜(f)は第3の実施の形態における製造工程を説明するための断面図。
【図19】第3の実施の形態におけるタイムチャート。
【図20】(a)〜(f)は第4の実施の形態における製造工程を説明するための断面図。
【図21】第4の実施の形態におけるタイムチャート。
【図22】(a)〜(e)は第5の実施の形態における製造工程を説明するための断面図。
【図23】(a)〜(e)は第5の実施の形態における製造工程を説明するための断面図。
【図24】(a)〜(f)は比較のための製造工程を説明するための断面図。
【図25】比較のためのタイムチャート。
【符号の説明】
【0083】
1…n+シリコン基板、2…エピタキシャル膜、2a…主表面、4…トレンチ、5…エピタキシャル膜、6…n型領域、20…エピタキシャル膜、21…エピタキシャル膜、30…チャンバー、34…ポンプ、35…パイロメータ、36a,36b,36c…バルブ、37…温度コントローラ、38…コントローラ、70…シリコン基板、71…エピタキシャル膜、71a…主表面、72…トレンチ、73…エピタキシャル膜、80…シリコン基板、81…エピタキシャル膜、81a…主表面、82…マスク、82a…マスク開口部、83…トレンチ、84…エピタキシャル膜、90…シリコン基板、91…エピタキシャル膜、91a…主表面、92…マスク、92a…マスク開口部、93…トレンチ、94…エピタキシャル膜、95…エピタキシャル膜。
【技術分野】
【0001】
本発明は、半導体基板の製造方法およびエピタキシャル成長装置に関するものである。
【背景技術】
【0002】
従来のMOSトランジスタに比較して、低オン抵抗を実現する素子として、スーパージャンクション構造のMOSトランジスタ(SJ−MOSトランジスタ)が知られている(例えば、特許文献1)。このSJ−MOSトランジスタはドリフト層領域における繰り返しのpnコラム構造が特徴であり、このpnコラムを形成するために複数の方法が提案されているが、その中で深さ方向の濃度分布を均一にできる方法として、基板にトレンチを形成した後に、LP−CVDによりトレンチ内をエピタキシャル成長する方法が知られている。
【0003】
一般的なLP−CVDによるトレンチ埋め込みでは開口部における成長速度が底部に比較して大きいために、開口部塞がりによりトレンチ内にボイドが形成されやすい。シラン系ガスとエッチングガスを同時に流すことによってトレンチ開口部が先に塞がるのを抑制することができる(特許文献2)。
【特許文献1】特開平9−266311号公報
【特許文献2】特開2004−273742号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
ところが、トレンチ埋め込みエピ工程後にはトレンチに起因する段差が形成されるため、平坦化のためのエピタキシャル成長を行ったり研磨をする必要がある。
本発明はこのような背景の下になされたものであり、その目的は、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる半導体基板の製造方法およびエピタキシャル成長装置を提供することにある。
【課題を解決するための手段】
【0005】
請求項1に記載の発明によれば、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ内を含めたシリコン基板の主表面上にエピタキシャル膜が成膜されてトレンチの内部がエピタキシャル膜で埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。また、第3工程においては、平坦化のために、第2工程での埋込用のエピタキシャル膜の上に、エピタキシャル膜が、第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜され、スループットが向上する。
【0006】
これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
ここで、請求項1に記載の半導体基板の製造方法において、請求項2に記載のように、第3工程において、前記第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下でエピタキシャル膜を成膜した後に、シリコン基板の主表面側の前記エピタキシャル膜を研磨してもよい。
【0007】
また、請求項1または2に記載の半導体基板の製造方法において、第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、請求項3に記載のように、ハロゲン化物ガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に少なくしたり、請求項4に記載のように、ハロゲン化物ガスを第3工程におけるエピタキシャル成長時には流さないようにしたり、請求項5に記載のように、シリコンソースガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に多くしたり、請求項6に記載のように、成長温度を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くしたり、請求項7に記載のように、成長圧力を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くするとよい。
【0008】
また、請求項1または2に記載の半導体基板の製造方法において、請求項8に記載のように、第2工程のエピタキシャル成長と第3工程のエピタキシャル成長は共に減圧CVDで行うようにしてもよい。また、請求項1または2に記載の半導体基板の製造方法において、請求項9に記載のように、第2工程でのエピタキシャル成長は減圧CVD成長方法で行うとともに、第3工程でのエピタキシャル成長は常圧CVD成長方法で行うようにしてもよい。
【0009】
請求項1または2に記載の半導体基板の製造方法において、請求項10に記載のように、第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、第2工程でのエピタキシャル成長が終了した後に、第3工程でのエピタキシャル成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも2つ以上を同時に高成長速度条件となるように切り替えるようにしてもよい。
【0010】
請求項1または2に記載の半導体基板の製造方法において、請求項11に記載のように、第2工程でのエピタキシャル成長中に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも1つを徐々に高成長速度条件となるように調整するようにしてもよい。
【0011】
請求項1〜11のいずれか1項に記載の半導体基板の製造方法において、請求項12に記載のように、第2工程において、シリコン基板の主表面側から、トレンチに埋め込むためのエピタキシャル膜の表面温度をパイロメータでモニターし、所定の測定温度におけるパイロメータの出力信号レベルが変化しなくなった時点で、第3工程での成長速度を速くする条件に切り替えるようにしてもよい。
【0012】
請求項13に記載の発明によれば、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりシリコン基板の主表面上には成長させずにトレンチ内のみにエピタキシャル膜が成長し、かつ、当該エピタキシャル膜がシリコン基板の主表面と面一となるまでトレンチがエピタキシャル膜によって埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。また、研磨を不要にできる。
【0013】
これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
請求項14に記載の発明によれば、第2工程において、マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ内のみにエピタキシャル膜が成長し、かつ、当該エピタキシャル膜がシリコン基板の主表面と面一となるまでトレンチがエピタキシャル膜によって埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。また、研磨を不要にできる。第3工程においてマスクが除去される。
【0014】
これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
請求項15に記載の発明によれば、第2工程において、マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ内のみにエピタキシャル膜が成長し、かつ、当該エピタキシャル膜がトレンチ形成用マスクの表面よりも高くなるまでトレンチがエピタキシャル膜によって埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。第3工程において、マスクをストッパとしてシリコン基板の主表面側のエピタキシャル膜が研磨されてシリコン基板の主表面側が平坦化され、第4工程においてマスクが除去される。
【0015】
これにより、研磨量を少なくできるとともにマスクをストッパとして用いることにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
【0016】
請求項16に記載の発明によれば、第2工程において、マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ内を含めたマスク上が成膜されてトレンチがエピタキシャル膜によって埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。第3工程において、マスクをストッパとしてマスクの上側の膜が研磨されてシリコン基板の主表面側が平坦化され、第4工程において、マスクが除去される。
【0017】
これにより、マスクをストッパとして用いることによって、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
請求項17に記載のように、請求項15または16に記載の半導体基板の製造方法において、第4工程においてマスクを除去した後に、シリコン基板の主表面側を犠牲層酸化するとともに犠牲酸化膜を除去するようにしてもよい。
【0018】
請求項16に記載の半導体基板の製造方法において、請求項18に記載のように、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりマスク上に単結晶の膜が形成されても、請求項19に記載のように、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりマスク上に多結晶の膜が形成されてもよい。
【0019】
請求項1〜19のいずれか1項に記載の半導体基板の製造方法において、請求項20に記載のように、ハロゲン化物ガスは塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用いるとよい。
【0020】
請求項1〜19のいずれか1項に記載の半導体基板の製造方法において、請求項21に記載のように、シリコンソースガスはモノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いるとよい。
【0021】
請求項1〜21のいずれか1項に記載の半導体基板の製造方法において、請求項22に記載のように、トレンチは底面が(110)面であり、側面に(111)面が含まれている、あるいは、請求項23に記載のように、トレンチは底面が(100)面であり、側面に(100)面が含まれているとよい。
【0022】
請求項1〜23のいずれか1項に記載の半導体基板の製造方法において、請求項24に記載のように、第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が10未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.1
を満たようにする、また、請求項25に記載のように、第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が10以上20未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.05
を満たすようにする、また、請求項26に記載のように、第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が20以上の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X
を満たすようにすると、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で効率よく埋め込むという観点から好ましいものとなる。
【0023】
エピタキシャル成長装置として、請求項27に記載の発明によれば、切替手段により、パイロメータで、シリコン基板の主表面側から、トレンチに埋め込むエピタキシャル膜の表面温度をモニターし、所定の測定温度におけるパイロメータの出力信号レベルが変化しなくなった時点で、第1のガス流量調整手段と第2のガス流量調整手段と温度調整手段と圧力調整手段のうちの少なくともいずれかにより、シリコンソースガスの流量、ハロゲン化物ガスの流量、成長温度、成長圧力のうちの少なくともいずれか1つを制御して成長速度を速くする条件に切り替える。これにより、請求項1に記載の半導体基板の製造方法を実施する装置として好ましいものとなる。
【発明を実施するための最良の形態】
【0024】
(第1の実施の形態)
以下、本発明を具体化した第1の実施形態を図面に従って説明する。
図1に、本実施の形態における縦型トレンチゲートMOSFETの断面図を示す。
【0025】
図1において、ドレイン領域となるn+シリコン基板1の上にエピタキシャル膜2が形成されているとともに同エピタキシャル膜2の上にエピタキシャル膜3が形成されている。下側のエピタキシャル膜2においてトレンチ4が並設され、トレンチ4はエピタキシャル膜2を貫通してn+シリコン基板1に達している。トレンチ4内にエピタキシャル膜5が埋め込まれている。トレンチ4内のエピタキシャル膜5の導電型はp型であるとともに、トレンチ4の横の領域6の導電型はn型である。このように横方向にp型領域(5)とn型領域6とが交互に配置され、これによりMOSFETのドリフト層がp/nコラム構造の、いわゆるスーパージャンクション構造をなしている。
【0026】
前述の上側のエピタキシャル膜3においてその表層部にはpウエル層7が形成されている。エピタキシャル膜3にはゲート用トレンチ8が並設され、このトレンチ8はエピタキシャル膜2に達している。トレンチ8の内面にはゲート酸化膜9が形成され、ゲート酸化膜9の内方にはポリシリコンゲート電極10が配置されている。エピタキシャル膜3の上面においてトレンチ8と接する部位での表層部にはn+ソース領域11が形成されている。また、p型エピタキシャル膜3の上面での表層部にはp+ソースコンタクト領域12が形成されている。
【0027】
n+シリコン基板1の下面にはドレイン電極(図示略)が形成され、ドレイン電極はn+シリコン基板1と電気的に接続されている。また、エピタキシャル膜3の上面にはソース電極(図示略)が形成され、ソース電極はn+ソース領域11およびp+ソースコンタクト領域12と電気的に接続されている。
【0028】
そして、ソース電圧をグランド電位、ドレイン電圧を正の電位にした状態においてゲート電位として所定の正の電圧を印加することにより、トランジスタ・オンとなる。トランジスタ・オン時においてはpウエル層7及びその下のp−領域でのゲート酸化膜9と接する部位に反転層が形成され、この反転層を通してソース・ドレイン間に電子が流れる(n+ソース領域11→pウエル層7及びその下のp−領域→n型領域6→n+シリコン基板1)。また、逆バイアス印加時(ソース電圧をグランド電位、ドレイン電圧を正の電位にした状態)においては、p型領域(5)とn型領域6とのpn接合部から空乏層が広がり、p型領域(5)およびn型領域6が空乏化して高耐圧化が図られる。
【0029】
次に、本実施の形態における縦型トレンチゲートMOSFETの製造方法を、図2,3を用いて説明する。
先に、本製造工程において使用するエピタキシャル成長装置について説明しておく。図4はエピタキシャル成長装置の概略構成図である。
【0030】
図4において、チャンバー30内には基板(ウエハ)32をチャックする台31が設けられている。基板(ウエハ)32は主表面にトレンチが形成されている。ランプ33によりシリコン基板(ウエハ)32を加熱することができる。チャンバー30には排気ポンプ34が接続されている。チャンバー30内にはSiH2Cl2(ジクロロシラン:DCS)等のシリコンソースガス、塩化水素ガス(HCl)等のハロゲン化物ガス、水素ガスを導入することができるようになっている。さらに、パイロメータ35が設置されており、このパイロメータ35によりエピタキシャル成長時のエピタキシャル膜の表面を観測することができるようになっている。つまり、チャンバー30内においてチャック台31に固定されたシリコン基板32でのエピタキシャル成膜時の表面温度をモニターすることができる。第1のガス流量調整手段としてのバルブ36aによりエピタキシャル成長のためにチャンバー30内に供給するシリコンソースガスの流量を調整することができるようになっている。第2のガス流量調整手段としてのバルブ36bによりエピタキシャル成長時にチャンバー30内に供給するハロゲン化物ガスの流量を調整することができる。バルブ36cにより水素ガス流量を調整できるようになっている。温度調整手段としての温度コントローラ37によりランプ33を介してチャンバー30内の成長温度を調整することができる。成長圧力調整手段としてのポンプ34によりチャンバー30内の成長圧力を調整することができる。切替手段としてのコントローラ38にはパイロメータ35、バルブ36a,36b,36c、温度コントローラ37、排気ポンプ34が接続されている。コントローラ38はパイロメータ35からの信号を入力するとともに、バルブ36a,36b,36c、温度コントローラ37、排気ポンプ34を駆動制御する。
【0031】
図6には、図4のエピタキシャル成長装置を用いてエピタキシャル成長する際のタイムチャートを示す。図6においては、エピタキシャル成長工程における成長速度(シリコン基板主表面での速度)、成長温度、ハロゲン化物ガス流量、シリコンソースガス流量、成長圧力、水素ガス流量、パイロメータの出力の推移を示す。
【0032】
まず、図2(a)に示すように、n+シリコン基板1を用意し、その上にn型のエピタキシャル膜2を成膜する。さらに、エピタキシャル膜2の上面を平坦化する。
引き続き、図2(b)に示すように、n型のエピタキシャル膜2に対しマスクを用いて異方性エッチング(RIE)、または、アルカリ性異方性エッチング液(KOH、TMAH等)によるウェットエッチングを行い、シリコン基板1に達するトレンチ4を形成する。このようにして、n+シリコン基板1とエピタキシャル膜2よりなるシリコン基板の主表面2aにトレンチ4を形成する。トレンチ4は、例えば、幅が0.8μm、深さが13μm程度である。
【0033】
ここで、使用する基板について言及する。図7に示すように、単結晶基板としてSi(110)基板を用い、その上にエピタキシャル膜40を形成したものを用いる。これにより、トレンチ底面が(110)面であるとともに、トレンチ41の側面に(111)面が含まれる。この面方位を用いることにより、LP−CVDを用いたトレンチ埋め込みエピで埋め込み形状が最も優れたものとなり、ボイドレス埋め込み可能で、さらに、スループット向上を図ることができる。また、基板及びトレンチの面方位をこのように設定すれば、トレンチをTMAHやKOHなどのウェット加工を適用できるため、ドライエッチングを用いた場合に対してトレンチ面のダメージを低減できる。
【0034】
あるいは、図8に示すように、単結晶基板としてSi(100)基板を用い、その上にエピタキシャル膜50を形成したものを用いる。これにより、トレンチ底面が(100)面であるとともに、トレンチ51の側面に(100)面が含まれる。デバイスの特性が最も優れた面方位はSi(100)であり、p/nコラムのトレンチ側面の面方位もSi(100)とすることにより、全ての面方位がSi(100)となり、トレンチ埋め込みエピ成長をする上で、トレンチ内で面方位の依存性がなくなる。
【0035】
そして、図2(c)に示すように、トレンチ4内を含めたエピタキシャル膜2の上に(主表面2a上に)エピタキシャル膜20を成膜して同エピタキシャル膜20によりトレンチ4の内部を埋め込む。このとき、図6においてt1のタイミングにて成長を開始する。具体的には、チャンバー内の温度を上げるとともに、ハロゲン化物ガスを必要量流し、かつ、シリコンソースガスを必要量流し、かつ、チャンバー内の成膜圧力として減圧環境とし、かつ、水素ガスを流す。例えば、シリコンソースガスとしてSiH2Cl2(ジクロロシラン:DCS)を用い、ハロゲン化物ガスとして塩化水素(HCl)を混合したガスを用い、かつ、減圧エピタキシャル成長によりトレンチ4内を埋め込む。この際、図9に示すように、エピタキシャル膜60に形成したトレンチに対する元素(塩素原子61とシリコン原子62)の挙動しては、トレンチ開口部では塩素原子(Cl原子)61がシリコン表面に付着するため、トレンチ底部からシリコンが成長する。
【0036】
代表的な埋込エピの成長条件としては、図6において、成長温度が960℃、成長圧力が40Torr、DCSの流量=0.1slm、水素ガス(H2)の流量=30slm、塩化水素ガス(HCl)の流量=0.5slmである。この条件におけるトレンチ表面(基板主表面)での成長速度は数10〜100nm/min程度である。
【0037】
このトレンチ4の内部をエピタキシャル膜20で埋め込む工程において、エピタキシャル膜20の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いるが、具体的には、シリコンソースガスとして、モノシラン(SiH4)、ジシラン(Si2H6)、ジクロロシラン(SiH2Cl2)、トリクロロシラン(SiHCl3)、四塩化シリコン(SiCl4)のいずれかを用いる。特に、シリコンソースガスとして、モノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いるとよい。ハロゲン化物ガスとして、塩化水素(HCl)、塩素(Cl2)、フッ素(F2)、三フッ化塩素(ClF3)、フッ化水素(HF)、臭化水素(HBr)のいずれかを用いる。
【0038】
一方、図2(c)でのエピタキシャル膜20を成膜する際に(エピタキシャル成長する際に)、トレンチのアスペクト比に応じて、次のようにする。
トレンチのアスペクト比が10未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.1
を満たすようにする。
【0039】
トレンチのアスペクト比が10以上20未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.05
を満たすようにする。
【0040】
トレンチのアスペクト比が20以上の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X
を満たすようにする。こうすると、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で効率よく埋め込むという観点から好ましい。
【0041】
その根拠となる実験結果を図10,11,12に示す。図10,11,12において、横軸に塩化水素の標準流量X[slm]をとり、縦軸に成長速度Y[μm/分]をとっている。図10はアスペクト比が「5」の場合であり、図11はアスペクト比が「15」の場合であり、図12はアスペクト比が「25」の場合である。図10,11,12において、黒丸はボイドが有ったことを、白丸はボイドが無かったことを示す。そして、各図において塩化水素の標準流量が多くなればエピタキシャル膜の成長速度が速くてもボイドが発生しないことが分かる。また、同じ塩化水素の標準流量ならば、アスペクト比が大きいほどエピタキシャル膜の成長速度を低くしなければボイドの発生を防止できないことが分かる。各図においてボイドの発生の有無の境界を表す式が、図10においてはY=0.2X+0.1、図11においてはY=0.2X+0.05、図12においてはY=0.2Xであり、各式よりも下の領域であれば、ボイドは発生しない。なお、トレンチのアスペクト比とは、図2(b)に示すように、B/A、即ち、トレンチの深さ/トレンチの幅である。
【0042】
また、エピタキシャル膜20を反応律速の条件下で成膜する。特に、シリコンソースガスとしてモノシランまたはジシランを用いた場合において成膜温度の上限を950℃とする。シリコンソースガスとしてジクロロシランを用いた場合において成膜温度の上限を1100℃とする。シリコンソースガスとしてトリクロロシランを用いた場合において成膜温度の上限を1150℃とする。シリコンソースガスとして四塩化シリコンを用いた場合において成膜温度の上限を1200℃とする。このようにすることにより、結晶欠陥が発生することなくエピタキシャル成長することができることを実験的に確認している。
【0043】
このようにしてトレンチ4内のエピタキシャル膜20の埋め込みが完了すると、引き続き、図3(a)に示すように、平坦化のためのエピタキシャル成長を行ってエピタキシャル膜20の上にエピタキシャル膜21を形成する。つまり、シリコンソースガスとハロゲン化物ガスを用いてトレンチ底部から埋め込みエピ成長させると、トレンチに起因する段差が形成される。研磨工程を考慮すると、研磨量を小さくするには基板主表面を平坦化することが望ましく、トレンチ埋め込みエピ後に、平坦化のためにエピタキシャル成長させる。この平坦化エピにおいては、トレンチ埋め込みエピにおける基板主表面2aでのエピタキシャル膜20の成長速度よりも速い成長下で成膜する。具体的には、図6において(i)〜(iv)の少なくともいずれかの成膜条件を変更する。
【0044】
(i)成長温度を、埋め込みエピ成長時に比べ高くする。
(ii)ハロゲン化物ガスを流さない、あるいは、ハロゲン化物ガスの流量を、埋め込みエピ成長時に比べ少なくする。
【0045】
(iii)シリコンソースガスの流量を埋め込みエピ成長時に比べ多くする。
(iv)成長圧力を埋め込みエピ成長時に比べ高くする。
これにより、図6で(v)で示すように、平坦化エピにおいてはシリコン基板(1,2)の主表面(平面)2aでのシリコンの成長速度が速い条件下とすることができる。
【0046】
ここで、平坦化エピ工程においてシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜すべく、埋め込みエピタキシャル成長が終了した後に、平坦化エピ成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも2つ以上を同時に高成長速度条件となるように切り替えるようにしてもよい。
【0047】
また、トレンチ埋込の完了は次のようにして検出する。
エピ成長中にパイロメータの出力をモニターしてトレンチが埋め込まれると、メーター出力値が図6のt2のタイミングに示すように変化しなくなる。図4のコントローラ38は、このタイミングt2でトレンチ埋め込み完了を検知して成長速度を速くする条件に切り替える。つまり、切替手段としてのコントローラ38は、パイロメータ35で、シリコン基板32の主表面側から、トレンチに埋め込むエピタキシャル膜の表面温度をモニターし、所定の測定温度におけるパイロメータ35の出力信号レベルが変化しなくなった時点で、バルブ36a(第1のガス流量調整手段)とバルブ36b(第2のガス流量調整手段)と温度コントローラ37(温度調整手段)とポンプ34(成長圧力調整手段)のうちの少なくともいずれかより、シリコンソースガスの流量、ハロゲン化物ガスの流量、成長温度、成長圧力のうちの少なくともいずれか1つを制御して成長速度を大きくする条件に切り替える。
【0048】
図5にはエピタキシャル成長速度に関する測定結果を示す。図5において、横軸に温度をとり、縦軸に成長速度比をとり、ジクロロシランのみの場合と、ジクロロシランと塩化水素の混合ガスを用いて成長した場合を示す。この図5から、ジクロロシランと塩化水素の混合ガスを用いて成長した場合に比べ、ジクロロシランのみを用いて成長した方が成長を速くすることができることが分かる。また、温度は高い方が成長を速くすることができることが分かる。
【0049】
平坦化エピにおいて、成長温度を960℃から990℃にするとともに、真空度を40Torrから80Torrにする場合での、代表的な成長速度は数μm/minである。よって、平坦化するためのエピ膜厚を3μmとした場合、上述した数10〜100nm/minという成長速度となるトレンチ埋込条件と同様のエピ(HClを用いた混合エピ)を用いると30分(=3[μm]/0.1[μm/min])かかるが、3分(=3[μm]/1[μm/min])に短縮できる。そのため、エピ工程のスループットを向上できる。
【0050】
平坦化エピ成長が終了すると、図3(a)でのエピタキシャル膜21の上面側から平坦化研磨を行う。即ち、基板主表面2a側のエピタキシャル膜21,20を研磨する。この研磨により図3(b)に示すようにエピタキシャル膜(n型シリコン層)2を露出させる。このようにして、横方向にp型領域(5)とn型領域6とが交互に配置される。なお、研磨は必要に応じて行えばよい。
【0051】
そして、図3(c)に示すように、エピタキシャル膜2の上にp−型エピタキシャル膜3を成膜する。さらに、図1に示すように、pウエル層7、トレンチ8、ゲート酸化膜9、ポリシリコンゲート電極10、n+ソース領域11、p+ソースコンタクト領域12を形成する。さらに、電極および配線を形成する。
【0052】
次に、このような製造工程において、図2(c),図3(a)に示すエピ成膜工程について、詳しく説明する。
図24には、図2,図3に代わる比較のための製造工程図を示す。図25は、図6に代わる比較のためのタイムチャートである。
【0053】
図24(a)に示すように、n+シリコン基板100上にn型エピタキシャル膜101を形成し、図24(b)に示すように、n型エピタキシャル膜101に対しエッチングによりトレンチ102を形成し、図24(c),(d)に示すように、シリコンソースガスとハロゲン化物ガスを用いたトレンチ埋め込みエピを行ってエピタキシャル膜104を形成し、図24(e)に示すように、平坦化エピを行ってエピタキシャル膜105を形成し、図24(f)に示すように、エピタキシャル膜104,105を研磨する。このようにボイドレス埋込を実現するためにはDCSなどのシリコンソースガスとHClなどのハロゲン化物ガスを同時に流すことによりトレンチ底部から選択成長させることができる。これはハロゲン化物ガスのため、特に基板主表面やトレンチ開口部におけるシリコンの成長を抑制できるため、トレンチ底部からの選択成長が支配的となる。
【0054】
このような基板製作工程においては、トレンチ埋め込みエピはボイドレス化のために低温の反応律速条件下で成膜し、さらにHClなどのハロゲン化物ガスを用いた選択エピを用いており、このトレンチ埋め込み条件を用いて平坦化エピをすると成長速度が遅いことからスループットが悪くなる。また、シリコンソースガスとハロゲン化物ガスを用いた選択成長を用いるために、図9に示したように、基板主表面ではハロゲン元素による付着効果のために成長速度が小さい。さらに、研磨レス工程、あるいは、研磨量を低減することで研磨工程のスループットを向上させる必要がある。
【0055】
これに対し本実施形態では以下のようになる。
平坦化エピはトレンチ埋め込みエピ工程と異なり、選択性が必要ないため成膜温度の低温化による反応律速条件下での成膜やハロゲン化物ガスによるトレンチ開口部におけるシリコン成長抑制といった成膜条件は必要がない。そこで、平坦化エピ条件として、例えば、HClガスの供給をストップしたり、反応律速条件から供給律速条件に成膜条件を切り替える等をすることで平坦化エピに要する成膜時間を短縮化し、トレンチエピ工程のスループットを向上できる。
【0056】
上記実施形態によれば、以下のような効果を得ることができる。
(イ)半導体基板の製造方法として、シリコン基板(1,2)の主表面2aにトレンチ4を形成する第1工程と、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ4内を含めたシリコン基板(1,2)の主表面2a上にエピタキシャル膜20を成膜してトレンチ4の内部をエピタキシャル膜20で埋め込む第2工程と、平坦化のために、第2工程での埋込用のエピタキシャル膜20の上に、エピタキシャル膜21を、第2工程におけるシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜する第3工程と、を有する。よって、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ4内を含めたシリコン基板(1,2)の主表面2a上にエピタキシャル膜20が成膜されてトレンチ4の内部がエピタキシャル膜20で埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。また、第3工程においては、第2工程での埋込用のエピタキシャル膜20の上に、エピタキシャル膜21が、第2工程におけるシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜され、スループットが向上する。また、研磨を不要にすることが可能となる。これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
【0057】
(ロ)第3工程において、第2工程におけるシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下でエピタキシャル膜21を成膜した後に、シリコン基板(1,2)の主表面2a側のエピタキシャル膜20,21を研磨した。これにより、より平坦化することができる。
【0058】
(ハ)第3工程においてエピタキシャル膜21を第2工程におけるシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜すべく、以下のいずれかを行った。
・ハロゲン化物ガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に少なくした。
・ハロゲン化物ガスを第3工程におけるエピタキシャル成長時には流さないようにした。
・シリコンソースガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に多くした。
・成長温度を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くした。
・成長圧力を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くした。
【0059】
(ニ)第2工程のエピタキシャル成長と第3工程のエピタキシャル成長は共に減圧CVDで行うようにすると、効率がよい。
(ホ)第3工程においてエピタキシャル膜21を第2工程におけるシリコン基板(1,2)の主表面2aでのエピタキシャル膜20の成長速度よりも速い条件下で成膜すべく、第2工程でのエピタキシャル成長が終了した後に、第3工程でのエピタキシャル成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも2つ以上を同時に高成長速度条件となるように切り替えるようにした。これによって、よりスループットの向上を図ることができる。
【0060】
(ヘ)第2工程において、シリコン基板(1,2)の主表面2a側から、トレンチ4に埋め込むためのエピタキシャル膜20の表面温度をパイロメータ35でモニターし、所定の測定温度におけるパイロメータ35の出力信号レベルが変化しなくなった時点で、第3工程での成長速度を速くする条件に切り替えるようにした。これにより、埋め込みエピの完了を確実に検出することができる。
【0061】
(ト)エピタキシャル成長装置として、チャンバー30内に配置され、主表面にトレンチが形成されたシリコン基板32を固定するチャック台31と、エピタキシャル成長のためにチャンバー30内に供給するシリコンソースガスの流量を調整するための第1のガス流量調整手段(36a)と、エピタキシャル成長時にチャンバー30内に供給するハロゲン化物ガスの流量を調整するための第2のガス流量調整手段(36b)と、チャンバー30内の成長温度を調整するための温度調整手段(37)と、チャンバー30内の成長圧力を調整するための圧力調整手段(34)と、チャンバー30内においてチャック台31に固定されたシリコン基板32でのエピタキシャル成膜時の表面温度をモニターするパイロメータ35と、パイロメータ35で、シリコン基板32の主表面側から、トレンチに埋め込むエピタキシャル膜の表面温度をモニターし、所定の測定温度におけるパイロメータ35の出力信号レベルが変化しなくなった時点t2で、第1のガス流量調整手段(36a)と第2のガス流量調整手段(36b)と温度調整手段(37)と圧力調整手段(34)のうちの少なくともいずれかにより、シリコンソースガスの流量、ハロゲン化物ガスの流量、成長温度、成長圧力のうちの少なくともいずれか1つを制御して成長速度を速くする条件に切り替える切替手段(38)と、を備えた。
【0062】
よって、埋め込みエピとその後の平坦化エピを自動制御することができる。
なお、第2工程でのエピタキシャル成長は減圧CVD成長方法で行うとともに、第3工程でのエピタキシャル成長は常圧CVD成長方法で行うようにしてもよい。
【0063】
また、図13に示すように、埋め込みエピ成長中(第2工程のエピタキシャル成長中)に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも1つを徐々に連続的に高成長速度条件となるように調整してもよく、あるいは、図14に示すように、階段状に高成長速度条件となるように調整してもよい。これらの成長パラメータは1つのパラメータを変更しても複数を組み合わせてもよい。
【0064】
このようにすると、埋込エピの成長速度は、図15(a)に示すようにトレンチ埋込初期のアスペクト比が大きいときは、成長速度を小さくし(高選択比成膜条件)、図15(b)に示すようにアスペクト比が小さい時には成長速度を大きくすることで、埋め込みに要する時間を短くできる。即ち、トレンチ埋込エピ時においても、トレンチの埋込エピ過程におけるアスペクト比の変化に合わせて成膜条件を変更することでトレンチエピ工程全体のスループットを向上できる。
(第2の実施の形態)
次に、第2の実施形態を、第1の実施形態との相違点を中心に説明する。
【0065】
図16には、図2,3に代わる本実施形態における製造工程図を示す。図17は、図6に代わる本実施形態におけるタイムチャートである。
図16(a)に示すように、シリコン基板70の上にエピタキシャル膜71を形成してシリコン基板とする。そして、図16(b)に示すように、シリコン基板(70,71)の主表面71aにトレンチ72を形成する(第1工程)。
【0066】
その後、図16(c)に示すように、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりシリコン基板(70,71)の主表面71a上には成長させずにトレンチ72内のみにエピタキシャル膜73を成膜する。このとき、図17に示すように、図25の比較例に比べてハロゲン化物ガスの流量を大きくする、あるいは成長温度を低温化することで選択性の高いエピ条件とし、シリコン基板(70,71)の主表面71a上には成長させずにトレンチ72内のみにエピタキシャル膜73を成長する。詳しくは、トレンチ底面から成長する。そして、図16(d),(e)に示すように、当該エピタキシャル膜73がシリコン基板(70,71)の主表面71aと面一となるまでトレンチ72をエピタキシャル膜73によって埋め込む(第2工程)。
【0067】
このようにして、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりシリコン基板(70,71)の主表面71a上には成長させずにトレンチ72内のみにエピタキシャル膜73を成長し、かつ、エピタキシャル膜73がシリコン基板(70,71)の主表面71aと面一となるまでトレンチ72をエピタキシャル膜73によって埋め込む。この埋め込みではハロゲン化物ガスの供給によりボイドの発生を抑制できる。よって、主表面71aには成膜しないため研磨工程を省略できる(研磨を不要にできる)。これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
(第3の実施の形態)
次に、第3の実施形態を、第1の実施形態との相違点を中心に説明する。
【0068】
図18には、図2,3に代わる本実施形態における製造工程図を示す。図19は、図6に代わる本実施形態におけるタイムチャートである。
図18(a)に示すように、シリコン基板80の上にエピタキシャル膜81を形成してシリコン基板を構成する。そして、図18(b)に示すように、シリコン基板(80,81)の主表面81aにトレンチ形成用マスク82を配置し、マスク82におけるトレンチ形成用マスク開口部82aからシリコン基板(81)をエッチングしてトレンチ83を形成する(第1工程)。マスク82としてシリコン酸化膜を用いる。
【0069】
その後、図18(c),(d)に示すように、マスク82を残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴う減圧エピタキシャル成長によりトレンチ83内のみにエピタキシャル膜84を成長し、かつ、図18(e)に示すように、エピタキシャル膜84がシリコン基板(80,81)の主表面81aと面一となるまでトレンチ83をエピタキシャル膜84によって埋め込む(第2工程)。即ち、図19に示すように、図25の場合には基板主表面上に成膜していたが、本実施形態では、成膜条件に対するシリコン(Si)とシリコン酸化膜(SiO2)の選択性を利用して基板主表面81a(酸化膜上)には成長させずにトレンチ83内に埋め込む。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。
【0070】
そして、図18(f)に示すように、マスク82を除去する(第3工程)。
このようにして本実施形態では、主表面81aには成膜しないため研磨工程を省略できる(研磨を不要にできる)。これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
(第4の実施の形態)
次に、第4の実施形態を、第1の実施形態との相違点を中心に説明する。
【0071】
図20には、図2,3に代わる本実施形態における製造工程図を示す。図21は、図6に代わる本実施形態におけるタイムチャートである。
図20(a)に示すように、シリコン基板90の上にエピタキシャル膜91を形成してシリコン基板を構成する。そして、図20(b)に示すように、シリコン基板(90,91)の主表面91aにトレンチ形成用マスク92を配置し、マスク92におけるトレンチ形成用マスク開口部92aからシリコン基板(91)をエッチングしてトレンチ93を形成する(第1工程)。マスク92としてシリコン酸化膜を用いる。
【0072】
その後、図20(c)に示すように、マスク92を残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴う減圧エピタキシャル成長によりトレンチ93内のみにエピタキシャル膜94を成長し、かつ、図20(d)に示すように、エピタキシャル膜94がトレンチ形成用マスク92の表面よりも高くなるまでトレンチ93をエピタキシャル膜94によって埋め込む(第2工程)。つまり、シリコンソースガスとハロゲン化物ガスを用いた選択エピ条件を用い、図21に示すように、マスク92上には成長させないようにする。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。
【0073】
さらに、図20(e)に示すように、マスク92をストッパとしてシリコン基板(90,91)の主表面91a側のエピタキシャル膜94を研磨してシリコン基板(90,91)の主表面91a側を平坦化する(第3工程)。このときマスク(酸化膜)92を終点として研磨することができる。この際、シリコン全面を研磨する場合に比較して研磨する領域は埋め込みエピした領域のみであり、研磨量を低減することができるため、スループットを向上できる。また、研磨のバラツキはマスク(酸化膜)92の膜厚バラツキで決まるので、面内のp/nコラム層の膜厚均一性も向上する。
【0074】
引き続き、マスク92を除去する(第4工程)。そして、図20(f)に示すように、より完全に平坦化すべく、シリコン基板(90,91)の主表面91a側を犠牲層酸化するとともに犠牲酸化膜を除去する。なお、犠牲層酸化および犠牲酸化膜の除去は、必要に応じて行えばよい。
【0075】
このようにして本実施形態においては、研磨量を少なくできるとともにマスクをストッパとして用いることにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
(第5の実施の形態)
次に、第5の実施形態を、第4の実施形態との相違点を中心に説明する。
【0076】
図22には、本実施形態における製造工程図を示す。
前述の図20(a)に示すように、シリコン基板90の上にエピタキシャル膜91を形成し、図20(b)に示すように、シリコン基板(90,91)の主表面91aにトレンチ形成用マスク92を配置し、マスク92におけるトレンチ形成用マスク開口部92aからシリコン基板(91)をエッチングしてトレンチ93を形成する(第1工程)。
【0077】
そして、図22(a),(b),(c)に示すように、マスク92を残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ4内を含めたマスク92上に成膜してトレンチ93をエピタキシャル膜95によって埋め込む(第2工程)。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。このときマスク92の上面における膜は単結晶化された膜(単結晶の膜)96でも、図23(c)に示すように多結晶化された膜(多結晶の膜)97でもよい。即ち、トレンチ埋め込みエピタキシャル成長の膜厚を厚くすると選択性、つまり、ハロゲン化物ガスとシリコンソースガスの割合によって、出来上がりの構造が異なる。選択性が高い場合(ハロゲン化物ガスの流量を大きくする場合)、マスク(酸化膜)92上に単結晶が成長し、選択性が低い場合(HClが少ない場合)、マスク(酸化膜)92の全面または一部に多結晶シリコンが成長する。このようにして、第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりマスク上に単結晶の膜96が形成されても、マスク上に多結晶の膜97が形成されてもよい。
【0078】
その後、図22(d)や図23(d)に示すように、マスク92をストッパとしてマスク92の上側の膜(図22(c)の膜95,96、図23(c)の膜95,97)を研磨してシリコン基板(90,91)の主表面91a側を平坦化する(第3工程)。
【0079】
引き続き、図22(e)に示すように、マスク92を除去する(第4工程)。その後、より完全に平坦化すべく、シリコン基板(90,91)の主表面91a側を犠牲層酸化するとともに犠牲酸化膜を除去する。なお、犠牲層酸化および犠牲酸化膜の除去は、必要に応じて行えばよい。
【0080】
このように本実施形態においては、マスクをストッパとして用いることにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。第2〜第5の実施形態においても、第1の実施形態で説明したようにトレンチ埋め込みエピ時にトレンチのアスペクト比に応じて、Y<0.2X+0.1、Y<0.2X+0.05、Y<0.2Xを満たすようにするとよい。また、ハロゲン化物ガスは塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用い、シリコンソースガスはモノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いるとよい。また、トレンチは底面が(110)面であり、側面に(111)面が含まれている、あるいは、トレンチは底面が(100)面であり、側面に(100)面が含まれているとよい。
【0081】
これまでの説明ではn+基板にn型エピタキシャル膜を形成し、これをシリコン基板として、その主表面(上面)にトレンチを形成する場合について説明したが、バルク基板に直接、トレンチを形成する場合に適用してもよい。
【図面の簡単な説明】
【0082】
【図1】第1の実施の形態における縦型トレンチゲートMOSFETの縦断面図。
【図2】(a)〜(c)は製造工程を説明するための縦型トレンチゲートMOSFETの断面図。
【図3】(a)〜(c)は製造工程を説明するための縦型トレンチゲートMOSFETの断面図。
【図4】エピタキシャル成長装置の概略構成図。
【図5】温度と成長速度比の関係を示す図。
【図6】第1の実施の形態におけるタイムチャート。
【図7】(a),(b)はウエハの平面およびトレンチの断面を示す図。
【図8】(a),(b)はウエハの平面およびトレンチの断面を示す図。
【図9】エピ成長時の元素の挙動を説明する断面図。
【図10】塩化水素の標準流量とエピタキシャル膜の成長速度についてのボイドの発生の有無を調べた結果を示す図。
【図11】塩化水素の標準流量とエピタキシャル膜の成長速度についてのボイドの発生の有無を調べた結果を示す図。
【図12】塩化水素の標準流量とエピタキシャル膜の成長速度についてのボイドの発生の有無を調べた結果を示す図。
【図13】タイムチャート。
【図14】タイムチャート。
【図15】(a),(b)はエピ成長工程を説明するための断面図。
【図16】(a)〜(e)は第2の実施の形態における製造工程を説明するための断面図。
【図17】第2の実施の形態におけるタイムチャート。
【図18】(a)〜(f)は第3の実施の形態における製造工程を説明するための断面図。
【図19】第3の実施の形態におけるタイムチャート。
【図20】(a)〜(f)は第4の実施の形態における製造工程を説明するための断面図。
【図21】第4の実施の形態におけるタイムチャート。
【図22】(a)〜(e)は第5の実施の形態における製造工程を説明するための断面図。
【図23】(a)〜(e)は第5の実施の形態における製造工程を説明するための断面図。
【図24】(a)〜(f)は比較のための製造工程を説明するための断面図。
【図25】比較のためのタイムチャート。
【符号の説明】
【0083】
1…n+シリコン基板、2…エピタキシャル膜、2a…主表面、4…トレンチ、5…エピタキシャル膜、6…n型領域、20…エピタキシャル膜、21…エピタキシャル膜、30…チャンバー、34…ポンプ、35…パイロメータ、36a,36b,36c…バルブ、37…温度コントローラ、38…コントローラ、70…シリコン基板、71…エピタキシャル膜、71a…主表面、72…トレンチ、73…エピタキシャル膜、80…シリコン基板、81…エピタキシャル膜、81a…主表面、82…マスク、82a…マスク開口部、83…トレンチ、84…エピタキシャル膜、90…シリコン基板、91…エピタキシャル膜、91a…主表面、92…マスク、92a…マスク開口部、93…トレンチ、94…エピタキシャル膜、95…エピタキシャル膜。
【特許請求の範囲】
【請求項1】
シリコン基板の主表面にトレンチを形成する第1工程と、
シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長により前記トレンチ内を含めたシリコン基板の主表面上にエピタキシャル膜を成膜して前記トレンチの内部をエピタキシャル膜で埋め込む第2工程と、
平坦化のために、前記第2工程での埋込用のエピタキシャル膜の上に、エピタキシャル膜を、前記第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜する第3工程と、
を有することを特徴とする半導体基板の製造方法。
【請求項2】
第3工程において、前記第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下でエピタキシャル膜を成膜した後に、シリコン基板の主表面側の前記エピタキシャル膜を研磨するようにしたことを特徴とする請求項1に記載の半導体基板の製造方法。
【請求項3】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、ハロゲン化物ガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に少なくしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項4】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、ハロゲン化物ガスを第3工程におけるエピタキシャル成長時には流さないようにしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項5】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、シリコンソースガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に多くしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項6】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、成長温度を、前記第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項7】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、成長圧力を、前記第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項8】
前記第2工程のエピタキシャル成長と第3工程のエピタキシャル成長は共に減圧CVDで行うことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項9】
前記第2工程でのエピタキシャル成長は減圧CVD成長方法で行うとともに、第3工程でのエピタキシャル成長は常圧CVD成長方法で行うようにしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項10】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、前記第2工程でのエピタキシャル成長が終了した後に、第3工程でのエピタキシャル成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも2つ以上を同時に高成長速度条件となるように切り替えるようにしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項11】
前記第2工程でのエピタキシャル成長中に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも1つを徐々に高成長速度条件となるように調整するようにしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項12】
前記第2工程において、シリコン基板の主表面側から、トレンチに埋め込むためのエピタキシャル膜の表面温度をパイロメータでモニターし、所定の測定温度におけるパイロメータの出力信号レベルが変化しなくなった時点で、第3工程での成長速度を速くする条件に切り替えるようにしたことを特徴とする請求項1〜11のいずれか1項に記載の半導体基板の製造方法。
【請求項13】
シリコン基板の主表面にトレンチを形成する第1工程と、
シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりシリコン基板の主表面上には成長させずに前記トレンチ内のみにエピタキシャル膜を成長し、かつ、当該エピタキシャル膜がシリコン基板の主表面と面一となるまでトレンチをエピタキシャル膜によって埋め込む第2工程と、
を有することを特徴とする半導体基板の製造方法。
【請求項14】
シリコン基板の主表面にトレンチ形成用マスクを配置し、当該マスクにおけるトレンチ形成用マスク開口部からシリコン基板をエッチングしてトレンチを形成する第1工程と、
前記マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長により前記トレンチ内のみにエピタキシャル膜を成長し、かつ、当該エピタキシャル膜がシリコン基板の主表面と面一となるまでトレンチをエピタキシャル膜によって埋め込む第2工程と、
前記マスクを除去する第3工程と、
を有することを特徴とする半導体基板の製造方法。
【請求項15】
シリコン基板の主表面にトレンチ形成用マスクを配置し、当該マスクにおけるトレンチ形成用マスク開口部からシリコン基板をエッチングしてトレンチを形成する第1工程と、
前記マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長により前記トレンチ内のみにエピタキシャル膜を成長し、かつ、当該エピタキシャル膜がトレンチ形成用マスクの表面よりも高くなるまでトレンチをエピタキシャル膜によって埋め込む第2工程と、
前記マスクをストッパとして前記シリコン基板の主表面側の前記エピタキシャル膜を研磨してシリコン基板の主表面側を平坦化する第3工程と、
前記マスクを除去する第4工程と、
を有することを特徴とする半導体基板の製造方法。
【請求項16】
シリコン基板の主表面にトレンチ形成用マスクを配置し、当該マスクにおけるトレンチ形成用マスク開口部からシリコン基板をエッチングしてトレンチを形成する第1工程と、
前記マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長により前記トレンチ内を含めたマスク上に成膜してトレンチをエピタキシャル膜によって埋め込む第2工程と、
前記マスクをストッパとして前記マスクの上側の膜を研磨してシリコン基板の主表面側を平坦化する第3工程と、
前記マスクを除去する第4工程と、
を有することを特徴とする半導体基板の製造方法。
【請求項17】
第4工程においてマスクを除去した後に、シリコン基板の主表面側を犠牲層酸化するとともに犠牲酸化膜を除去するようにしたことを特徴とする請求項15または16に記載の半導体基板の製造方法。
【請求項18】
第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりマスク上に単結晶の膜が形成されることを特徴とする請求項16に記載の半導体基板の製造方法。
【請求項19】
第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりマスク上に多結晶の膜が形成されることを特徴とする請求項16に記載の半導体基板の製造方法。
【請求項20】
ハロゲン化物ガスは塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用いることを特徴とする請求項1〜19のいずれか1項に記載の半導体基板の製造方法。
【請求項21】
シリコンソースガスはモノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いることを特徴とする請求項1〜19のいずれか1項に記載の半導体基板の製造方法。
【請求項22】
前記トレンチは底面が(110)面であり、側面に(111)面が含まれていることを特徴とする請求項1〜21のいずれか1項に記載の半導体基板の製造方法。
【請求項23】
前記トレンチは底面が(100)面であり、側面に(100)面が含まれていることを特徴とする請求項1〜21のいずれか1項に記載の半導体基板の製造方法。
【請求項24】
第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が10未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.1
を満たすようにしたことを特徴とする請求項1〜23のいずれか1項に記載の半導体基板の製造方法。
【請求項25】
第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が10以上20未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.05
を満たすようにしたことを特徴とする請求項1〜23のいずれか1項に記載の半導体基板の製造方法。
【請求項26】
第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が20以上の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X
を満たすようにしたことを特徴とする請求項1〜23のいずれか1項に記載の半導体基板の製造方法。
【請求項27】
チャンバー内に配置され、主表面にトレンチが形成されたシリコン基板を固定するチャック台と、
エピタキシャル成長のために前記チャンバー内に供給するシリコンソースガスの流量を調整するための第1のガス流量調整手段と、
エピタキシャル成長時に前記チャンバー内に供給するハロゲン化物ガスの流量を調整するための第2のガス流量調整手段と、
前記チャンバー内の成長温度を調整するための温度調整手段と、
前記チャンバー内の成長圧力を調整するための圧力調整手段と、
前記チャンバー内においてチャック台に固定された前記シリコン基板でのエピタキシャル成膜時の表面温度をモニターするパイロメータと、
前記パイロメータで、シリコン基板の主表面側から、トレンチに埋め込むエピタキシャル膜の表面温度をモニターし、所定の測定温度におけるパイロメータの出力信号レベルが変化しなくなった時点で、第1のガス流量調整手段と第2のガス流量調整手段と温度調整手段と圧力調整手段のうちの少なくともいずれかにより、シリコンソースガスの流量、ハロゲン化物ガスの流量、成長温度、成長圧力のうちの少なくともいずれか1つを制御して成長速度を速くする条件に切り替える切替手段と、
を備えたことを特徴とするエピタキシャル成長装置。
【請求項1】
シリコン基板の主表面にトレンチを形成する第1工程と、
シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長により前記トレンチ内を含めたシリコン基板の主表面上にエピタキシャル膜を成膜して前記トレンチの内部をエピタキシャル膜で埋め込む第2工程と、
平坦化のために、前記第2工程での埋込用のエピタキシャル膜の上に、エピタキシャル膜を、前記第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜する第3工程と、
を有することを特徴とする半導体基板の製造方法。
【請求項2】
第3工程において、前記第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下でエピタキシャル膜を成膜した後に、シリコン基板の主表面側の前記エピタキシャル膜を研磨するようにしたことを特徴とする請求項1に記載の半導体基板の製造方法。
【請求項3】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、ハロゲン化物ガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に少なくしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項4】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、ハロゲン化物ガスを第3工程におけるエピタキシャル成長時には流さないようにしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項5】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、シリコンソースガスの流量を、第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に多くしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項6】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、成長温度を、前記第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項7】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、成長圧力を、前記第2工程におけるエピタキシャル成長時に比べ第3工程におけるエピタキシャル成長時に高くしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項8】
前記第2工程のエピタキシャル成長と第3工程のエピタキシャル成長は共に減圧CVDで行うことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項9】
前記第2工程でのエピタキシャル成長は減圧CVD成長方法で行うとともに、第3工程でのエピタキシャル成長は常圧CVD成長方法で行うようにしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項10】
第3工程においてエピタキシャル膜を第2工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、前記第2工程でのエピタキシャル成長が終了した後に、第3工程でのエピタキシャル成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも2つ以上を同時に高成長速度条件となるように切り替えるようにしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項11】
前記第2工程でのエピタキシャル成長中に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも1つを徐々に高成長速度条件となるように調整するようにしたことを特徴とする請求項1または2に記載の半導体基板の製造方法。
【請求項12】
前記第2工程において、シリコン基板の主表面側から、トレンチに埋め込むためのエピタキシャル膜の表面温度をパイロメータでモニターし、所定の測定温度におけるパイロメータの出力信号レベルが変化しなくなった時点で、第3工程での成長速度を速くする条件に切り替えるようにしたことを特徴とする請求項1〜11のいずれか1項に記載の半導体基板の製造方法。
【請求項13】
シリコン基板の主表面にトレンチを形成する第1工程と、
シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりシリコン基板の主表面上には成長させずに前記トレンチ内のみにエピタキシャル膜を成長し、かつ、当該エピタキシャル膜がシリコン基板の主表面と面一となるまでトレンチをエピタキシャル膜によって埋め込む第2工程と、
を有することを特徴とする半導体基板の製造方法。
【請求項14】
シリコン基板の主表面にトレンチ形成用マスクを配置し、当該マスクにおけるトレンチ形成用マスク開口部からシリコン基板をエッチングしてトレンチを形成する第1工程と、
前記マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長により前記トレンチ内のみにエピタキシャル膜を成長し、かつ、当該エピタキシャル膜がシリコン基板の主表面と面一となるまでトレンチをエピタキシャル膜によって埋め込む第2工程と、
前記マスクを除去する第3工程と、
を有することを特徴とする半導体基板の製造方法。
【請求項15】
シリコン基板の主表面にトレンチ形成用マスクを配置し、当該マスクにおけるトレンチ形成用マスク開口部からシリコン基板をエッチングしてトレンチを形成する第1工程と、
前記マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長により前記トレンチ内のみにエピタキシャル膜を成長し、かつ、当該エピタキシャル膜がトレンチ形成用マスクの表面よりも高くなるまでトレンチをエピタキシャル膜によって埋め込む第2工程と、
前記マスクをストッパとして前記シリコン基板の主表面側の前記エピタキシャル膜を研磨してシリコン基板の主表面側を平坦化する第3工程と、
前記マスクを除去する第4工程と、
を有することを特徴とする半導体基板の製造方法。
【請求項16】
シリコン基板の主表面にトレンチ形成用マスクを配置し、当該マスクにおけるトレンチ形成用マスク開口部からシリコン基板をエッチングしてトレンチを形成する第1工程と、
前記マスクを残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長により前記トレンチ内を含めたマスク上に成膜してトレンチをエピタキシャル膜によって埋め込む第2工程と、
前記マスクをストッパとして前記マスクの上側の膜を研磨してシリコン基板の主表面側を平坦化する第3工程と、
前記マスクを除去する第4工程と、
を有することを特徴とする半導体基板の製造方法。
【請求項17】
第4工程においてマスクを除去した後に、シリコン基板の主表面側を犠牲層酸化するとともに犠牲酸化膜を除去するようにしたことを特徴とする請求項15または16に記載の半導体基板の製造方法。
【請求項18】
第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりマスク上に単結晶の膜が形成されることを特徴とする請求項16に記載の半導体基板の製造方法。
【請求項19】
第2工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりマスク上に多結晶の膜が形成されることを特徴とする請求項16に記載の半導体基板の製造方法。
【請求項20】
ハロゲン化物ガスは塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用いることを特徴とする請求項1〜19のいずれか1項に記載の半導体基板の製造方法。
【請求項21】
シリコンソースガスはモノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いることを特徴とする請求項1〜19のいずれか1項に記載の半導体基板の製造方法。
【請求項22】
前記トレンチは底面が(110)面であり、側面に(111)面が含まれていることを特徴とする請求項1〜21のいずれか1項に記載の半導体基板の製造方法。
【請求項23】
前記トレンチは底面が(100)面であり、側面に(100)面が含まれていることを特徴とする請求項1〜21のいずれか1項に記載の半導体基板の製造方法。
【請求項24】
第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が10未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.1
を満たすようにしたことを特徴とする請求項1〜23のいずれか1項に記載の半導体基板の製造方法。
【請求項25】
第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が10以上20未満の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X+0.05
を満たすようにしたことを特徴とする請求項1〜23のいずれか1項に記載の半導体基板の製造方法。
【請求項26】
第2工程でエピタキシャル成長する際に、トレンチのアスペクト比が20以上の場合、ハロゲン化物ガスの標準流量をX[slm]とし、成長速度をY[μm/分]とするとき、
Y<0.2X
を満たすようにしたことを特徴とする請求項1〜23のいずれか1項に記載の半導体基板の製造方法。
【請求項27】
チャンバー内に配置され、主表面にトレンチが形成されたシリコン基板を固定するチャック台と、
エピタキシャル成長のために前記チャンバー内に供給するシリコンソースガスの流量を調整するための第1のガス流量調整手段と、
エピタキシャル成長時に前記チャンバー内に供給するハロゲン化物ガスの流量を調整するための第2のガス流量調整手段と、
前記チャンバー内の成長温度を調整するための温度調整手段と、
前記チャンバー内の成長圧力を調整するための圧力調整手段と、
前記チャンバー内においてチャック台に固定された前記シリコン基板でのエピタキシャル成膜時の表面温度をモニターするパイロメータと、
前記パイロメータで、シリコン基板の主表面側から、トレンチに埋め込むエピタキシャル膜の表面温度をモニターし、所定の測定温度におけるパイロメータの出力信号レベルが変化しなくなった時点で、第1のガス流量調整手段と第2のガス流量調整手段と温度調整手段と圧力調整手段のうちの少なくともいずれかにより、シリコンソースガスの流量、ハロゲン化物ガスの流量、成長温度、成長圧力のうちの少なくともいずれか1つを制御して成長速度を速くする条件に切り替える切替手段と、
を備えたことを特徴とするエピタキシャル成長装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【公開番号】特開2007−96137(P2007−96137A)
【公開日】平成19年4月12日(2007.4.12)
【国際特許分類】
【出願番号】特願2005−285694(P2005−285694)
【出願日】平成17年9月29日(2005.9.29)
【出願人】(000004260)株式会社デンソー (27,639)
【出願人】(302006854)株式会社SUMCO (1,197)
【Fターム(参考)】
【公開日】平成19年4月12日(2007.4.12)
【国際特許分類】
【出願日】平成17年9月29日(2005.9.29)
【出願人】(000004260)株式会社デンソー (27,639)
【出願人】(302006854)株式会社SUMCO (1,197)
【Fターム(参考)】
[ Back to top ]