【課題】デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハおよびその製造方法を提供する。
【解決手段】シリコン基板の表面から内部に向かってＶ族原子を拡散させて形成した、濃度：２×１０^１３ａｔｏｍｓ／ｃｍ^３以上１×１０^１８ａｔｏｍｓ／ｃｍ^３以下のＶ族原子を含有してシリコン基板の表層に位置するバリア層と、バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層とを備えることを特徴とするエピタキシャルウェーハである。また、バリア層形成工程と、デバイス活性層形成工程とを含むエピタキシャルウェーハの製造方法である。 （もっと読む）

【課題】デバイス製造工程における熱処理を経た後にも高抵抗を維持するシリコンウェーハを高い生産性を以て製造する方法を提供する。
【解決手段】設定抵抗率に応じてドーパントを添加してシリコンインゴットをチョクラルスキー法により成長させ、該シリコンインゴットをスライスして前記設定抵抗率を有するシリコンウェーハを製造するに当たり、設定抵抗率毎に、シリコンウェーハを供するデバイス作製工程における熱処理後の該シリコンウェーハの熱処理後抵抗率のウェーハ厚み方向のプロファイルを、複数のシリコンインゴット酸素濃度において予め求めておき、前記プロファイルにおいて、熱処理後抵抗率がピークとなる深さまでのウェーハ表面からの厚みが、デバイスのチップ形成領域より厚いプロファイルを有する、酸素濃度となる条件にてシリコンインゴットの成長を行うようにする。 （もっと読む）

【課題】デバイス製造工程における熱処理を経た後にも高抵抗を維持するとともに、ウェーハの機械的強度及びゲッタリング能力が高い高抵抗シリコンウェーハを製造する方法を提供する。
【解決手段】チョクラルスキー法により設定抵抗率に応じてドーパントを添加してシリコンインゴットを成長させ、該シリコンインゴットをスライスして設定抵抗率を有するシリコンウェーハを製造するに当たり、設定抵抗率毎に、シリコンウェーハを供するデバイス作製工程における熱処理後の当該シリコンウェーハの熱処理後抵抗率と当該シリコンウェーハが切り出されたシリコンインゴットの酸素濃度との相関を予め求めておき、シリコンインゴットの成長を、該インゴットの設定抵抗率に対する相関において、導電型が逆転する酸素濃度未満となる条件にて行う。 （もっと読む）

【課題】ウェーハ上のＬＰＤを検出して結晶欠陥と付着異物とに分類する精度を向上させる方途を提供する。
【解決手段】ウェーハの表面に対して垂直の方向に照射させる垂直照射光の該照射表面からの散乱光のうち、高角度範囲に散乱する散乱光の検出強度から照射表面における輝点欠陥の第１のサイズを求め、照射表面に対して斜めの方向に入射させる斜め照射光の該照射表面からの散乱光のうち、低角度範囲に散乱する散乱光の検出強度から輝点欠陥の第２のサイズを求め、輝点欠陥を、第２のサイズに対する第１のサイズの比および予め求めた閾値に基づいて結晶欠陥と付着異物とに分類するに際し、垂直入射光の波長と斜め入射光の波長とを異ならせるようにする。 （もっと読む）

【課題】気相エッチング法によりシリコンウェーハ表層部を短時間で均一にエッチングするための手段を提供すること。
【解決手段】弗化水素酸と硫酸との混酸Ａを収容した密閉容器内に、混酸Ａと接触しないようにシリコンウェーハを配置し、次いで、窒素酸化物を含む硝酸水溶液である溶液Ｂを前記密閉容器内に導入して混酸Ａと混合し、混酸Ａと溶液Ｂを混合した溶液から蒸発するガスによって前記密閉容器内で前記シリコンウェーハ表層部を気相分解する。 （もっと読む）

【課題】被切断材料の切断溝からのチップの高い掻き出し効率を確保することができるとともに、固定砥粒の磨滅に伴う切断効率の低下を抑制することができる電着固定砥粒ワイヤを提供する。
【解決手段】ワイヤ基材の外周面に、所定の粒度を有する第１の固定砥粒が線状に電着された第１の線状電着部と、第１の固定砥粒より粒度が小さい第２の固定砥粒が線状に電着された第２の線状電着部とを離間して形成したので、被切断材料の切断溝からのチップの高い掻き出し効率を確保でき、固定砥粒の磨滅に伴う切断効率の低下を抑制できる。 （もっと読む）

【課題】エピタキシャル成長によりトレンチ内を不純物層で埋め込む場合に、不純物層の不純物濃度の面内均一性が悪くなることを抑制しつつ、スループットを向上させる。
【解決手段】ｐ型領域３を形成するためのトレンチ２ａの幅を狭くしておき、このトレンチ２ａ内をｐ型層２１で埋め込んだのち、それを熱拡散してトレンチ２ａよりも幅広なｐ型領域３を形成する。このように、トレンチ２ａの幅をトレンチＪ２ａの幅よりも狭くしていることから、トレンチ２ａ内をエピタキシャル成長にて埋め込むときの体積を少なくすることが可能となる。このため、エピタキシャル成長に必要とされる時間を短時間化することが可能となり、スループットを向上させることが可能となる。また、同じ条件でのエピタキシャル成長によって不純物層であるｐ型層２１を形成できるため、ｐ型層２１の不純物濃度の面内均一性が悪くなることを抑制することもできる。 （もっと読む）

【課題】トレンチをエピタキシャル膜にて埋め込んで半導体基板を製造する上においてトレンチ開口部の塞がりの抑制と成長速度の向上の両立を図ることができる半導体基板の製造方法を提供する。
【解決手段】ｎ^＋シリコン基板１の上に形成したｎ型エピタキシャル膜２に、複数のトレンチ４を、トレンチ幅Ｗｔよりも、隣接するトレンチ４間の間隔Ｌｔを大きく形成する。トレンチ４内を含めたエピタキシャル膜２上に、エピタキシャル膜２の不純物濃度よりも高濃度なｐ型エピタキシャル膜２３を、少なくともトレンチ４の埋め込みの最終工程において、ｐ型エピタキシャル膜２３の成膜のために供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いて成膜し、トレンチ４の内部をｐ型エピタキシャル膜２３で埋め込む。 （もっと読む）

【課題】エピタキシャル成長によりトレンチ内を不純物層で埋め込む場合に、スループットを向上させることができる半導体装置の製造方法を提供する。
【解決手段】ｐ型領域３を形成するためのトレンチ２ａの幅を広くしておき、このトレンチ２ａ内をｐ型層で埋め込んだのち、ｎ^-型ドリフト層２からｎ型不純物を熱拡散してトレンチ２ａよりも幅狭なｐ型領域３を形成する。このように、トレンチ２ａの幅をトレンチＪ２ａの幅よりも広くしていることから、トレンチ２ａ内をエピタキシャル成長にて埋め込むときにより成長レートを高くできる条件でエピタキシャル成長させられる。このため、エピタキシャル成長に必要とされる時間を短時間化することが可能となり、スループットを向上させることが可能となる。 （もっと読む）

【課題】高効率な発電パネル用の多結晶シリコンウェーハを提供する。
【解決手段】一辺が１１８ｍｍ以上の四角形である多結晶シリコンウェーハであって、第１乃至第４の外周領域ａ１〜ａ４と、いずれも外周領域にも属さない中央領域ｂとを含み、第１の外周領域ａ１におけるライフタイムは、中央領域ｂにおけるライフタイムよりも短く、第２及び第３の外周領域ａ２，ａ３におけるライフタイムは、中央領域ｂにおけるライフタイムと実質的に等しく、中央領域ｂにおけるライフタイムは、３０μｓ以上である。本発明によれば、多結晶シリコンインゴットの断面をマトリクス状に４分割又は６分割することによって切り出すことができるとともに、ライフタイムが３０μｓ以上である領域を全体の１／３以上とすることができる。これにより、１６％以上の変換効率を確保することが可能となる。 （もっと読む）