【課題】回路基板と半導体素子との隙間に充填されたアンダーフィル樹脂内のボイドの発生を防止して、半田バンプの接続信頼性を高める。
【解決手段】まず、回路基板１０１の表面に半導体素子１０２が実装される。次に、回路基板１０１と半導体素子１０２との隙間に、流動性を有するアンダーフィル樹脂が充填される。次に、回路基板１０１と半導体素子１０２との隙間に充填されたアンダーフィル樹脂が硬化される。ここで、上記のアンダーフィル樹脂が回路基板１０１と半導体素子１０２との隙間に充填される際には、半導体素子１０２の側面に対向する複数の位置から回路基板１０１と半導体素子１０２との隙間にアンダーフィル樹脂が供給される。 （もっと読む）

【課題】探針の針先の異常を発見することが可能な試験装置及び試験方法を提供すること。
【解決手段】基板載置台５と、基板載置台５に載せられたウエハWに試験信号を与える探針８が設けられたプローブカード７と、探針８の画像を得る撮像部４と、試験を行う前と後での探針８の画像の違いから、該探針８の針先が異常かどうかを判定する判定部９とを有する試験装置による。 （もっと読む）

【課題】半田バンプ等の外部接続用電極の形成に於いて、当該外部接続用電極の組成の種類・選択の自由度を高めることができると共に、当該外部接続用電極の組成を容易に制御することができ、更に洗浄処理工程数を減少させることができる電極の形成方法を提供する。
【解決手段】電極の形成方法は、表面に導体層３６が露出する被処理基板３１を用意する工程と、前記被処理基板３１の表面に、前記導体層３６が露出する第１の開口３７Ａａを有する第１のマスク３７Ａを形成する工程と、前記第１の開口３７Ａａ内に、第１の金属から成る第１の金属層３９をめっき処理により形成する工程と、前記第１の金属層３９上に、第２の金属から成る第２の金属層４０を前記めっき処理とは異なる方法により形成する工程と、前記第１の金属層３９及び前記第２の金属層４０を熱処理により合金化する工程と、を含む。 （もっと読む）

【課題】 下部電極の耐酸化性を維持しつつ、微細化しても加工の困難性が高まらない半導体装置の製造方法を提供する。
【解決手段】 半導体基板の上に、Ｔｉ膜を成膜する。このＴｉ膜の上に、貴金属膜を形成する。Ｔｉ膜及び貴金属膜を窒化雰囲気中で熱処理を行う。これにより、Ｔｉ膜中から貴金属膜の上面まで拡散したＴｉを窒化し、貴金属膜の表面の一部の領域にＴｉＮ構造物が形成される。表面の一部には貴金属膜が露出した状態が維持される。貴金属膜及びＴｉＮ構造物の上に誘電体膜を形成する。この誘電体膜の上に上部導電膜を形成する。Ｔｉ膜、貴金属膜、誘電体膜、及び上部導電膜をパターニングして、キャパシタを形成する。 （もっと読む）

【課題】本発明は、露光データ作成方法及び露光方法に関し、未知のばらつきを含む様々なプロセスばらつきに対してパターン間の線幅のばらつきを低減することを目的とする。
【解決手段】パターン毎に露光量を調整しながら露光対象物を露光する荷電粒子ビーム露光用の露光データ作成方法において、パターンを目標線幅で分類し、各目標線幅のパターン群に対して、基準となる露光量とレジストパターンの出来上がり線幅の関係を示す基準特性を設定し、各目標線幅のパターンの露光量とレジストパターンの出来上がり線幅の関係を示す特性が基準特性に揃うように形状及び露光量を補正して露光データを作成するように構成する。 （もっと読む）

【課題】複数品種の研磨対象の研磨を簡便かつ高精度で行う。
【解決手段】研磨処理部２で複数品種の研磨対象について研磨を行い、膜厚測定部３でその研磨前後の膜厚を測定する。プロセス制御部４では、研磨レート比算出部７が、膜厚と研磨時間を用いて研磨レート算出部５で算出される実測研磨レートと、その研磨対象の品種名、研磨時間、メンテナンス後の研磨回数及びメンテナンス回数を用いた重回帰分析を行い、各品種の研磨レート比を算出する。以後は、その研磨レート比を用いて、研磨時間算出部６で算出される研磨時間が次の研磨対象の品種に応じて調整され、研磨処理部２は、その調整後の研磨時間で次の研磨を実施する。複雑なモデル式やパラメータを用いず、複数品種の研磨対象について実測したデータを用いて、複数品種の高精度な研磨プロセス制御に対応することができる。 （もっと読む）

【課題】フォトマスクを露光装置に装填する前のパージ作業時に、成長性の異物の発生を誘発することなくフォトマスク上の異物を除去する。
【解決手段】フォトマスク１に対して略水平方向から圧力が調整されたパージガス４を吹付けてフォトマスク１表面にパージガス４による層流を形成し（図１（Ａ））、パージガス４の吹付け方向またはパージノズル３のフォトマスク１表面からの高さを変化させてパージガス４をフォトマスク１表面に吹付ける（図１（Ｂ）、図１（Ｃ））。また、パージガス４の吹付け時には、パージガス４またはフォトマスク１表面を熱する。 （もっと読む）

【課題】ゲート電極をフルシリサイド化したＭＩＳＦＥＴを有する半導体装置及びその製造方法に関し、ＭＩＳＦＥＴの特性劣化を引き起こすことなくゲート電極をフルシリサイド化しうる半導体装置の製造方法、並びに、そのような製造方法を用いて形成された優れた特性のＭＩＳＦＥＴを有する半導体装置を提供する。
【解決手段】半導体基板１０上に形成されたゲート絶縁膜１８と、ゲート絶縁膜１８上に形成された金属シリサイド膜５６ｂと、金属シリサイド膜５６ｂ上に形成された金属シリサイド膜５６ａとを有し、金属シリサイド膜５６ｂにおける金属元素に対するシリコンの組成が、金属シリサイド膜５６ａにおける金属元素に対するシリコンの組成よりも大きいゲート電極２６ｎと、ゲート電極２６ｎの両側の半導体基板１０内に形成された不純物拡散領域対５４とを含むトランジスタを有する。 （もっと読む）

【課題】半導体装置の耐久性並びに信頼性を向上させる。更に、半導体装置のクラックの検査を簡素化し、クラックの検出率を向上させる。
【解決手段】半導体装置１００は、配線基板１１０上に設けられた半導体素子１２０と、半導体素子１２０を封止する封止樹脂とを備え、封止樹脂は、半導体素子１２０を封止する封止用樹脂１５０の部分と、封止用樹脂１５０の部分の側壁から外側に延在する複数の延出部１５１とを備える。また、延出部１５１の部分には、切欠き１５１ａが形成されている。そして、外部衝撃により発生するクラックが切欠き１５１ａ付近に発生することにより、半導体装置の耐久性並びに信頼性が向上する。また、クラックの検査が簡素化し、その検出率が向上する。 （もっと読む）

【課題】 半導体集積回路においてコストの増大を伴うことなく外部端子の異常状態（出力短絡状態および入力開放状態）を検出する技術を提供する。
【解決手段】 半導体集積回路（ＭＣＵ）は、複数の入出力回路（ＩＯ１〜ＩＯ４）、監視対象指定回路（ＤＰＳＥＬ）および異常検出回路（ＰＣＤＥＴ）を備える。複数の入出力回路（ＩＯ１〜ＩＯ４）は、複数の外部端子（Ｐ１〜Ｐ４）に対応して設けられる。監視対象指定回路（ＤＰＳＥＬ）は、複数の外部端子（Ｐ１〜Ｐ４）の中から監視対象外部端子を可変指定する。異常検出回路（ＰＣＤＥＴ）は、監視対象外部端子に対応する入出力回路が出力回路として機能している場合に監視対象外部端子の出力短絡状態を検出し、監視対象外部端子に対応する入出力回路が入力回路として機能している場合に監視対象外部端子の入力開放状態を検出する。 （もっと読む）