【課題】ダイシング時にプロセスマークが飛散するのを防止できる半導体装置とその製造方法、及び露光用マスクを提供すること。
【解決手段】シリコン基板１１の上方に導電膜を形成する工程と、導電膜をパターニングすることにより、平面形状が矩形状のデバイス領域１３にゲート電極（デバイスパターン）５２を形成すると供に、該デバイス領域１３よりも外側であって、スクライブライン１５よりも内側の空き領域E₁にプロセスパターン１２を形成する工程とを有し、プロセスパターン１２を、デバイス領域１３の隣接する二辺L₁、L₂の近傍のみに形成し、残りの二辺L₃、L₄の近傍には形成しない半導体装置の製造方法による。 （もっと読む）

【課題】気圧変動等に起因した膜厚変動を抑制出来る熱酸化膜形成装置を提供する。
【解決手段】酸化処理部２、膜厚測定部３、処理条件算出部４及び気圧測定部５を備える半導体製造システム１を構成する。この半導体製造システム１の処理条件算出部４により、酸化処理部２で行われた過去の酸化処理の酸化時間、酸化膜厚並びに酸化処理前の気圧を含むデータを用いてモデル式を導出し、そのようなモデル式を用い、次に行う酸化処理の酸化時間をその酸化処理前の気圧を基に算出する。次に行う酸化処理前の気圧だけでなく、装置状態等、気圧変動以外の要因も含めて次に行う酸化処理の酸化時間を算出するため、酸化膜厚の変動を効果的に抑制することが可能になる。 （もっと読む）

【課題】電源遮断からの復帰時間が短く、かつ回路規模が抑制されたパワードメインを設計する。
【解決手段】回路挿入位置抽出部１３は、パワードメインの出力側境界からＮ段目のＦＦと（Ｎ−１）段目のＦＦとの間の信号経路において、出力の分岐点をノードとして定義し、この定義に基づくノードモデルにおいて、Ｎ段目の各ＦＦから（Ｎ−１）段目の各ＦＦまでのすべての信号経路上のノードの数が同じになるようにノードを追加して、ノードモデルを更新する。そして、更新したノードモデルにおいて、Ｎ段目または（Ｎ−１）段目の各ＦＦから見て同じノード段数となる位置に配置されたノードをカウントし、ノードの数が最も少ないノード段数に対応するノードの出力側を、電源遮断時にその直前の入力信号値を保持する機能を備えたデータラッチ回路を挿入する位置として抽出する。 （もっと読む）

【課題】上下層の導通を実現し、従来と比較して形成コストを低くすることができる。
【解決手段】回路層１２が表面に形成された半導体チップ１１と、回路層１２上に形成された再配線層１５と、再配線層１５上に形成された、突起電極としての導電性ポスト部１６と、第１の端部と第２の端部とを有し、第１の端部が再配線層１５に接続されるワイヤ１７と、半導体チップ１１、再配線層１５、導電性ポスト部１６およびワイヤ１７を封止し、導電性ポスト部１６の上部と第２の端部とを外部に露出させた封止樹脂１８と、から構成される半導体装置１０によって、上下層間の導通が実現される。 （もっと読む）

【課題】半導体装置の配線層の信頼性を高める。
【解決手段】層間絶縁膜３に形成した配線溝４内に、バリアメタル膜５を介して、ＣｕＭｎシード膜６及びＣｕ膜７を有する配線部１を形成した後、ＳｉＨ₄とＮＨ₃のガスに曝し、その配線部１の表面にＯを含有しないＳｉＮの保護層８を形成する。この上にキャップ膜９を形成する。キャップ膜９の形成時には、配線部１のバリアメタル膜５との界面領域にはＭｎＯ層１０が形成される一方、配線部１の上面には保護層８があることでＭｎの析出が抑制される。配線部１のＭｎ含有量を高めても、配線部１とキャップ膜９との間にＭｎを含有するバリア性の低い層が形成されることがなく、エレクトロマイグレーション耐性及びストレスマイグレーション耐性の向上を図ることができる。 （もっと読む）

【課題】プロセス工程及び開発期間を減らし、サイズを小さくすることができる静電気放電保護回路を有する半導体装置を提供することを課題とする。
【解決手段】入出力パッド（１０１）と、電源電圧が供給される電源電圧ノード（ＶＤＥ）と、基準電位が供給される基準電位ノード（ＧＮＤ）と、アノードが前記入出力パッドに接続され、カソードが第１のノードに接続される第１のダイオード（１３１）と、前記入出力パッド及び前記電源電圧ノードに接続され、前記入出力パッドに前記電源電圧より低い電圧が入力されると、前記第１のノードが前記電源電圧になるように制御する電位制御回路（１０３）と、前記入出力パッドに静電気が入力されると静電気オン信号を出力するトリガ回路（１０９）と、前記静電気オン信号が出力されると、前記第１のノード及び前記基準電位ノード間に静電気放電電流を流す静電気放電サージパス回路（１０８）とを有する。 （もっと読む）

【課題】 プロセッサにおいて中央処理回路を異常状態から所望の正常状態に復帰させる機能を簡易な回路構成により実現する。
【解決手段】 中央処理回路（１４０）は、条件付分岐命令に関して強制ジャンプの有効／無効を示すレジスタ（１４９）を有し、条件付分岐命令の実行時にレジスタ（１４９）が有効を示す状態であれば分岐条件が成立したものと判定する。レジスタ（１４９）は、タイマ回路（１３０）の割り込み要求の発行に伴って無効を示す状態から有効を示す状態に遷移する。メモリ回路（１１０）に格納されるプログラムは、条件付分岐命令を用いたループ処理に関して条件付分岐命令の分岐条件の成立がループ処理の終了条件となるように生成される。 （もっと読む）

【課題】半導体装置の回路基板と半導体素子との隙間の洗浄効果を高める。
【解決手段】回路基板２の表面にソルダーレジスト２２を形成し、ソルダーレジスト２２に第１の開口を形成して電極２１を露出させ、半導体素子３の表面にポリイミド３２を形成し、ポリイミド３２に第２の開口を形成して電極３１を露出させ、電極３１に半田バンプ３４を形成し、電極２１および半田バンプ３４の少なくとも一方にフラックスを塗布し、ソルダーレジスト２２とポリイミド３２とを対向させ電極２１に半田バンプ３４を接合し、回路基板２と半導体素子３との隙間に洗浄液を供給して隙間に存在するフラックスを洗浄する。フラックスを洗浄する工程前に、ソルダーレジスト２２およびポリイミド３２の少なくとも一方に凹部を形成する。 （もっと読む）

【課題】バッチ式の反応炉を用いた場合でも、安定した特性を得ることができる半導体装置の製造方法を提供する。
【解決手段】供給ラインに原料ガスを流し始める（ステップＳ２）。供給ラインからＭＦＣを通過した原料ガスは排気ラインに流れ、炉内供給ラインには流れない。その後、ＭＦＣを流れる原料ガスの流量が安定したかを判定する（ステップＳ３）。例えば、流量の変動幅が所定の範囲内に収まっているか判定する。流量が安定すると、バルブＶ１を開くと共に、バルブＶ２を閉じる（ステップＳ４）。この結果、供給ラインからＭＦＣを通過した原料ガスは排気ラインに流れなくなり、炉内供給ラインに流れるようになる。続いて、所定時間が経過したかを判定する（ステップＳ５）。この所定時間は、形成しようとしているＳｉＧｅ層の成長に必要とされる時間である。所定時間が経過すると、バルブＶ１を閉じると共に、バルブＶ２を開く（ステップＳ６）。 （もっと読む）

【課題】誤差要因に左右されず短時間の測定で、トランジスタの閾値電圧を抽出する。
【解決手段】反転キャリアの増加率に注目した閾値電圧を定義し、抽出する。まず、検出対象トランジスタのゲート電圧の増加に対するドレイン電流を測定する（ステップＳ１）。次に、ドレイン電流の増分に対するゲート電圧の増分を演算する（ステップＳ２）。次に、予め用意された増加率と演算結果とを比較し、演算結果が予め用意された増加率（Ｓ_ｔｈ）を超えたか否かを判断する（ステップＳ３）。そして、増加率を超えたときのゲート電圧を検出対象トランジスタの閾値電圧に設定する（ステップＳ４）。 （もっと読む）