【課題】チップサイズを縮小する。
【解決手段】レイアウト設計方法は、レイアウト設計装置が、半導体集積回路のレイアウト設計を階層別に行う階層レイアウト設計における上位階層において、上位階層の下の階層で配置配線が行われる所定の機能を備えた階層ブロックが配置される領域であって、空きユニットセル配置領域３と階層ブロック用のユニットセル配置領域４とを含む階層ブロック配置領域２を、チップ領域１に設定し、チップ領域１における階層ブロック配置領域２を包囲する周辺領域５のユニットセル配置領域、および、階層ブロック配置領域２内の空きユニットセル配置領域３を用いて、配置配線を行う。 （もっと読む）

【課題】複数のＯＦＤＭブランチを利用してＯＦＤＭ信号を受信するＯＦＤＭ受信装置の受信特性を向上させる。
【解決手段】各ブランチにおいてＯＦＤＭ信号が周波数領域信号に復調される。ダイバーシティ合成部１０７は、各ブランチにより得られる復調信号を合成する。クロック再生部１は、ＯＦＤＭ信号のクロックを再生する。ガード相関部２は、ＯＦＤＭ信号の位相誤差を検出する。判断部７は、信頼性の高いブランチを特定する。クロック誤差補正部８は、信頼性の高いブランチの位相誤差の平均値に基づいて、補正指示を作成する。各ブランチのクロック再生部１は、それぞれ補正指示に従ってクロックの誤差を補正する。 （もっと読む）

【課題】第１のトランジスタと第２のトランジスタが、ぞれぞれのドレイン領域とソース領域を共有して同一の半導体基板上に形成される構成の半導体装置の製造において、それぞれのトランジスタのソース領域およびドレイン領域の直下に埋め込み絶縁膜を効率的に形成できる製造方法を提供する。
【解決手段】半導体基板上にそれぞれのトランジスタのソース領域およびドレイン領域に対応してトレンチを形成し、前記トレンチをＳｉＧｅ混晶層と半導体層を順次形成することにより充填し、さらに第１のトランジスタのソース領域および第２のトランジスタのドレイン領域直下のＳｉＧｅ混晶層を、素子分離溝を介して選択エッチングにより除去し、第１のトランジスタのドレイン領域および第２のトランジスタのソース領域として共有される拡散領域直下のＳｉＧｅ混晶層を、前記拡散領域に形成した孔を介して選択エッチングし、除去する。 （もっと読む）

【課題】動作電圧に対して入力電圧範囲を拡大し、低消費電力化を図ること。
【解決手段】比較回路１０の電圧制御部１２は、キャパシタＣ１１の第１端子に、クロック信号ＣＫに応答して高電位電圧ＡＶＤと低電位電圧（グランドＧＮＤ）を供給する。キャパシタＣ１１の第２端子に接続されたトランジスタＴ２３は、反転クロック信号ＸＣＫに応答してオンオフする。入力トランジスタＴ１１，Ｔ１２のしきい値電圧と等しく設定されたトランジスタＴ２３は、グランドＧＮＤの電圧とノードＮ２１の電圧に応じて反転状態となり、比較部１１に供給する制御電圧ＶＣＭ（ノードＮ２１の電圧）をグランドＧＮＤからトランジスタＴ２３のしきい値電圧低い電圧に安定させる。 （もっと読む）

【課題】セキュリティを高めるための半導体装置を提供する。
【解決手段】第１トランジスタ４ａ、および第１トランジスタ４ａに接続される第１キャパシタ４ｂを有する第１メモリセル４を含む第１メモリセルアレイ２と、第１トランジスタ４ａよりもオフ電流が高い第２トランジスタ５ａ、および第２トランジスタ５ａに接続される第２キャパシタ５ｂを有する第２メモリセル５を含む第２メモリセルアレイ３と、を有する。 （もっと読む）

【課題】 パイプライン処理の停止を低減するとともに、ループ処理が実施されている期間のアクセス効率を向上する。
【解決手段】 情報処理装置は、命令を取得するフェッチ部と、命令を解読するデコード部と、フェッチ部から出力される命令を順次記憶する書き込み動作と、ループ処理の範囲に対応する命令を繰り返し出力する読み出し動作とを切り替えて実施する命令バッファ部と、書き込み動作が実施されているとき、フェッチ部から出力される命令をデコード部に出力し、読み出し動作が実施されているとき、命令バッファ部から出力される命令をデコード部に出力する選択部とを有している。 （もっと読む）

【課題】通信情報が悪意ある者によって解読されることを抑制する。
【解決手段】無線通信装置１０は、互いに異なる識別情報を有し、それぞれアクセスポイントとして機能する複数の無線通信部１１−１〜１１−ｎを有し、無線通信部１１−１〜１１−ｎの少なくとも１つは、自身を送信先とした偽の通信情報の送信を繰り返すことで、正規のアクセスポイントの通信情報を隠すことができ、正規のアクセスポイントの通信情報が悪意のある者に解析され難くすることができる。 （もっと読む）

【課題】簡単な回路構成で高速にフィルタリング処理を行う。
【解決手段】異なる視点での２つの画像に対する複数のずれ量に対応する差分絶対値和のうち，最小差分絶対値和を抽出するフィルタリング処理回路であって，入力回路に入力される複数のずれ量にそれぞれ対応する複数の差分絶対値和が当該入力時点までで最小の差分絶対値和の場合に最小の差分絶対値和として保持する最小差分絶対値和保持回路と，次に小さい第２最小差分絶対値和を検出して保持する第２最小差分絶対値和検出回路と，入力時点までで最小の差分絶対値和でない場合には，当該入力差分絶対値和を第２最小差分絶対値和検出回路に入力し，最小の差分絶対値和である場合には，最小差分絶対値和保持回路で最小差分絶対値が更新されることに伴って最小差分絶対値和保持回路から出力される元の最小差分絶対値和を，第２最小差分絶対値和検出回路に入力するセレクタ回路とを有する。 （もっと読む）

【課題】レイアウトデータからＣｕ残が発生しやすい品種やレイヤであるか否かを判定することのできる偏在率算出方法を提供する。
【解決手段】ＣＰＵは、検証レイヤにおいて所定サイズの検証エリア毎にパターン密度を算出するステップＳ１３と、算出されたパターン密度を複数の密度範囲に分別し、各々の密度範囲に属するパターン密度の分布を示す複数の密度マップＭＡＰ０〜ＭＡＰ７を生成するステップＳ１４とを実行する。また、ＣＰＵは、各密度マップＭＡＰ０〜ＭＡＰ７に所定量のプラスシフトを加えるステップＳ１５と、パターン密度の密度差が第１基準値以上となる組み合わせの密度マップＭＡＰ０〜ＭＡＰ７を重ね合わせ、両密度マップで重複した領域を抽出するステップＳ１６とを実行する。ＣＰＵは、その抽出した領域の総面積を算出するステップＳ１７と、算出した総面積と第２基準値とを比較するステップＳ１８とを実行する。 （もっと読む）

【課題】簡単な回路構成で故障検出のための試験を行うことができる半導体回路を提供する。
【解決手段】シフトレジスタを有しシリアル−パラレル変換を行う変換回路２４の故障検出を行うための試験時に、シフトレジスタの初段のフリップフロップＦＦ１ＡのＤ入力に、その／Ｑ出力ＢＳ２Ａを供給することで、クロック信号ＣＬＫのサイクル毎に０、１を交互に繰り返す信号を試験パターンとして生成し、この試験パターンを用いて変換回路２４の試験を行うようにして、回路規模の大きな試験回路を搭載しなくとも、簡単な回路構成で故障検出のための試験を行えるようにする。 （もっと読む）