【課題】少ないトランジスタ数で双方向スイッチを構成する。
【解決手段】双方向スイッチ装置は，ＨＥＭＴを有する双方向スイッチと，第１の条件時にＨＥＭＴのソースまたはドレインの一方の端子とゲートとの間に閾値電圧未満の第１の電圧を印加してソースまたはドレインの他方の端子から一方の端子への第１の電流パスをオフにし，第２の条件時に他方の端子とゲートとの間に閾値電圧未満の第２の電圧を印加して一方の端子から他方の端子への第２の電流パスをオフにし，第３の条件時にＨＥＭＴのソース及びドレインとゲートとの間に閾値電圧より高い第３の電圧を印加して第１，第２の電流パスをオンにする制御回路とを有する。 （もっと読む）

【課題】チップ面積を小さくすることのできるレイアウト設計方法を提供する。
【解決手段】レイアウト設計方法は、所定のタイミング制約Ｆ１を満足させるように、セルを配置し、低抵抗配線が形成される第１配線層を使用してセル間のパスの接続配線を形成する処理（ステップＳ２〜Ｓ４）を有する。また、レイアウト設計方法は、タイミング制約Ｆ１を満足させたまま、パスの接続配線のうち、セル間に配置されるバッファ回路によって区切られる複数のステージ中の少なくとも一つのステージに対応する接続配線におけるレシーバ側からの一部を、第１配線層から該第１配線層よりも配線遅延が大きくなる第２配線層に置き換えて形成する配線置換処理（ステップＳ５）を有する。 （もっと読む）

【課題】不正プログラムの開発防止を図ること。
【解決手段】情報処理装置１０１は、安全性が担保されていないメインメモリ１０３に書き出されるプログラム（例えば、サブルーチンＳＲ）を、信頼性が担保されたセキュアモジュール１０２で暗号化してから、メインメモリ１０３に書き出す。これにより、情報処理装置１０１は、メインメモリ１０３でのプログラムの安全性を担保し、クラッカー１０５によるプログラムの解析および改ざんを防止して、不正プログラムの開発を防止する。また、情報処理装置１０１は、暗号化されたプログラムを、プログラムの実行時にだけ復号して、プログラムの実行終了時に削除する。これにより、情報処理装置１０１は、暗号化されていない状態のプログラムがメインメモリ１０３に存在する時間を少なくして、クラッカー１０５によるプログラムの解析および改ざんを防止して、不正プログラムの開発を防止する。 （もっと読む）

【課題】遅延が積分されてレースが生じても、正しいカウント値を出力することができるカウンタ回路およびカウンタ回路のサンプリング補正方法の提供を図る。
【解決手段】カウンタクロックＣＫ−ＤＣＯに従ってカウントしてカウント値Ｑ０〜ＱN-1を算出するカウンタ部１１と、前記カウント値を、少なくとも３つのサンプリングクロックＲｅｆ−ＣＫ[0]，[1]，[2]で取り込むサンプリング部１２と、前記少なくとも３つのサンプリングクロックで取り込まれた少なくとも３つのサンプリング値ＳＡ₀〜ＳＡ_N-1，ＳＢ₀〜ＳＢ_N-1，ＳＣ₀〜ＳＣ_N-1を、前記少なくとも３つのサンプリングクロックにおけるタイミングのずれにより判定する判定部１３と、を有する。 （もっと読む）

【課題】消費電力低減が図られた新規な構造の半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、ワード線と、ワード線にワード線選択信号を供給するワードドライバと、ワード線に接続されたメモリセルと、メモリセルに電源電圧を供給するセル電源線と、セル電源線への電源電圧の供給状態を制御する電源制御回路とを有し、電源制御回路は、セル電源線に電源電圧が供給されるオン状態と、セル電源線に電源電圧が供給されないオフ状態とを切り替えるスイッチ回路と、ワードドライバからワード線選択信号を供給され、ワード線選択信号が供給される前、スイッチ回路をオフ状態に保持し、ワード線選択信号が供給されると、スイッチ回路をオン状態に切り替え、ワード線選択信号の供給が終了した後も、オン状態を保持するスイッチ制御回路とを有する。 （もっと読む）

【課題】 パターン欠陥修正方法及びパターン欠陥修正装置に関し、炭素系汚染の洗浄プロセスにおける欠陥修正材料の消失を防止する。
【解決手段】 減圧雰囲気中で被修正マスクの修正部位に原料ガスを供給するとともにエネルギビームを照射してエネルギビーム誘起化学蒸着によりシリコンを含有する材料を堆積させる工程と、前記堆積した材料の少なくとも一部に対して酸化処理、窒化処理、或いは、酸窒化処理のいずれかを行う工程とを設ける。 （もっと読む）

【課題】電子回路及びそのタイミング調整方法において、フリップフロップのホールドエラーを防止すること。
【解決手段】クロック信号ＣＬＫに同期してテストパターンＴＰを出力する送信側フリップフロップＦＦ_t１〜ＦＦ_t３と、テストパターンＴＰを遅延させる遅延回路４１〜４３と、遅延回路４１〜４３から出力されたテストパターンＴＰをラッチすると共に、テストパターンＴＰを出力する受信側フリップフロップＦＦ_r１〜ＦＦ_r３と、受信側フリップフロップＦＦ_r１〜ＦＦ_r３から出力されたテストパターンＴＰと期待値とを比較して、それらが一致するか否かを示す比較信号Ｓ_p１〜Ｓ_p３を出力する比較器４６と、比較信号Ｓ_p１〜Ｓ_p３によってテストパターンＴＰと期待値とが一致していないときに、遅延回路４１〜４３の遅延時間を調整するタイミング調整器４５とを有する電子回路による。 （もっと読む）

【課題】リファレンスセルを有する半導体記憶装置でのデータ読み出しにおけるアクセス速度を向上することができる半導体記憶装置を提供することを課題とする。
【解決手段】リファレンスセル側において、リファレンスセルが接続されたビット線の一端をグローバルビット線に接続し、他端を負荷用ローカルビット線に接続することで、リファレンスセルが接続されたビット線及び負荷用ローカルビット線をグローバルビット線に対して直列に接続し、センスアンプからみたメモリセル側及びリファレンスセル側の負荷を揃え、データ読み出し動作のプリチャージにおける電位変化を過渡状態においても等しくなるようにする。所定のレベルに達したらプリチャージを終了しセンス動作を行えるので、プリチャージに要する時間を短縮でき、データ読み出しに係るアクセスタイムが短縮される。 （もっと読む）

【課題】二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ制御部８２が発行するコマンドＣＭＤには，通常のＳＤＲＡＭに必要なコマンドが含まれる。また，メモリ制御部８２内の設定レジスタ５４３には，フレーム画像ＦＭ−ＩＭＧの左上画素のアドレスや，メモリマッピング情報や，メモリ８６が有する機能についての情報が設定される。メモリが有する機能とは，例えば，マルチバンクアクセス機能や，エンディアンに対応するデータ配列の切り替え機能などであり，コントロール対象のメモリが有する機能の有無がこの設定レジスタ５４３に設定される。設定レジスタ５４３内のメモリマッピング情報とフレーム領域の左上のアドレスなどに基づいて，矩形アクセスに必要なメモリ空間のアドレスを生成する。 （もっと読む）

【課題】電圧制御発振回路の入力部でのリークに起因する定常位相誤差を防止できる位相ロックループ回路を提供する。
【解決手段】リファレンスクロック信号とフィードバッククロック信号の位相差を検出する位相比較回路と、検出された位相差に応じた電流を第１の容量に出力するチャージポンプ回路と、第１の容量に蓄積されている電荷に基づく制御電圧に応じた発振周波数の出力クロック信号を生成する電圧制御発振回路とを有する位相ロックループ回路にて、チャージポンプ回路による第１の容量への電流の出力完了後の第１の時刻に第１の電圧を保持し、保持された第１の電圧に基づき電圧制御発振回路の入力部に流れるリーク電流に応じた電流を生成し、生成された電流に応じた補正電流をカレントミラー回路を介して第１の容量に出力するようにして、リーク電流による制御電圧の変動を抑制する。 （もっと読む）