【課題】接続信頼性の高い半導体装置を提供する。
【解決手段】半導体装置１は、配線基板２及びその配線基板２に実装された半導体素子３と、半導体素子３の上方に設けられた配線基板４及びその配線基板４に実装された半導体素子５を含む。配線基板２，４は、それらの間に設けられた接続部６によって電気的に接続する。配線基板２，４の間には、樹脂層７を設け、この樹脂層７により、配線基板２に実装されている半導体素子３を封止すると共に、半導体素子３，５がそれぞれ実装されている配線基板２，４同士を接着する。 （もっと読む）

【課題】既存の試料採取装置であっても試料を良好に採取するための試料採取方法を提供する。
【解決手段】誘電体棒１０と、誘電体棒１０の先端に形成される捕捉面１０ｂと、誘電体棒１０の後端側に設けられる露出領域と、誘電体棒１０のうち捕捉面１０ｂと露出領域の間の領域において、誘電体棒１０を覆う導電性被覆層１２と、を有するプローブ１のうちの露出領域を誘電体物により摩擦して誘電体棒１０を帯電し、プローブ１の捕捉面１０ｂにより試料８を吸着し、プローブ１の操作により試料８を試料ホルダ６に移送する処理を含む。 （もっと読む）

【課題】
ディスペンサ自体を減圧下にさらすことなく、減圧雰囲気下で液状材料をディスペンスしてボイドを抑制する。
【解決手段】
ステージ２０上に対象物１０が設置された後、ステージ２０上にチャンバ３０が設置される。チャンバ３０は、液状材料５０を格納したキャピラリ３３を有する。チャンバ３０とステージ２０との間に第１の密封空間４０が形成される。また、蓋材６０がチャンバ３０上に設置され、チャンバの吐出部３３に格納された液状材料５０と蓋材６０との間に、第２の密封空間４５が形成される。さらに、第１の密封空間４０を減圧することにより、吐出部３３から対象物１０上に液状材料５０が吐出される。その後、チャンバ３０内は大気に開放され、仮に発生していた場合であってもボイドの縮小が達成される。 （もっと読む）

【課題】放熱及び電磁シールドの機能を有する半導体装置を、部材数を抑えて実現する。
【解決手段】半導体装置１０Ａは、基板１１と、基板１１の上方に設けられた半導体素子１２を含み、更に、半導体素子１２を被覆し、且つ、基板１１に設けられた接続パッド１１ｂに接続された、はんだ材料からなる熱伝導材１５を含む。このような熱伝導材１５の上方に放熱体１７が設けられる。半導体素子１２と放熱体１７の間を熱的に接続する熱伝導材１５によって、半導体素子１２からの電磁的ノイズの放射や半導体素子１２への電磁的ノイズの入射を抑制する。 （もっと読む）

【課題】簡単な製造工程を用い樹脂内にシールドのための導電体を設ける半導体装置の製造方法を提供する。
【解決手段】基板１０上に半導体素子２０を搭載する工程と、基板１０上に孔を備える導電体４０を含む樹脂シート５０を貼り付けることにより、導電体４０が半導体素子２０を囲むように、半導体素子２０を樹脂５５を用い封止する工程と、を含む半導体装置の製造方法。 （もっと読む）

【課題】メモリへの連続アクセス回数を増やしても使用するスキャンチェーン数を増加させることなく試験を行うことができる集積回路装置の提供を図る。
【解決手段】メモリＭＥＭと、該メモリに接続される複数のロジック回路Ｌと、前記メモリおよび前記ロジック回路の試験を行うスキャンチェーンＳＣＩ，ＳＣIIと、を含む集積回路装置であって、前記メモリの前段の第１スキャンチェーンＳＣＩにおいて、前記メモリに対して出力端子が繋がっている少なくとも２つの第１および第２フリップフロップＦＦ１０７，ＦＦ１０８を有し、前記第２フリップフロップＦＦ１０８の前記出力端子と、前記第１フリップフロップＦＦ１０７のスキャン入力端子の間に、少なくとも１つの第１挿入フリップフロップＦＦ１０５，ＦＦ１０１を挿入して、前記スキャンチェーンの接続を規定する。 （もっと読む）

【課題】スイッチングトランジスタを適切にオフ動作する。
【解決手段】スイッチング回路装置は，高電位端子に接続されたドレインと低電位電源に接続されたソースとゲートとを有し，高電位端子と低電位電源との間に接続されたスイッチングトランジスタと，入力制御信号に応答して，スイッチングトランジスタのゲートにスイッチングトランジスタの閾値電圧より高い高電位と前記低電位電源の電位とを有する駆動パルスを出力する駆動回路とを有し，駆動回路は，スイッチングトランジスタのゲートとソースとの間に設けられた第１の駆動トランジスタを含む第１のインバータを有し，駆動パルスにより前記スイッチングトランジスタがオンからオフに変化するときに，第１の駆動トランジスタが導通してスイッチングトランジスタのゲートとソース間を短絡する。 （もっと読む）

【課題】実動作キャパシタとダミーキャパシタとが形成された半導体装置において、水素・水分、不均一なストレスによる実動作キャパシタの性能劣化を抑制し、ＦｅＲＡＭの寿命特性を向上する。
【解決手段】半導体基板１０上の実動作キャパシタ部２６の下部電極３０と強誘電体膜３２と上部電極３４を有する複数の実動作キャパシタ３６ａと、半導体基板１０上の実動作キャパシタ部２６の外側のダミーキャパシタ部２８の下部電極３０と強誘電体膜３２と上部電極３４を有する複数のダミーキャパシタ３６ｂと、複数の実動作キャパシタ３６ａ上の複数の配線４０と、複数のダミーキャパシタ３６ｂ上の配線４０を有し、ダミーキャパシタ３６ｂのピッチの実動作キャパシタ３６ａのピッチに対する比は、０．９〜１．１の範囲にあり、ダミーキャパシタ３６ｂ上の配線４０のピッチの実動作キャパシタ３６ａ上の配線４０のピッチに対する比は、０．９〜１．１の範囲にある。 （もっと読む）

【課題】二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。メモリ単位領域内には，前記複数の入出力端子に対応する複数のバイト又はビットのデータが記憶され，さらに，メモリセルアレイと入出力ユニットは，第１の動作コードに応答して，入力アドレスとバイト又はビットの組み合わせ情報とに基づいて，入力アドレスに対応する第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域内の複数のバイト又はビットにアクセスし，アクセスした第１及び第２のメモリ単位領域の複数のバイト又はビットから，組み合わせ情報に基づく組み合わせの複数のバイト又はビットを，複数の入出力端子に対応付ける。 （もっと読む）

【課題】配線基板の各層に配置された配線の電気特性を劣化させずに、配線基板の絶縁層に発生したクラックの伝播を抑制する。
【解決手段】配線基板は、第１配線、第２配線、第３配線、第４配線及び絶縁層を備え、前記配線基板の厚さ方向において、前記第１配線と前記第４配線とが重ならず、前記配線基板の厚さ方向において、前記第２配線と前記第３配線とが重ならず、前記第１配線と前記第２配線とが隣接する領域における前記第１配線の側面には、山部及び谷部が設けられ、前記第１配線と前記第２配線とが隣接する領域における前記第２配線の側面には、山部及び谷部が設けられ、前記配線基板の厚さ方向において、前記第１配線の側面に設けられた谷部と前記第３配線とが重なり、前記配線基板の厚さ方向において、前記第２配線の側面に設けられた谷部と前記第４配線とが重なる。 （もっと読む）