【課題】メモリエラーと冗長を提供する。
【解決手段】 メモリセルの追加ロウ、及び/又は、カラムを含む冗長がメモリに加えられ、EECパリティはエラーの検出に用いられる。エラーがある位置で、一度発生する場合、ソフトエラーであると見なし、データはこの位置で校正され、失効セルのアドレス（失効アドレス）はリストに保存される。別のエラーが発生する時、その失効アドレスが保存リスト上にあるか判断する。ない場合、エラーは、再度、ソフトエラーであると見なされ、この位置のデータが校正され、失効アドレスが保存アドレスリストに加えられる。しかし、失効アドレスが既に、保存失効アドレス中にある場合、エラーは、潜在エラーかVTRであると見なされ、オンチップ冗長を用いて修復される。 （もっと読む）

【課題】熱放散の効果を減少させずに３次元実装が可能な集積回路構造および集積回路構造を形成する方法を提供する。
【解決手段】集積回路構造は、底部ウエハ１２を構成する底部ダイと、底部ダイに接合され、底部ダイより小さいサイズを有する上部ダイ１０と、底部ダイおよび上部ダイ１０の上にある成形化合物とを含む。成形化合物は、上部ダイ１０の縁部に接触する。底部ダイの縁部が成形化合物のそれぞれの縁部と垂直方向に整列する。 （もっと読む）

【課題】ＳｉＧｅストレッサの形成方法と集積回路のトランジスタ構造を提供する。
【解決手段】ＳｉＧｅストレッサを形成する方法であって、前記方法は、ソース領域とドレイン領域間にチャネルを有する半導体基板上のソース領域とドレイン領域の少なくとも１つに第１ＳｉＧｅ層を堆積するステップ、及び前記第１ＳｉＧｅ層の上部を酸化層に変換し、前記第１ＳｉＧｅ層の底部を第２ＳｉＧｅ層に変換するステップを含み、前記第２ＳｉＧｅ層は、前記第１ＳｉＧｅ層より高いＧｅ濃度を有する方法。 （もっと読む）

【課題】液浸リソグラフィプロセス中における粒子を、効果的に且つ効率良く監視する。
【解決手段】本開示内容は、液浸リソグラフィシステムを提供する。当該システムは、結像レンズシステム１３０，基板ステージ１２０，液浸流体保持用モジュール１４０，粒子監視モジュール１６０の他に、液浸流体１５０を受け入れるために、出口１４４に連結されるタンク１６８と、受け入れた液浸流体１５０内の粒子を監視するために、タンク１６８に連結される液体粒子カウンタ１７０と、タンク１６８にガスを供給するために、当該タンク１６８に連結されるガス入口と、を備える。そして、液体粒子カウンタ１７０は、液体粒子カウンタ１７０を通過して流れている液浸流体１５０内の粒子を検出する。 （もっと読む）

【課題】デュアルポートＳＲＡＭセルの構造とレイアウト設計を提供する。
【解決手段】マルチポートＳＲＡＭセルと、第１ビット線導体と、第１相補ビット線導体と、第２ビット線導体と、第２相補ビット線導体と、ＳＲＡＭセルのアクセスポートに接続された第１ワード線と第２ワード線、及びＶｄｄ電力供給導体と、４つのＶｓｓ電力供給導体とを含み、前記ビット線導体と前記電力供給導体は、第１共通金属化層に平行に設置されるメモリデバイス。 （もっと読む）

【課題】AlCuプロセスのCMOSイメージセンサーの大ビアボンディングパッドのアプリケーションを提供する。
【解決手段】集積回路は、ボンディングパッド領域と非ボンディングパッド領域とを有する基板からなる。“大ビア”と称される相対して大きいビアが、ボンディング領域の基板上に形成される。大ビアは、基板向きの上面図にて、第一寸法を有する。集積回路は、非ボンディング領域の基板上に形成された複数のビアも有する。複数のビアは、それぞれ、上面図にて、第二寸法を有し、第二寸法は、第一寸法より相当小さい。 （もっと読む）

【課題】 半導体トランジスタの垂直フィン構造及びその製造方法を提供する。
【解決手段】 半導体トランジスタの垂直フィン構造であって、半導体基板、この半導体基板の上部のフィン層、及びこのフィン層を覆うキャッピング層を含み、半導体基板は、IV族半導体材料を含み、フィン層は、IV族半導体材料を含み、キャッピング層は、III−V族半導体化合物を含み、フィン層は、半導体トランジスタのチャネルとなり、キャッピング層は、フィン層に歪みを加え、チャネルを通過する移動度を向上させる垂直フィン構造。 （もっと読む）

【課題】銅柱バンプ上の金属間化合物（ＩＭＣ）の良好な接合のための方法と構造を提供する。
【解決手段】銅柱１０８層を形成するために銅を堆積するステップと、銅柱層の上部に拡散バリア層１１０を堆積するステップと、拡散バリア層上に銅キャップ層１１２を形成するステップを含み、金属間化合物１１６（ＩＭＣ）が拡散バリア層、銅キャップ層、銅キャップ層上に形成されたはんだ層の間に形成される。ＩＭＣは銅柱構造上で良好な接合性を有し、ＩＭＣの厚さは銅キャップ層の厚さで制御することができ、拡散バリア層は銅柱層からはんだ層への銅の拡散を抑制する。銅キャップ層を形成する前に、拡散バリア層上部の濡れ性のために薄膜層を堆積するステップを更に含むことができる。 （もっと読む）

【課題】緩和した格子不整合の半導体へテロ構造を提供すること。
【解決手段】組成的に勾配した半導体層における転位パイルアップは、減少もしくは実質的に除かれ、これによって、増加した半導体デバイス歩合および製造性に導く。このことは、組成的に勾配したバッファ層の後に続く成長および緩和の前のスタート層としておよび／または組成的に勾配した層の成長および緩和中の少なくとも１つの中間層としてその表面にわたり実質的に均一に分布する複数のスレッディング転位を有する半導体層を導入することによって達成される。この半導体層は、半導体層の表面に近接して位置するシード層、およびそこに均一的に分布するレッディング転位を有することを含み得る。 （もっと読む）

【課題】スルーシリコンビアから形成されるグリッドマトリクスを用いて電力供給される集積回路を提供する。
【解決手段】集積回路構造は、基板を有するチップと、配電回路網とを含む。配電回路網は、基板を貫通し、グリッドを形成する複数の電力スルーシリコンビア（TSV）と、底部金属化層（M１）中に位置し、複数の電力TSVを、基板上の集積回路装置に結合する複数の金属線とを含む。 （もっと読む）