【課題】トレンチ構造の歪み導入要素によりに歪み導入されたチャネルを持つＭＯＳトランジスタのリーク電流を改善する。
【解決手段】ＭＯＳトランジスタ１０６のチャネル領域１０８に、第１トレンチ構造５５ａ、第２トレンチ構造５５ｂによる歪み導入要素だけでなく、別の歪み導入要素として、ＭＯＳトランジスタ１０６表面上にコンフォーマルに設けられた窒化シリコンキャップ層１３０を設ける。別の態様では、チャネル領域１０８内の歪みは、ガス種、例えば水素、酸素、ヘリウムまたは別の希ガスをゲート１１０またはチャネル領域１０８の下の領域内に注入することによって導入される。 （もっと読む）

【課題】 裏面相互接続構造と製造方法を提供する。
【解決手段】 集積回路構造を形成する方法であって、前記方法は、半導体ウエハの端から前記半導体ウエハの中に延びる第１ノッチを含む半導体ウエハを提供するステップ、及び前記半導体ウエハの上に、第２ノッチを含むキャリアウエハを設置するステップを含み、前記キャリアウエハを設置するステップは、前記第１ノッチの少なくとも一部を前記第２ノッチの少なくとも一部と重ねる方法である。 （もっと読む）

【課題】アナログ信号をデジタル信号に変換する集積回路、システム、及び、操作方法を提供する。
【解決手段】アナログ信号を少なくとも一つのデジタル信号に変換することができる集積回路として、本集積回路は、第一アナログ信号を受信することができる第一入力端と、第一アナログ信号を量子化して、第一組2ⁿ-1個のデジタル値を出力することができる第一組の2ⁿ-1インバータ（第一組2ⁿ-1個のデジタル値はそれぞれ０か１）と、第一組2ⁿ-1個のインバータと接続され、第一組2ⁿ-1個のデジタル値を加算して、少なくとも一つのデジタル信号に対応する第一整数値を出力する第１の一加算器とを備える。 （もっと読む）

【課題】 フィン電界効果トランジスタ（FinFET）とその形成方法を提供する。
【解決手段】 半導体基板、前記半導体基板上の絶縁領域、及び前記半導体基板上に位置し、前記絶縁領域間の間隙に少なくとも一部を有し、第１III-V族化合物半導体材料を含むエピタキシー領域を含み、前記エピタキシー領域は、そこと前記半導体基板が第１格子不整合を有する下部分、及び前記下部分上に位置し、そこと前記半導体基板が前記第１格子不整合と異なる第２格子不整合を有する上部分を更に含む集積回路構造。 （もっと読む）

【課題】耐用寿命の終点検出器を、少なくとも１つ備えた、消耗材料からなるスラブ（ＰＶＤターゲット）を提供する。
【解決手段】物理的気相成長法で用いられる、ＰＶＤターゲット構造体１００は、原料からなる消耗スラブと、原料からなる消耗スラブが、ターゲット構造体の耐用寿命の終点に相当する、所定量に接近している、または、この所定量にまで減量している、状態を示す一乃至複数の検出器を、ＰＶＤターゲット構造体内に含有する。 （もっと読む）

【課題】III−V族化合物半導体を含むトランジスタとその形成方法を提供する。
【解決手段】基板２０、前記基板上にあり、III族とV族元素を含む第１のIII−V族化合物半導体材料で形成されたチャネル層２６、前記チャネル層の上方の高ドープ半導体層３０、前記高ドープ半導体層を穿通して形成され前記高ドープ半導体層の側壁に接触したゲート誘電体５０、及び前記ゲート誘電体の下部部分上のゲート電極５２を含み、ゲート誘電体５０が前記ゲート電極の側壁上の側壁部分を有している集積回路構造。 （もっと読む）

【課題】データ保持電力供給電圧の変動を低減するメモリアーキテクチャを提供する。
【解決手段】集積回路構造は、アクティブ電力供給線とデータ保持電力供給線とを含む。メモリマクロが、アクティブ電力供給線およびデータ保持電力供給線に接続される。メモリマクロは、メモリセルアレイとスイッチとを含む。スイッチは、メモリセルアレイをアクティブ電力供給線に接続することと、メモリセルアレイをデータ保持電力供給線に接続することとの間で、接続を切り換えるように構成される。データ保持電力供給線は、メモリマクロの外部に存在する。 （もっと読む）

【課題】バンプパッド構造の機械強度を高め、ＵＳＧ層と低誘電体層との間の界面を保護するバンプパッド構造及びその製造方法を提供する。
【解決手段】バンプパッド構造は、上層を有する基板と、上層上に形成された強化パッドと、上層の上方に形成された中間層と、中間層上に形成された中間接続パッドと、中間層の上方に形成された外層と、外層に形成された開口を介し、中間接続パッドに接続されたＵＢＭとを備える。 （もっと読む）

【課題】銅ピラーを有するウェハ裏面構造を提供する。
【解決手段】集積回路構造は、前面および背面を有する半導体基板と、半導体基板を貫通する導電ビアとを含む。導電ビアは、半導体基板の背面に延伸する後端を含む。再分配線（ＲＤＬ）が半導体基板の背面上にあり、導電ビアの後端に電気的に接続される。パッシベーション層がＲＤＬ上にあり、パッシベーション層には開口があり、ＲＤＬの一部が開口を通して露出される。銅ピラーは開口内に一部を有し、ＲＤＬに電気的に接続される。 （もっと読む）

【課題】 温度とデジタルコード間の線形関係を提供する。
【解決手段】 温度に対応した第１電圧を提供するステップと、入力となる複数のデジタルコードを有する第２電圧を提供するステップと、前記第１電圧と前記第２電圧を用いて、前記温度に対応したデジタルコードを識別するステップとを含み、複数の前記温度は、前記複数のデジタルコードに実質的に線形的に関連する方法。 （もっと読む）