【課題】他の物体によって損傷、剥離、または亀裂を生じることなく、より粗野な処理、運送、および使用を可能にするよりよい緩衝を、半導体デバイスの金属化層に配置された低k誘電体層、ELK誘電体層、および／またはULK誘電体層の半導体ダイのコンタクトを形成するシステム、方法を提供する。
【解決手段】複数の誘電体層および導電層を含む基板１０１、複数の導電層の最上層１１５の１つと電気的に接続し、約１５，０００Åより大きい厚さを有する金属コンタクト１０５、および金属コンタクトと電気的に接続したコネクタを含む半導体デバイス。 （もっと読む）

【課題】高移動度チャネルを有する装置のソース/ドレイン工学を提供する。
【解決手段】集積回路構造は、基板及び基板の上方のチャネルを備える。チャネルは、III族元素とV族元素から構成される第一III-V族化合物半導体材料からなる。ゲート構造はチャネルの上方に設置される。ソース/ドレイン領域はチャネルに隣接し、本質的に、シリコン、ゲルマニウム、及び、それらの組み合わせからなる群から選択されるドープされたIV族半導体材料から形成されるIV族領域を含む。 （もっと読む）

【課題】小型のアクティブ領域ピッチを有するメモリアレイを提供する。
【解決手段】アクティブ領域210を基板に形成し、隣接するアクティブ領域210の間にトランジスタを形成することで、アクティブ領域210がトランジスタのソースおよびドレインを形成する。誘電体層330はトランジスタ全体を覆うように形成される。ワード線222はアクティブ領域210と垂直に形成され、トランジスタのゲート220にワード線接点224で電気的に接続される。アクティブ領域210上かつワード線222上にビット線ＢＬ−１〜ＢＬ−４を形成し、ソースおよびドレインの領域と電気的に接続する。ワード線接点224は、ワード線222とゲート220との間の誘電体層330中に形成される。 （もっと読む）

【課題】フィン電界効果トランジスタのソース／ドレイン構造を提供する。
【解決手段】基板上のフィンチャネル本体１１０ａ、１１０ｂ、フィンチャネル本体１１０ａ、１１０ｂ、上に配置されたゲート電極１１５、およびフィンチャネル本体１１０ａ、１１０ｂ、に隣接して配置され、どのフィン構造も実質的に含まない、少なくとも１つのソース／ドレイン（Ｓ／Ｄ）領域１２０ａ，１２０ｂ及び１２５ａ，１２５ｂを含むフィン電界効果トランジスタ（ＦｉｎＦＥＴ）。 （もっと読む）

【課題】トランジスタのゲート電極上に第１の誘電体層を形成し、かつ金属層と接合したダマシン構造を形成する方法を提供する。
【解決手段】トランジスタのゲート電極上に第１の誘電体層を形成し、第１の誘電体層上にエッチストップ層を形成し、第１の誘電体層およびエッチストップ層を貫通する開口を形成し、トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出し、開口内に、エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである表面を有する金属層を形成して、トランジスタのＳ／Ｄ領域に接触させ、さらに金属層と接合したダマシン構造を形成する。 （もっと読む）

【課題】 電気ヒューズ構造とその形成方法を提供する。
【解決手段】 具体例はヒューズ構造である。具体例によると、ヒューズ構造は、陽極、陰極、陽極と陰極間に挿入されるヒューズリンク、及び、陰極に結合される陰極コネクタ、からなる。陰極コネクタは、それぞれ、アクティブ装置に結合されるコンタクトの最小フィーチャーサイズの約二倍以上である。 （もっと読む）

【課題】半導体フィンとフィン型電界効果トランジスタの構造、及び、製造方法を提供する。
【解決手段】集積回路構造の形成方法は、頂面を有する半導体基板を提供するステップと、半導体基板中に、第１絶縁領域と第２絶縁領域を形成するステップと、第１絶縁領域と第２絶縁領域を陥凹するステップと、からなる。第１絶縁領域と第２絶縁領域の残り部分の頂面は平らな表面であるか、或いは、窪み表面である。第１絶縁領域と第２絶縁領域の除去部分間の半導体基板の部分、及び、隣接する部分は、フィンを形成する。 （もっと読む）

【課題】異なる誘電材料を用いたインター装置ＳＴＩ領域とイントラ装置ＳＴＩ領域の形成を提供する。
【解決手段】集積回路構造は、第１装置領域に第１部分、第２装置領域に第２部分を有する基板と、第１装置領域中で、且つ、基板上に位置する２つの絶縁領域と、からなる。２つの絶縁領域は、第１ｋ値を有する第１誘電材料を含む。半導体ストリップは、２つの絶縁領域間に位置し、且つ、２つの絶縁領域に隣接し、２つの絶縁領域の頂面上に、半導体フィンを形成する半導体ストリップの上部分を有する。追加の絶縁領域が、第２装置領域中で、且つ、基板上に位置する。追加の絶縁領域は、第１ｋ値より大きい第２ｋ値を有する第２誘電材料を含む。 （もっと読む）

【課題】導電ビア（ＴＳＶ）に接続されるウェハ背部の相互接続構造を有する集積回路構造を提供する。
【解決手段】集積回路構造は、正面と背面を有する半導体基板と、半導体基板を貫通する導電ビアと、半導体基板の背面上の金属構造と、を備える。金属構造は、導電ビアを被覆して、接触する金属パッド、及び、導電ビア上の金属線を含む。金属線は、デュアルダマシン構造を含む。集積回路構造は、更に、金属線上のバンプを具備する。 （もっと読む）

【課題】金属ゲートとストレッサーを有するゲルマニウムフィンFETを提供する。
【解決手段】集積回路構造は、n型フィン電界効果トランジスタ（fin field effect transistor、FinFET)とp型FinFETからなる。n型FinFETは、基板上の第一ゲルマニウムフィン、第一ゲルマニウムフィンの上面と側壁上の第一ゲート誘電体、及び、第一ゲート誘電体上の第一ゲート電極からなる。p型FinFETは、基板上の第二ゲルマニウムフィン、第二ゲルマニウムフィンの上面と側壁上の第二ゲート誘電体、及び、第二ゲート誘電体上の第二ゲート電極からなる。第一ゲート電極と第二ゲート電極は、ゲルマニウムの固有エネルギーレベルに近い仕事関数を有する同一材料で形成される。 （もっと読む）