【課題】導電ビア（ＴＳＶ）に接続されるウェハ背部の相互接続構造を有する集積回路構造を提供する。
【解決手段】集積回路構造は、正面と背面を有する半導体基板と、半導体基板を貫通する導電ビアと、半導体基板の背面上の金属構造と、を備える。金属構造は、導電ビアを被覆して、接触する金属パッド、及び、導電ビア上の金属線を含む。金属線は、デュアルダマシン構造を含む。集積回路構造は、更に、金属線上のバンプを具備する。 （もっと読む）

【課題】ナノスケールのエピタキシー技術を用いた高品質のヘテロエピタキシーを提供する。
【解決手段】集積回路構造は、第一半導体材料からなる半導体基板と、半導体基板の二つの絶縁体と、二つの絶縁体間にあってそれらの側壁に隣接する半導体領域とを備える。半導体領域は、第一半導体材料と異なる第二半導体材料からなり、幅は約５０ nmより小さい。 （もっと読む）

【課題】 半導体結晶材料の作製またはこの半導体結晶材料を含む構造を提供する。
【解決手段】 第１の半導体結晶材料の表面の粗さは、低減されている。半導体デバイスは、第１の結晶材料の表面上に低欠陥の歪んだ第２の半導体結晶材料を含む。歪んだ第２の半導体結晶材料の表面の粗さは、低減されている。一実施例は、第１および第２の半導体結晶材料間の界面境界の不純物を減少させるプロセスパラメータを作成することによって、粗さが低減された表面を得ることを含む。一実施の形態では、第１の半導体結晶材料は、アスペクト比トラッピング技術を用いて欠陥をトラップするのに十分なアスペクト比を有する絶縁体の開口によって限定されることができる。 （もっと読む）

【課題】 導電表面チャネル伸長部分とゲート制御チャネル側壁を有する薄体MOSFETを提供する。
【解決手段】 導電表面チャネル伸長部分とゲート制御チャネル側壁を有する薄体MOSFETを提供する。一実施例は、半導体基板と、半導体基板の上面に配置されたチャネル層と、ゲート電極とチャネル層間を介するゲート誘電層と、チャネル層上に配置され、ゲート電極とオーミックコンタクト間を介する誘電伸長層とを備えたMOSFETである。ゲート誘電層は第一材料からなり、第一材料は、チャネル層に対する低欠陥の界面を形成する。一方、誘電伸長部分は、第一材料と異なる第二材料からなり、第二材料は、チャネル層に対する導電表面チャネルを形成する。 （もっと読む）

【課題】ハニカムヘテロエピタキシーを含む半導体装置を提供する。
【解決手段】ハニカムヘテロエピタキシーを含む半導体装置とその製造方法が開示される。一実施例は、貫通する複数のナノサイズの開口を有するマスクをシリコン基板上に定義するステップと、定義ステップ後、マスク開口を介して露出したシリコン基板表面の一部に、本質的に無欠陥の非シリコン半導体ナノアイランドを作成するステップと、作成ステップ後、ナノアイランド上に、高ｋゲート誘電体を蒸着するステップと、蒸着ステップ後、ナノアイランド上に、トランジスタを構成するステップとを備える方法である。 （もっと読む）

【課題】ダイ切断におけるスタックダイの剥離抵抗性を改善した集積回路構造及びその形成方法を提供する。
【解決手段】集積回路構造は、TSV（スルーシリコンビア）を含む第１のダイ１０と、第１のダイ１０上に接合される第２のダイ２０であって、第１のダイ１０が、第２のダイ２０に対面する表面を有する第２のダイ２０と、一部が第１のダイ１０と第２のダイ２０上に位置する成形合成物２４材料と、からなる。成形合成物２４は第２のダイ２０の表面に接触する。更に、成形合成物２４が第２のダイ２０の表面下方に延伸する。 （もっと読む）

【課題】金属ゲートトランジスタ、集積回路、システム、およびその製造方法を提供する。
【解決手段】半導体デバイスであって、第１MOS構造は、基板上に配置された第１ゲート誘電体、前記第１ゲート誘電体上に配置された第１仕事関数金属層、および前記第１仕事関数金属層上に配置された第１ケイ化物を含み、且つ第２MOS構造は、前記基板上に配置された第２ゲート誘電体、前記第２ゲート誘電体上に配置された第２仕事関数金属層、および前記第２仕事関数金属層上に配置された第２ケイ化物を含む半導体デバイス。 （もっと読む）

【課題】FinFET、集積回路、およびFinFETの形成方法を提供する。
【解決手段】基板１２０、前記基板上にあり、ソース１０６とドレイン１１０との間のチャネル１０８を含み、前記ソース１０６、前記ドレイン１１０、および前記チャネル１０８は、第１型ドーパントを有し、前記チャネル１０８は、ゲルマニウム、シリコンゲルマニウム、またはIII−V族半導体の少なくとも１つを含むフィン構造、前記チャネル１０８上のゲート誘電体層１１４、および前記ゲート誘電体層１１４上のゲート１１６を含むFinFET。 （もっと読む）

【課題】定電力密度スケーリングの方法を提供する。
【解決手段】MOSFETの定電力密度スケーリング方法が提供される。集積回路の製造方法は、第二製造プロセスに基づいた第一製造プロセスの固定スケーリング係数を計算するステップと、第一製造プロセスにより集積回路を製造するため、任意設定スケーリング係数を計算するステップと、任意設定スケーリング係数に基づいて、集積回路のパラメータを決定するステップと、決定されたパラメータにより、集積回路を製造するステップと、からなる。第一製造プロセス は、第二製造プロセスより小さい素子寸法の装置を製作し、任意設定スケーリング係数は、固定スケーリング係数に基づく。 （もっと読む）

【課題】パッケージの中に封入された光電子装置により放出される光又は光電子装置により受光される光を視準化するようになっている一体化されたレンズを含んでいるパッケージを提供する。
【解決手段】パッケージは、凹部（２８）を備えたキャップ（２２）を含んでいて、レーザ（３０）及びモニターダイオード（３２）が凹部に設置されている。レンズ（３４）は光を視準化するためのパッケージと一体化されている。レンズは、プレート（２４）の中に取り付けられた球状レンズ（３４）、又はベース（２６）と一体的に表面機械加工されたマイクロレンズである。光電子装置はパッケージの中に気密密閉されている。気密密閉された両面間接続端子（４６）が、凹部（２８）の中の金属被膜とパッケージの外側の電気接点とを接続するために使用されてもよい。 （もっと読む）