データを記憶するためのハイブリッド固体メモリシステムを提供する。この固体メモリシステムは、揮発性固体メモリ、不揮発性固体メモリおよびメモリ制御部を備える。さらに、この固体メモリシステム中にデータを記憶するための方法を提供する。この方法は次のステップを含む。メモリ制御部が書込みコマンドを受け取る。この書込みコマンドに応答して、書込みデータが揮発性メモリ中に記憶される。データ転送要求に応答して、揮発性メモリから不揮発性メモリにデータが転送される。
（もっと読む）

1つまたは複数のメモリバンクへアクセスする方法を、直列アクセスを使用して、または並列アクセスを使用して実行することができる方法およびシステムが提供される。直列モードでは、各リンクは独立型の直列リンクとして動作する。対照的に、並列モード中は、これらのリンクは、1つの並列リンクとして共通で動作する。直列モードでは、入出力制御はリンクごとに独立して受け取られるが、並列モード中は、1組の入出力制御がすべてのリンクによって共通で使用される。
（もっと読む）

直列入力データ処理装置は、コマンド解釈をコマンドデコーダで高周波数にて行いながら、1ビットの損失もなく直列データを取り込む方法を提供する。定義済みシーケンスによる直列ビットの個々のバイトがラッチされ、ビットストリームが複数クロックと共に一時格納される。この一時格納は、アドレスを登録するために割り当てられたアドレスレジスタにバイト情報を転送する前に行われる。アドレス登録とデータ登録は、複数クロックの立ち上がり区間で直列入力の全ビットストリームをラッチすることにより実行される。高周波操作時(例えば、1GHzまたは1ナノ秒サイクル時間)においては、コマンドビットストリーム解釈と次のビットデータストリームの間に十分な時間的余裕をもってコマンド解釈中にビットデータを格納する目的のために追加レジスタが要求されることはない。
（もっと読む）

メモリコントローラがシリアル相互接続構成内のメモリデバイスを制御するメモリシステムを提供する。メモリコントローラは、メモリコマンドを送る出力ポートと、メモリ応答を要請するメモリコマンドに関するメモリ応答を受け取る入力ポートとを有する。各メモリデバイスは、例えばNANDタイプフラッシュメモリ、NORタイプフラッシュメモリ、ＲＡＭ及びスタティックＲＡＭ等のメモリを含む。各メモリコマンドは、ターゲットメモリデバイスのメモリタイプに固有である。メモリコマンド及びメモリ応答のデータパスは、相互接続によって提供される。所与のメモリコマンドは、シリアル相互接続構成のその所期のメモリデバイスに達するためにメモリデバイスをトラバースする。受取時に、所期のメモリデバイスが、所与のメモリコマンドを実行し、メモリ応答を次のメモリデバイスに送る。メモリ応答はメモリコントローラに転送される。
（もっと読む）

直列ビットストリームとして少なくとも1つのメモリバンクからデータを受け取り、直列ビットストリームとして少なくとも1つのメモリバンクにデータを供給するための直列データインターフェースおよび直列データ経路コアを有するメモリシステム。メモリバンクは両半分に分割され、ここで各半分は上位セクタと下位セクタとに分割される。各セクタは、一体化された自己列復号回路を有する共用の二次元ページバッファにデータを並列に供給する。メモリバンク内の直並列データ変換器は、いずれか半分からの並列データを直列データ経路コアに伝送する。一体化された自己列復号回路を有する共用の二次元ページバッファはバンクごとに回路およびチップ領域のオーバヘッドを最小限に抑え、直列データ経路コアは広いデータバスをルーティングするために典型的に使用されるチップ領域を低減する。
（もっと読む）

フラッシュメモリにおけるプログラムディスターブを最低限に抑えるための方法。消去状態からのプログラミングが望まれていないNANDフラッシュメモリセル列におけるプログラムディスターブを減少させるため、局所ブーストチャネル禁止方式が使用される。局所ブーストチャネル禁止方式では、プログラミングが望まれていないNAND列内の選択メモリセルは、NAND列内の他のセルから減結合される。これが、対応するワードラインがプログラミング電圧まで引き上げられるときに、減結合セルのチャネルを、F-Nトンネリングを禁止するのに十分な電圧レベルまで局所的に押し上げることを可能にする。高いブースト効率のため、NAND列内の残りのメモリセルのゲートに印加されるパス電圧は、従来と比較して低下させることができ、そこで、ランダムページプログラミングを可能にしながら、プログラムディスターブを最低限に抑える。
（もっと読む）

複数デバイスシステムの個々のデバイスがシリアル相互接続構成に構成された、複数デバイスシステム内の、メモリの高速テストのための方法およびシステム。高速テストは、最初に複数デバイスシステムの各デバイスのメモリバンクにテストパターンデータを書き込むことと、その後に続く、各デバイス内のデータのローカルテスト読み出しおよび比較によって実現される。各デバイスは、デバイス内の障害ビット位置の有無を表すローカル結果データを発生する。各デバイス内のシリアルテスト回路は、ローカル結果データを、前のデバイスからのグローバル結果データと比較する。テスト回路は、この比較の結果を圧縮し、それを更新されたグローバル結果データとして、次のデバイスに供給する。したがって、更新されたグローバル結果データは、すべての前のデバイスのローカル結果データを表すことになる。
（もっと読む）

消去閾値電圧および少なくとも1つのプログラムされた閾値電圧が消去電圧領域中に位置する、マルチレベルのフラッシュセルのための閾値電圧分布方式。消去電圧領域中の少なくとも1つのプログラムされた閾値電圧を有するので、Vreadの電圧レベルが減少して、読み出し妨害作用が最小限にされ、一方マルチレベルフラッシュセルの寿命が延びる。これは、プログラムされた状態間の閾値電圧の距離が最大にされるからである。消去電圧領域は、0ボルトより低くすることができ、一方プログラム電圧領域は、0ボルトより高い。したがって、プログラムされた閾値電圧が消去電圧領域中およびプログラム電圧領域中にあるマルチレベルフラッシュセルのプログラム確認および読み出しのための回路では、負および正の高電圧が使用される。
（もっと読む）

メモリシステムおよびメモリコントローラを含むシステムは、ホストシステムに接続される。メモリシステムは、データを格納する少なくとも1つのメモリ装置を有する。コントローラは、ホストシステムからの要求を少なくとも1つのメモリ装置によって解釈可能である1つまたは複数の分離可能なコマンドに変換する。各コマンドは、少なくとも1つのメモリ装置の1つに対するアドレス識別子と、少なくとも1つのメモリ装置の1つによって実行される操作を表すコマンド識別子とを含むモジュール構造を有する。少なくとも1つのメモリ装置およびコントローラは、1つのメモリ装置のみが、メモリシステムに入力するコントローラと通信するように、通信用に直列接続で構成される。メモリシステムは、共通バスに接続された複数のメモリ装置を含むことができる。
（もっと読む）

メモリシステムは直列接続された複数のメモリデバイスを有する。メモリシステムは性能劣化または複雑な再設計を伴わずに、任意個のメモリデバイスを有し拡張性がある。各メモリデバイスは、他のメモリデバイス及びメモリコントローラとの間用の直列入出力インターフェースを有し、メモリコントローラはビットストリームでコマンドを出し、ビットストリームはモジュラコマンドプロトコルに従う。コマンドはアドレス情報及びデバイスアドレスと共にオペレーションコードを含み、アドレッシングされたメモリデバイスだけがコマンドに作用する。データ出力ストローブ信号及びコマンド入力ストローブ信号がデータのタイプおよびデータの長さを識別するために、各出力データストリーム及び入力コマンドデータストリームと並列に供給される。モジュラコマンドプロトコルは性能改善のために各メモリデバイス内での同時動作のために使用される。
（もっと読む）