【課題】トンネル電界効果トランジスタ（ＴＦＥＴ）は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の後継者と考えられるが、シリコンベースのＴＦＥＴは一般に低いオン電流、トンネルバリアの大きな抵抗に関する欠点を有する。
【解決手段】より高いオン電流を達成するために、他のシリコン（Ｓｉ）チャネル中にゲルマニウム（Ｇｅ）トンネルバリアを備えたナノワイヤベースのＴＦＥＴが用いられる。ナノワイヤは、シリコンとゲルマニウムの間の格子不整合が、高い欠陥のある界面とならないように導入される。従来のＭＯＳＦＥＴ構造に比較して、静的電力の低減と共に動的電力の低減が得られる。これにより、多層ロジックは、ナノワイヤＳｉ／ＧｅＴＦＥＴを用いることで、非常に高いオンチップトランジスタ密度となる。 （もっと読む）

本発明は、例えばＳｉまたはＧｅを含むナノ粒子のようなメタルフリー触媒ナノ粒子（１４）を用いた、少なくとも１つのカーボンナノチューブ（１６）を形成する方法を提供する。本発明の方法は、炭素源ガスを分解し、後にカーボンナノチューブ（１６）を成長させるようにメタルフリー触媒ナノ粒子（１４）において再結合する炭素フラグメントを形成する工程を用いる。本発明の実施形態に係る方法は金属不純物を含まないカーボンナノチューブ（１６）をもたらす。 （もっと読む）

抵抗スイッチングデバイスのスケーラビリティの改善のために、交差点抵抗スイッチング構造を開示する。この抵抗スイッチング構造では、抵抗スイッチング材料を格納するためにプラグ自体を用い、例えば化学−機械研磨（ＣＭＰ）又は単に機械研磨を用いてトップ電極をプラグに自己整列させる。 （もっと読む）

【課題】フィンに沿って均一なドーピングが得られるフィンベース半導体素子のドーピング方法を提供する。
【解決手段】フィンベース半導体素子のドーピング方法は、上面、左側壁面および右側壁面を備えるフィンであって、少なくとも１つのフィンのパターニングを行うステップと、高さ、幅および長さを有する第１ブロック材料の右側壁である第１ターゲット面を設けるステップと、０度とは異なる入射角αで、前記第１ターゲット面に衝突する第１の１次イオンビームを走査して、第１の２次イオンビームを誘起するステップと、前記第１の２次イオンビームを用いて、前記第１ターゲット面に対向した、前記フィンの前記左側壁面および前記上面のドーピングを行うステップとを含む。 （もっと読む）

【課題】基板に高アスペクト比のビアをパターニングする方法を提供する。特に、高アスペクト比の深いビアまたはビアをパターニングして、ハードマスクのアンダーカットを無くしたドライエッチング方法を提供する。
【解決手段】３次元の積層半導体装置および／または構造に使用される、深い穴を基板に形成することを目的とする。特に、スムースなビア側壁と、メタライゼーションを可能とする十分な傾斜を備えた、アスペクト比が１０までの深いビアをＳｉ基板にパターニングすることを目的とする。 （もっと読む）

【課題】マルチゲートデバイスのドーピング方法を提供する。
【解決手段】ドーピング方法は、フィンを基板にパターニングする工程と、ゲートスタックを堆積する工程と、フィンをドーピングする工程を含む。フィンのドーピング工程は、ゲートスタックのパターニング工程後に、少なくともフィンの上面にブロッキングマスク材料を堆積する工程により行われる。ブロッキングマスク材料の堆積工程後に、ドーパントイオンが注入され、ブロッキングマスク材料が、部分的または完全に、フィンの上面をドーパントイオンからブロックする。 （もっと読む）

【課題】基板（１）中に、ドープされた金属半導体化合物領域（１４）を形成する方法を提供する。
【解決手段】特別な具体例では、本発明は、基板（１）中に、シリサイド領域（１４）を形成する方法を提供する。この方法は、上部アモルファス領域（６）にドープした後に、基板（１）の結晶部分（２）の上に、上部アモルファス領域（６）を部分的に再成長させて再成長領域（１０）を形成し、これにより再成長領域（１０）と基板（１）の主表面（４）との間に残留上部アモルファス領域（７）を残す工程を含む。残留上部アモルファス領域（７）は、金属半導体化合物（１４）を形成するのに使用される。 （もっと読む）

本発明は、基板（１）の上に、例えばＧａＮ層（５）のような、ＩＩＩ族−窒化物層の堆積または成長を行う方法を提供するものであり、基板（１）は、少なくともＧｅ表面（３）、好適には六方対称を有する。この方法は、基板（１）を４００℃と９４０℃の間の窒化温度に加熱するとともに、基板（１）を窒化ガスの流れに露出させる工程と、続いて、１００℃と９４０℃の間の堆積温度で、Ｇｅ表面（３）の上に、例えばＧａＮ層（５）のようなＩＩＩ族−窒化物を堆積する工程を含む。本発明の具体例にかかる方法では、良好な結晶品質を有するＧａＮ層（５）のようなＩＩＩ族−窒化物が得られる。本発明は、更に、本発明の具体例にかかる方法で形成されたＩＩＩ族−窒化物／基板構造と、少なくとも１つのそのような構造を含む半導体デバイスを提供する。 （もっと読む）

本発明は、少なくともＧａ表面（３）を含む基板（１）上に、単結晶ＧｅＮ層（４）を形成する方法に関する。方法は、基板（１）を５５０℃と９４０℃の間の温度に加熱するとともに、基板（１）を窒素ガス流に晒す工程を含む。本発明は、更に、基板（１）上に単結晶ＧｅＮ層（４）を含む構造を提供する。本発明の具体例にかかる方法で形成された単結晶ＧｅＮは、Ｇｅ表面（３）に存在する表面状態を保護する。
（もっと読む）

アナログ−ディジタル回路（１００）は、片側で入力電圧（１０１）へスイッチング可能（１０２）に接続された第１のキャパシタ（１０３）と、少なくとも１つの逐次近似回路（１０４）と、第１のキャパシタ（１０３）と基準電圧（１０９）との差を示す符号を出力する比較器（１０８）と、比較器の出力を制御信号及びディジタル出力信号に変換する制御ブロック（１１０）とを備える。逐次近似回路は第２の容量構造（１０６）を備え、第２の容量構造（１０６）は、第２の容量構造（１０６）をプリチャージするプリチャージ回路（１０７）へスイッチング可能に接続され、これにより、第２の容量構造（１０６）は電荷複製回路（１０５）を介して第１のキャパシタ（１０３）に並列接続される。制御信号は、電荷複製回路（１０５）を制御するため（１１２）及びプリチャージ回路（１０７）を制御するため（１１３）の信号から構成される。
（もっと読む）