【課題】リソグラフプロセス及び／又はリソグラフプロセスシステムを特徴付けるための改善した装置または方法を提供する。
【解決手段】デバイス（１５２）のリソグラフプロセスは、合焦条件および、選択可能なリソグラフプロセスシステムパラメータ値と選択可能なレチクルパラメータ値のセットによって特徴付けられる。この特徴付け方法は、前記リソグラフプロセスシステムパラメータおよび前記レチクルパラメータについての値を受け取ること（２１０，２２０）と、前記選択した値によって特徴付けられた前記リソグラフプロセスのための合焦条件であって、リソグラフプロセスシステム収差に起因した結像性能効果とレチクル陰影効果に起因した結像性能効果との分離を可能にする情報を含む合焦条件を受け取ること（２３０）とを含む。この方法は、リソグラフプロセスシステム収差に起因した結像性能効果とレチクル陰影効果に起因した結像性能効果を決定すること（２４０）とを含む。 （もっと読む）

【課題】基板上に積層する多結晶シリコンゲルマニウム層中の内部応力を制御する方法を提供する。
【解決手段】本発明の基板上に積層する多結晶シリコンゲルマニウム層中の内部応力を制御する方法は、シリコンゲルマニウム層内の内部応力の範囲を選択するステップ、蒸着圧力を選択するステップ、及び、蒸着温度を選択するステップを含み、シリコンゲルマニウム層内の内部応力が選択した範囲内となるように、蒸着圧力と蒸着温度のうちの少なくとも一つが選択されることを特徴とする。 （もっと読む）

【課題】浸漬液と、フォトレジストや上面コートやそれらの成分のような基板中の材料との間の相互作用を調べるための方法および測定ツールに関する。
【解決手段】この方法は、基板（２１２）の一部分と、浸漬液（２０２）との間の空間的に制御された接触を提供する工程を含む。後者は、例えば、リソグラフィ処理システムで行われる。空間的に制御された接触の可能な方法は、少なくとも第１材料を含む基板の領域上で、浸漬液を走査することである。接触が行われた後、分析結果が、浸漬液（２０２）又は基板（２１２）中の第１材料（２１０）の、少なくとも１つについて得られる。後者により、浸漬液（２０２）と基板（２１２）中の少なくとも１つの第１材料（２１０）との間の相互作用を表す相互作用パラメータを決定できる。この結果は、動的な浸出挙動を調べ、対応する浸漬リソグラフィ処理を最適化するために使用される。 （もっと読む）

【課題】本発明は、塩素をベースとするプラズマの使用のために化学的に非常に反応的な少なくとも一つの物質のスタックをドライエッチングするためのプラズマ組成、及びその使用方法を提供する。
【解決手段】５％から１０％までの少量の窒素がＢＣｌ_３を備えたプラズマに加えられ、異方性ドライエッチング方法に用いられる。これにより、真っ直ぐな断面が得られるように、側面の攻撃から垂直な壁面を保護するために、エッチングされるスタックの垂直な壁面に不動態化フィルムが堆積される。 （もっと読む）

【課題】シリコン又はシリコン酸化膜上のＨｆＯ_２のような高ｋ層を選択的に除去する方法及びプラズマ組成を提供する。
【解決手段】少なくとも２つの材料を選択的にエッチングするためのホウ素−ハロゲンプラズマであって、第１材料のエッチング速度は、第１材料の表面に保護ＢｘＮｙ層を堆積することでほぼゼロまで減じられ、第２材料へのＢｘＮｙ層の堆積が避けられる。 （もっと読む）

本発明は、高誘電率誘電体層を作製する方法を提供する。当該方法は、第１の膜厚を有する高誘電率誘電体材料層を基板上に析出させる工程を含む。当該高誘電率誘電体材料は、バルク密度値を有し、上記第１の膜厚は、上記高誘電率誘電体層が、高誘電率誘電体材料の少なくともバルク密度値マイナス１０％の密度を有するように選択する。次の工程においては、本発明に係る方法は、高誘電率誘電体層を第２の膜厚まで薄膜化する工程を含む。本発明はまた本発明の実施の形態に係る方法により作製された高誘電率誘電体層を含む半導体デバイスを提供する。
（もっと読む）

【課題】デバイスのリソグラフ処理に適した位相シフトマスク、そのようなマスクを作る方法を提供する。
【解決手段】位相シフトマスク１００は、
位相シフト領域１０６，１０８を備え、位相シフト領域をエッチングして形成する際に、溝バイアス、光阻止バイアスなどのマスクパラメータを、位相シフトマスク１００を用いるリソグラフ処理に使用されるしきい値または照射量を考慮して選択して作られるようにして、イメージ不均衡を、焦点露出処理ウィンドウ内で低減させる。 （もっと読む）

【課題】化学機械研磨ステップを避けて、少なくとも部分的にシリサイド・コンタクトを形成する。
【解決手段】ハードマスクをコンタクトの上に堆積させる。前記ハードマスクの上面に犠牲材料コーティングを形成する。前記コンタクトの上面が露出されるまで前記犠牲材料コーティングをエッチングバックする。前記コンタクトを開き、前記犠牲材料を除去する。前記コンタクトのシリサイド化を実行する。 （もっと読む）

【課題】半導体装置内に非常に小さいトレンチを形成する方法を提供する。
【解決手段】これら小さいトレンチの形成は、第１誘電体層の特性を局部的に化学的に変換することに基づいており、前記第１誘電体層内のパターニングされた穴の側壁が局部的に変化させられ、第１エッチング物質によりエッチング可能となる。その後、パターニングされた構造内に第２誘電体層が積層され、小さいトレンチが得られるように第１誘電体材料のダメージを受けた部分が除去される。誘電体層の特性を化学的に変化させることにより得られた小さなトレンチは、（１０−３０ｎｍ単位の）非常に小さいトレンチ内でのバリアーの積層、銅メッキ及びシード層の積層の研究をするための試験手段として用いることができる。 （もっと読む）

本発明は、少なくとも第１と第２の本質的なアナログ部と本質的なデジタル部を含むシステムに関し、上記第１と上記第２のアナログ部は、単向性回路ネットワークの一部を形成し、更に上記システムは、・上記デジタル部と上記第１のアナログ部の間に設定された第１の通信手段と、・上記少なくとも第１と第２のアナログ部の間に設定された第２の通信手段とを含み、上記第１と第２の通信手段が、上記デジタル部と上記第２のアナログ部との間で通信を設定するように構成され、上記第１又は第２の通信手段に渡って通信されるパケットが上記アナログ部のいずれかにとって関心事であるか否かを判断するように、上記第１と第２の通信手段が構成される。
（もっと読む）