マルチ処理法で少なくとも２つの処理スレッドを同時処理するよう調整された信号処理デバイスである。デバイスはデータに関しワードレベル又はサブワードレベルの動作を実行する複数ファンクションユニットと、複数ファンクションユニットを相互接続する手段であって、動的スイッチされ複数相互接続構成をサポートし少なくとも一つの相互接続構成が複数ファンクションユニットを夫々所定のトポロジを備える少なくとも２つの非オーバーラップの処理ユニット中に相互接続する手段を含み、信号処理デバイスは更に個々の制御モジュールが処理ユニットの一つに割り当てられる少なくとも２つの制御モジュールを含む。本発明は更に信号処理デバイスでアプリケーション実行する方法、信号処理デバイスで実行されるコンパイルコードを取得しアプリケーションが信号処理デバイスで実行される方法を最適化するべくアプリケーションソースコードをコンパイルする方法を示す。
（もっと読む）

【課題】優れたキャリア捕獲特性を有する光電池を提供する。
【解決手段】本発明の光電池１は、スライス形状の半導体基板２と、該基板２の１つの主面に形成された第１のドーピング領域１２及び第２のドーピング領域１５であって、第１のドーピング領域１２は、第２のドーピング領域１５よりも、深さが深く且つ表面ドーパント濃度が高くされている第１のドーピング領域１２及び第２のドーピング領域１５と、第１のドーピング領域１２と実質的に整合する金属コンタクトパターン２０と、から成り、第２のドーピング領域１５の表面ドーパント濃度が、第２のドーピング領域１５内から第１のドーピング領域１２に向けて距離と共に増加し、ドーパントの表面濃度の増加勾配が、金属コンタクトパターン２０に向かうキャリア輸送を容易にするようにしている。 （もっと読む）

【課題】簡略化されたＳ／Ｄ領域の選択的エピタキシャル方法を提供する。
【解決手段】ソース／ドレイン（Ｓ／Ｄ）領域の選択的エピタキシャル成長方法であって、基板は第１基板領域（Ｉ）と第２基板領域（ＩＩ）とからなり、第１領域は少なくとも１つのゲートスタックを含む、 基板上に、基板１と同じエッチング化学的特性でエッチング可能である、多結晶シリコンまたは多結晶ＳｉＧｅのトップ層を形成する工程と、 基板の第１領域（Ｉ）から、トップ層５を、第２基板領域（ＩＩ）の多結晶シリコンまたは多結晶ＳｉＧｅに対して選択的に除去する工程と、 第２基板領域（ＩＩ）のトップ層５と、第１基板領域（Ｉ）のＳ／Ｄ領域の基板の少なくとも一部とを、少なくとも１つのゲートスタックに対して選択的に、同時に除去する工程と、 第１基板領域（Ｉ）に、Ｓ／Ｄ領域の選択的エピタキシャル成長を行う工程とを含む。 （もっと読む）

【課題】熱的安定性及び機械的強度等の特性を変えることなく、ゼオライトフィルムの疎水性を高める効率的な方法を提供すること。
【解決手段】純粋シリカゼオライトフィルムを低ｋ材料、具体的には、より疎水化、均一化され、クラックが存在しない材料としてより実装可能とする方法が開示されている。当該方法は、ＵＶ硬化であり、好ましくは当該ＵＶ硬化は、析出温度より高い温度で実行される。ＵＶアシストされた硬化により、有機テンプレートが取り除かれ、それにより有機機能化が促進され、シラノール濃縮によりシリカゼオライトフィルムが疎水性とされる。さらに、上記ゼオライトフィルムは、機械的により強固になり、クラックが無くなる。全ての事項により純粋シリカゼオライトフィルムは、半導体プロセスにおける低ｋ材料としてより安定化する。 （もっと読む）

【課題】ポリマー粒子の機械的特性（弾性率および硬度等）を改良する。
【解決手段】親水基および疎水基を有するポリマー粒子の機械的硬度を増大させる方法であって、極性溶剤中に存在させた該ポリマー粒子を、少なくとも１回の加熱段階およびその後でおこなわれる少なくとも１回の冷却段階から成る熱サイクルに付す工程を含む該方法。 （もっと読む）

【課題】シリサイドプロセスにおいてゲート電極の高さを制御する方法を提供する。
【解決手段】シリサイドプロセスにおいてゲート電極の高さを制御する方法が、 少なくとも１つのゲート電極１３のそれぞれの上に犠牲キャップ層１８が、半導体基板１０の上に所定の高さで堆積されている工程と、 犠牲層１８の上に酸化物からなる追加層１４を形成する工程と、 犠牲キャップ層１８を上部に有する少なくとも１つのゲート電極を備えた半導体基板１０を、材料１７を用いて覆う工程と、 化学的機械的ポリッシング（ＣＭＰ）により平坦化を行う工程と、 少なくとも１つのゲート電極１３上の、犠牲キャップ層１８が露出するまで除去する工程と、 ゲート電極１３のそれぞれから、犠牲キャップ層１８を除去し、ゲート電極１３のそれぞれが、所定の高さを有するようにする工程と、を含む。 （もっと読む）

本発明は、クロック信号に可変遅延を印加する少なくとも１つの遅延ラインと上記遅延ラインの可変遅延を制御するコントローラとを備えたデバイスに関する。各遅延ラインは、互いに異なる遅延値を与える複数の連結された遅延バンクと、上記各遅延バンクにわたってこれらに平行するバイパスと、上記各遅延バンクに関連づけられる、個々の遅延バンク又は個々のバイパスのいずれかを選択するスイッチング素子とを備える。上記各遅延バンクは、遅延バンクを介してコントローラへ向かうクロック信号の伝搬を示す遅延バンクの状態指示データを有する。コントローラは、指示されるクロック信号の伝搬を上記スイッチング素子の設定に際して考慮するために設けられる。
（もっと読む）

【課題】ＦｉｎＦＥＴ素子などを含む高密度集積回路を製造するための方法を提供する。
【解決手段】回路パターン（１００）を半導体基板（３００）のデバイス層（３２０）に形成する方法は、回路パターン（１００）を２つの直交するサブパターン（２００，２１０）に分解することと、第１サブパターンのパターンを、デバイス層（３２０）の上に横たわるハードマスク層（３３０，５００）に転写することと、他方のサブパターンのパターンを、パターン化したハードマスク層（３３０，５００）の上に横たわる感光層（３５０）に転写することと、パターン化したハードマスク層（３３０，５００）およびパターン化した感光層（３５０）をマスクとして用いてデバイス層（３２０）のパターニングを行うことと、パターン化したハードマスク層（３３０，５００）およびパターン化した感光層（３５０）を除去することを含む。 （もっと読む）

【課題】改善した減衰型の位相シフトマスク、こうした減衰型の位相シフトマスクの製造方法、およびこうした減衰型の位相シフトマスクの使用方法を提供する。
【解決手段】本発明は、デバイスのハイパーＮＡリソグラフプロセスに適した減衰型の位相シフトマスクと、こうしたマスクを製作する方法と、そして、こうしたマスクを用いたハイパーＮＡリソグラフプロセスに関する。減衰型の位相シフトマスクは、リソグラフシステムの開口数の効果を考慮して製作される。 （もっと読む）

【課題】かなり薄い膜やコーティングの溶媒浸透性を決定できる方法およびシステムを提供する。
【解決手段】溶媒（水など）について膜またはコーティングの浸透性を決定する方法が開示される。最初に、好ましくは多孔性材料からなる吸収層またはコンテナ層を含む基板が用意される。水の浸透性を調査するために、多孔性材料は親水性である。コーティングは、多孔性材料の上部に成膜される。吸収層またはコンテナ層の上部に膜またはコーティングを備えた基板は、加圧室に投入され、続いて、溶媒のガス状物質（水蒸気など）で充満される。加圧室の蒸気圧をゼロと溶媒の平衡蒸気圧の間に増加／減少させることによって、膜またはコーティングを通した溶媒の浸透性は決定できる。膜またはコーティングを浸透できる溶媒の量は、偏光解析法、質量分析法などで測定できる。 （もっと読む）