本発明は、非破壊方法で、未知の半導体基板から少なくとも活性キャリアプロファイルを決定するための方法および装置を提供する。該方法は、ｍ個の反射信号から２ｍ個の独立した測定値を生成すること、これらの２ｍ個の測定値を２ｍ個の独立したキャリアプロファイル値と相関させることを含む。該方法は、追加の２ｍ個の測定値を生成し、４ｍ個の測定値を４ｍ個のプロファイル値と相関させることによって、活性キャリアプロファイルおよび第２パラメータプロファイルを決定することをさらに含む。該方法は、全部で２ｍ［ｎ，ｋ］個の測定値を生成し、［ｎ，ｋ］個の独立した材料パラメータ深さプロファイルを決定することをさらに含み、各材料パラメータプロファイルはｍ個のポイントからなる。
（もっと読む）

【課題】細長いナノ構造体、例えば、ナノワイヤに基づく波長センシティブ検出器を提供する。
【解決手段】細長いナノ構造体は、共通基板に平行であると共に、少なくとも、複数の平行な細長いナノ構造体の第１ユニットと第１ユニットに組分けされる。細長いナノ構造体は、第１電極と第２電極の間に位置決めされると共に、第１電極と第２電極は、夫々、基板の平面に対して大略垂直な第１平面と第２平面内に位置することにより、同じフォトコンダクタユニット内の全ての細長いナノ構造体は、同じ２個の電極によって当接される。フォトコンダクタユニットから電気信号を読出すために、回路が追加される。細長いナノ構造体を形成する材料が異なったり、細長いナノ構造体の直径が異なるため、各ユニット内の細長いナノ構造体の状態の電子密度は異なる。従って、特定波長情報がその装置で導出できるように、細長いナノ構造体の各ユニットは、入射光子に対して異なる応答をする。 （もっと読む）

【課題】電気的に絶縁された複数のチップを備えるデュアルチップＡＦＭプローブとそのようなAFMプローブの製造法を提供する。
【解決手段】本発明による原子間力顕微鏡プローブは、片持ちレバー(2)の上の２つにチップ(7,8)を備えたチップ構造体(3)からなり、このプローブチップは、互いに電気的に絶縁されていて、片持ちレバーに対して実質的に同じ高さを持っている。このチップ構造体(3)は外表面に、底面と頂点を有する形状の物体を有し、この物体は、前記頂点に対して実質的に対称的に位置される隙間(4)により２つの部分(5,6)に分割されている。本発明は、また、そのようなAFMプローブの製造法にも関連する。 （もっと読む）

【課題】フルシリサイド（ＦＵＳＩ）ゲートを有するＭＯＳＦＥＴデバイスの製造方法を提供する。
【解決手段】この方法は、ＦＵＳＩとソース及び／又はドレイン領域へのコンタクトとの間の短絡形成を防止するのに使用可能である。特に、この方法は、ゲート誘電体の上方に膨張体積を形成する。上記体積は、フルシリサイド化ゲートを実質的に含むように設計される。 （もっと読む）

【課題】堆積層の化学的特性及び電気的特性を改善するためのＡＬＤ方法を提供する。
【解決手段】本発明は、原子層成長法により層を堆積させる方法に関するものである。この方法は、ｆ’）半導体基板を反応器内に供給するステップと、ｇ’）第１の前駆体ガスをパルス状で反応器内に供給するステップと、ｈ’）第２の前駆体ガスをパルス状で反応器内に供給するステップと、ｉ’）不活性雰囲気を反応器内に供給するステップと、ｊ’）ステップ（ｇ）からステップ（ｉ）までを繰り返すステップとを含んでいる。ここで、ステップ（ｉ）の実施時に、半導体基板を、少なくとも１回、紫外線放射に曝露する。 （もっと読む）

【課題】光リソグラフシステムで得る処理の質に関する情報を得る。
【解決手段】レジスト層内にパターンのイメージを得るため、パラメータ選択により基板の光リソグラフ処理を改善。選択可能なパラメータを持つ光リソグラフシステムに対する１組のパラメータで、光リソグラフシステムを特徴付け、転換レンズ瞳情報を得る（３０６）。これは選択された組みのシステムパラメータを持つ光リソグラフシステム内の組みのポイントの各ポイントに対し基板位置で少なくとも１つの光学パラメータを得て達成され、少なくとも１つの光学パラメータは、レンズ瞳内の組みのポイントの前記ポイントから基板に投射の光線の性質である。レンズ瞳情報は、レジスト層内のパターン発生に使用されるマスク情報に結合され（３１０）、リソグラフ処理に対する組みのパラメータで決定のシステムの評価又はランク付けをする（３１２）。 （もっと読む）

【課題】フルゲルマニウムシリサイド化ゲートＭＯＳＦＥＴの形成方法及びそれから得られるデバイスを提供する。
【解決手段】高い仕事関数を有するフルゲルマニウムシリサイド化ゲート電極を備えるＭＯＳＦＥＴにおいて、上記ゲート電極は、シリサイド化金属とケイ素及びゲルマニウムを含む半導体材料との間の自己整列反応工程によって形成され、好ましくは、ニッケルとＳｉＧｅとの間の反応によって形成され、上記ゲート電極の仕事関数は微調整可能である。 （もっと読む）

マルチプロセッサシステムまたはアレイに適した、ハードウェアメモリアーキテクチャまたは配列が提案される。本発明は、機能ユニット（計算ユニット）と、前記機能ユニットが（書き込み、および／または、読み出しのために）アクセスする、少なくとも１つのメモリ装置との間に、少なくとも１つのメモリキューを追加することである。
（もっと読む）

【課題】次の処理を簡単にすることができる均一なパターン密度が得られ、アクティブ・パターニング・リソグラフィについての緩和要求が得られる高トポグラフィ・パターニング方法を提供する。
【解決手段】半導体材料の構造分離方法は、少なくとも一つの高架線（elevated line）を含む半導体材料のパターンを設けるステップと、前記パターン内に前記少なくとも一つの高架線を少なくとも含むデバイス領域を画成するステップと、前記デバイス領域の外側の前記半導体材料の導電性を変化させ、前記デバイス領域を電気的に分離するステップとを含む。 （もっと読む）

【課題】ＡＬＤ法と、最適化されたプロセス状態で高品質ＡＬＤ層を形成するためのリアクタを提供する。
【解決手段】ａ）半導体基板をリアクタ中に配置する工程と、ｂ）第１前駆体ガスのパルスを、第１温度のリアクタ中に供給する工程と、ｃ）第２前駆体ガスの第１パルスを、第２温度のリアクタ中に供給する工程と、ｄ）第２前駆体ガスの第２パルスを、第２温度より低い第３温度で供給する工程と、ｅ）選択的に、工程ｂ）から工程ｄ）を、所望の膜厚が得られるまで、少なくとも１回繰り返す工程とを含むＡＬＤ法、およびこの方法に適したリアクタ。 （もっと読む）