半導体基板中の光電池デバイスが、放射を受ける表面および裏面、一の導電型の第１領域（２９）、反対の導電型を有し表面に隣接する第２領域（２０）、および反射防止層（２７）を有する。裏面は、バイアの内面も覆う誘電体層（３９）により覆われる。表面は電流収集導電性コンタクト（２３）を有し、裏面は誘電体を通って延びる導電性コンタクト（３１）を有する。表面からの光発生電流のために、導電性パスはバイア中に設けられる。誘電体を全体に有することにより、アラインメントとマスキングが不要となり、同じ誘電体は、絶縁し、半導体の熱保護を提供し、表面とバルクのパッシベーションを助ける。これにより、また、バイア近傍のジャンクション領域が避けられ、望まない再結合電流を低減できる。 （もっと読む）

【課題】周囲の誘電体材料にダメージを与えない銅配線上のキャップ層を形成する方法を提供する。
【解決手段】Ｃｕ、Ｎ、およびＳｉおよび／またはＧｅを含むキャップ層６を、銅の導電構造２の上に形成する方法であって、２００℃と４００℃との間の温度範囲で、構造をＧｅＨ_４および／またはＳｉＨ_４含有雰囲気３に晒すことにより、銅の導電構造２の上に少なくとも１つのキャップ層を形成する工程と、ＮＨ_３プラズマ処理５を行って、少なくとも部分的に窒化されたキャップ層６を形成する工程と、少なくとも部分的に窒化されたキャップ層６の上に誘電体バリア層７を形成する工程とを含み、少なくとも１つのキャップ層を形成する工程の前に、２５０℃と４５０℃との間の温度範囲で、銅の導電構造のプレアニール工程が行われることを特徴とする方法。 （もっと読む）

本発明は、バーストモード受信機における動作状態を検出するための回路（１）に関する。本回路は、プリアンブルを含む入力信号（２）を受けるように構成される。本回路は、入力信号（２）における信号遷移を検出する微分器（１１）を備え、微分器（１１）を動作させる情報をそのプリアンブルが含む。好ましい実施形態において、上記情報は時定数である。本回路は、微分器の出力が供給されるように構成された積分器（１２）をさらに備える。結果として得られる信号は基準（１６）に対して比較される。この基準と交差するとき、動作状態が検出される。ある実施形態ではフロントエンド回路が提供され、フロントエンド回路は、動作状態を検出する回路の後段に、フロントエンド回路をリセットするように構成されたリセット回路と、位相を復元するように構成されたクロック位相アラインメント回路を備える。
（もっと読む）

【課題】基板上の所定位置に少なくとも１つの量子ドットを形成するための良好な方法、リソグラフマスクのための良好な設計、およびこうした設計を作成するための良好な方法を提供する。
【解決手段】半導体材料層を基板（１）上の絶縁層の上に設けることと、半導体材料層をパターニングして、幅（ｗ_Ｌ）を有する少なくとも１つの半導体材料ライン（２）を基板（１）上に設けることと、水素アニールによって少なくとも１つの半導体材料ライン（２）をパターニングして、基板（１）上の少なくとも１つの所定位置に、少なくとも１つの量子ドット（４）を形成することとを含み、少なくとも１つの半導体材料ライン（２）は、少なくとも１つの量子ドット（４）が形成される少なくとも１つの所定位置において、少なくとも１つのライン（２）の幅（ｗ_Ｌ）より大きい、２０ｎｍ〜３５ｎｍの振幅（Ａ）を有する局所的な幅変動（３）を有する。 （もっと読む）

【課題】デバイスの設計または製造プロセスを最適化するのに良好な方法を提供する。
【解決手段】本発明は、デバイスの設計（２００）を最適化するための方法（１００）に関する。こうした最適化は、予め定めた指標、例えば、デバイス速度、エリア、電力消費または歩留まり等に関して実施される。該方法（１００）は、所定のデバイスのための設計（２００）を得ることを含む。こうした設計は複数の設計コンポーネントを含む。該方法は、複数の設計コンポーネントから、第２設計コンポーネントよりも予め定めた指標に対してより高い感度を有する第１設計コンポーネント（２０２）の少なくとも１つのグループを決定することを含む。第１設計コンポーネント（２０２）は、設計のクリティカルパス上にあることでもよい。該方法（１００）は、第１設計コンポーネント（２０２）を調整することと、第１設計コンポーネントを製造するための製造技術を調整することとを含み、予め定めた指標に関して最適化した設計を取得する。 （もっと読む）

【課題】フェルミレベルのピンニングの効果が、ポリシリコン（Ｐｏｌｙ−Ｓｉ）／金属酸化物の界面で高い閾値電圧を招かないＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）を含む半導体デバイスの製造方法を提供する。
【解決手段】半導体デバイスは、第１ＭＯＳＦＥＴトランジスタを含む。トランジスタは、基板、基板上の第１ｈｉｇｈ−ｋ誘電体層１、第１ｈｉｇｈ−ｋ誘電体層１上の第１誘電体キャップ層２、および第１誘電体キャップ層２上の、第１ドーピングレベルで第１導電型の半導体材料３からなる第１ゲート電極とを含む。第１誘電体キャップ層２は、スカンジウムを含む。 （もっと読む）

【課題】ＣＭＯＳを製造するにおいて、１つまたは２つの誘電体を有するデュアル金属ゲートを形成する場合の、本質的な製造プロセスの複雑さや費用が増加しない、製造が容易で信頼性のある、デュアル仕事関数を有する半導体デバイスの製造方法を提供する。
【解決手段】１つの金属電極から開始するデュアル仕事関数デバイスの簡単な製造方法およびそのデバイスを開示する。シングル金属シングル誘電体（ＳＭＳＤ）ＣＭＯＳ集積スキームが開示される。ゲート誘電体層１と誘電体キャップ層２および誘電体キャップ層２’’とを含む１つの誘電体スタックと、誘電体スタックを覆う１つの金属層とが、最初に形成され、金属−誘電体界面を形成する。誘電体スタックと金属層を形成した後、誘電体キャップ層２’’の、金属−誘電体界面に隣接する少なくとも一部が、仕事関数変調元素６を加えることにより選択的に変調される。 （もっと読む）

【課題】ＩＣに現れるオーバーシュートが低減可能なＥＳＤ保護デバイス、およびその設計方法の提供。
【解決手段】主ＥＳＤデバイス１０と、低減された電圧で、ＥＳＤ電流を流すために、主ＥＳＤデバイスのトリガーノードに接続されたトリガーデバイス２０とを含むＥＳＤ保護回路の設計方法。このトリガーデバイス２０は、ＥＳＤ電流のための最初の電流経路中に配置される。この最初の電流経路中に、オフ状態からオン状態にトリガーされる少なくとも１つのトリガー要素を有する。この要素のトリガー速度が考慮され、その設計はそのトリガー速度が増加するように最適化される。更に、少なくとも１つのトリガー要素が、速いトリガー速度を得るために、所定のタイプ、好適にはゲート型ダイオードタイプから選択されＥＳＤ保護回路。 （もっと読む）

【課題】光学システム、例えば、リソグラフシステムにおける汚染を検出するための良好なデバイスまたは方法、そして、こうした汚染検出システムおよび方法を用いたシステムおよび方法を提供する。
【解決手段】応用システム（４００）での汚染を検知するためのセンサが開示されている。センサ（１００）は、キャップ層（１０８）を備える。センサ（１００）は、センサ（１００）を応用システム（４００）に設けた場合、キャップ層（１０８）の上にある最初の汚染層の初期形成時に最初の反射率変化を生じさせるように適合している。最初の反射率変化は、キャップ層（１０８）上のより厚い汚染層の形成時の平均反射率変化より大きく、システム光学系の実際のミラー上での等しい汚染の形成時での平均反射率変化より大きい。 （もっと読む）

本発明は、送信器から受信器へ送信されるＲＦ変調信号に関し導入される非理想性特性を決定する方法においてａ）既知トレーニングシーケンスを含む前文を生成するステップであって、前文は非理想性特性の評価部分に先行する同期のための同期部分を有し、評価部分トレーシングシーケンスは（ｉ)相補ゴーレイシーケンス対のシーケンスと（ｉｉ)非理想性特性の評価のために選ばれた所定の相関関係を満足すべく選択されたシーケンスとを含む、ステップとｂ）送信器から送信チャネルを経て受信器へ前文を送信するステップとｃ）受信前文の同期部分の既知トレーニングシーケンスに基づき第１非理想性特性の第１評価を決定するステップとｄ）第１非理想性特性の第１評価によって受信前文の評価部分を補償するステップとｅ）所定相関関係を利用して補償された評価部分内の相補ゴーレイシーケンス対により第２非理想性特性の第２評価を決定するステップとを含む。
（もっと読む）