【課題】金属酸化物半導体（ＭＯＳ）デバイス中の、ＧｅやＩＩＩ−Ｖ化合物（例えばＧａＡｓまたはＩｎＧａＡｓ）のような高移動度半導体化合物チャネル中の、フェルミレベルピンニング（ＦＬＰ）を低減（回避）する方法の提供。
【解決手段】半導体化合物１１上のゲート誘電体１９上にゲート電極２０を形成し、水素アニール２１を実施する。水素はゲート電極のＰｔやＰｄのような貴金属による触媒作用により原子状水素を形成しアニールを行い半導体化合物１１とゲート誘電体１９との界面を界面をパッシベートし、更には欠陥を回復する。 （もっと読む）

単磁区粒子を含む物体に関する情報を収集するための方法およびシステムが記載される。こうした単磁区粒子は、約５ｎｍ〜８０ｎｍの範囲の直径を有する。情報を収集する方法は、物体に印加される約０．１テスラ未満の静磁場の発生と、単磁区粒子の電子常磁性共鳴を生じさせる周波数で、パルスまたは連続波のＲＦエネルギーの発生とを含む。該方法は、単磁区粒子の電子常磁性共鳴を物体の画像の形態で検出することを含む。代替として、単磁区粒子は、所定の直径および所定の飽和磁化を有してもよく、印加された磁場は、単磁区粒子が飽和磁化の少なくとも約１０％、好ましくはそれ以上の磁化に到達するようにしてもよい。他の実施形態では、本発明の原理は、物体中のタグを検出し、タグを活性化するために用いられる。
（もっと読む）

パルス電子磁気共鳴を実行する方法およびシステムが開示される。該方法は、プローブを備える物体に印加するための励起パルス列を発生することと、励起パルス列に誘導されるエコー応答をプローブから検出することとを含む。
（もっと読む）

【課題】下地となる低誘電率材料にダメージを与えることなく、硬化したフォトレジストを除去する。
【解決手段】硬化したフォトレジストを、低誘電率材料を含む基板から除去し、低誘電率材料の特性を保存する方法を提供する。ａ）硬化したフォトレジストおよび少なくとも部分的に露出した低誘電率材料を含む基板を用意する。ｂ）硬化したフォトレジストを、真空または不活性雰囲気で２００ｎｍ〜３００ｎｍの波長を有するＵＶ放射で露光することによって、硬化したフォトレジスト中にＣ＝Ｃ二重結合を形成する。ｃ）硬化したフォトレジストを、オゾン（Ｏ_３）またはオゾン（Ｏ_３）と酸素（Ｏ_２）の混合物と反応させることによって、ｂ）で形成されたＣ＝Ｃ二重結合を破壊し、これにより硬化フォトレジストを断片化する。ｄ）クリーニング化学薬品を用いた湿式処理によって、ｃ）で得られた断片化したフォトレジストを除去する。 （もっと読む）

【課題】低い等価酸化膜厚（ＥＯＴ）および低い漏洩電流を有する金属−絶縁体−金属キャパシタを提供する。
【解決手段】低温原子層堆積（ＡＬＤ）法を用いて、Ｓｒ_ｘＴｉ_ｙＯ_３ベースの金属−絶縁体−金属（ＭＩＭ）キャパシタを製造する方法が開示される。好ましくは、下部電極を形成するためにＴｉＮが用いられる。キャパシタのＳｒ_ｘＴｉ_ｙＯ_３誘電体層でのＳｒ／Ｔｉ比率は、キャパシタの電気的特性を調整するために変化できる。Ｓｒ_ｘＴｉ_ｙＯ_３誘電体層の誘電率および漏洩電流は、このＳｒ_ｘＴｉ_１−ｘＯ_３誘電体層のＳｒ含有量とともに単調に減少する。Ｓｒ_ｘＴｉ_ｙＯ_３誘電体層とＴｉＮ下部電極との間の界面でのＳｒ含有量を増加させることによって、界面の等価酸化膜厚（ＥＯＴ）をさらに低減できる。 （もっと読む）

例えば異なる基板（１、４）の上の導電性材料（２、５）の間に、低温および低圧で、信頼性のある電気的接続を実現するためのデバイスおよび方法が開示される。一の形態では、粗くて壊れやすい金属間層（３）が、第１基板（１）の上の導電性材料（２）の上に形成される。他の基板（４）の上の柔らかい半田材料層（６）は、破壊される、壊れやすく粗い金属間層（３）と接触するために使用される。半田材料（６）は比較的柔らかいため、破壊された金属間層（３）と半田材料（６）との間の接続が、表面領域の大きな部分で実現できる。この段階で、第２金属間層（７）が半田材料（６）と第１金属間層（３）との間に形成され、電気的接続を実現する。
（もっと読む）

【課題】単結晶ナノ構造を基板の上に成長させる方法を提供する。
【解決手段】基板１の主表面上にパターン２を最初に形成する工程であって、パターン２は基板１の表面まで延びた開口部を有する工程と、パターン２の開口部中の、露出した主表面の上に、金属３を供給する工程と、開口部をアモルファス材料４で、少なくとも部分的に埋める工程と、アモルファス材料４と金属化合物３とを、３００℃と１０００℃の間の温度でアニールし、金属媒介結晶化により、アモルファス材料４を単結晶材料５に変える工程と、を含む。 （もっと読む）

【課題】ＥＳＤダメージが低いＥＳＤパワーレベルで発生するＦｉｎＦＥＴ集積回路において、ＥＳＤから回路デバイスを保護することができる電子回路を提供する。
【解決手段】電子回路４００’は、静電放電現象から保護される少なくとも１つの電界効果トランジスタと、少なくとも１つの保護される電界効果トランジスタ４００ａとを含む。保護電界効果トランジスタ４００ｂは、保護される電界効果トランジスタ４００ａの結晶方位とは異なった結晶方位を含む。 （もっと読む）

基板（１０）上のパターン化エレクトレット構造（２１）が誘電体構造を備え、該誘電体構造は、少なくとも１つの非パターン誘電体層（２２）と、誘電体構造内、及び／又は、誘電体構造の一部である誘電体層の表面、及び／又は、誘電体構造の一部である誘電体層間の界面における電荷パターン（１４）とを含む。非パターン誘電体層（２２）の存在により、エレクトレット構造（２１）の電荷（１４）に対する導電性基板（１０）の存在の影響が緩和され、これにより時間に関する電荷安定性を増加させる。さらに、本発明の実施形態において、電荷安定性は、電荷パターンの幅（Ｗ１，Ｗ２，Ｗ３）とは実質的に独立している。こうしたパターン化エレクトレット構造（２１）を製造するための方法も提供している。
（もっと読む）

【課題】半導体加工において有機化合物含有絶縁層に小さな穴を形成する方法を提供する。
【解決手段】有機化合物含有絶縁層１２を、この有機化合物含有絶縁層１２上に形成されたレジストハードマスク層１３とこのレジストハードマスク層１３上に形成されたレジスト層１４からなる２重層で覆い、次に、この２重層をパターニングする。そして、反応チャンバー内に、自然エッチングが実質的に避けられるように選ばれる、あらかじめ決められた割合で存在する酸素ガスと窒素ガスとからなる混合気体を流入し、有機化合物含有絶縁層１２をプラズマエッチングする。これにより、レジスト層１４を部分的に除去しつつ少なくとも一つの穴を形成する。 （もっと読む）