【課題】半導体装置においてアンダーエッチングを測定する。
【解決手段】構造４０ａ〜４０ｅ中に犠牲層４１ｃ〜４１ｅの存在を判断する方法で、該方法は、平面にてなる主面を有する基板に配置された少なくとも一つの構造４０ａ〜４０ｅを設け、ここで上記少なくとも一つの構造は、少なくとも一つの側部で固定され、所定の大きさの力、例えば機械的力が当該構造に作用し、基板に垂直な部品を有し、かつ、基板の上記平面に垂直な上記少なくとも一つの構造の歪みを判断し、かつ、上記少なくとも一つの構造の歪みを、上記基板と上記構造との間の犠牲層の存在に関連づけることを備える。 （もっと読む）

【課題】化学機械研磨（ＣＭＰ）を用いて過剰なバリアと導電材料を除去して、これにより堆積における不均一性を補償するより広いプロセスウインドウを形成する半導体デバイスの製造方法を提供する。
【解決手段】基板１の表面上に、誘電体材料のトップ層２を堆積する工程と、第１開口部７をエッチングし、第１導電性材料８を用いて第１開口部を充填し、第１ＣＭＰ工程を行って、第１導電性構造３を形成する工程と、１つの第２開口部１３をエッチングし、第２導電性材料１０を用いて第２開口部を充填し、第２ＣＭＰ工程を行って、第２導電性構造４を形成する工程と、を含み、第１開口部をエッチングし充填する工程の前に、誘電体トップ層の上に共通のＣＭＰストップ層５を堆積して、第１開口部の充填後のＣＭＰプロセスと第２開口部の充填後のＣＭＰプロセスとを停止するために使用する工程とを含む。 （もっと読む）

【課題】ＣＭＯＳ互換の処理フローにおいて抵抗スイッチング材料の集積化を容易にする抵抗スイッチングメモリデバイスの製造方法を提供する。
【解決手段】抵抗スイッチングメモリデバイス（１１５）の製造方法は、電気コンタクト（１０１）を含む基板（１００）を用意すること、電気コンタクト（１０１）を露出させる溝を含む絶縁層（１０２）を基板（１００）上に設けること、溝の中に、少なくとも抵抗メモリデバイス（１１５）の下部電極（１０３ｂ）および抵抗スイッチング素子（１４０）を設けること（１８６）を含む。該方法は、上部電極（１０５）を、抵抗スイッチング素子（１４０）と接触するように少なくとも溝の上または中に設けることをさらに含む。本発明はまた、対応した抵抗スイッチングメモリデバイス（１１５）を提供する。 （もっと読む）

【課題】伝送線路パルス試験システムを較正する方法。
【解決手段】ＴＬＰ試験システムの過渡的な挙動を較正するための較正方法。ＴＬＰ試験システムは、ＴＬＰ発生器と、プローブ針と、公称でインピーダンス整合のとれた伝送線路と、伝送線路とＴＬＰ発生器との間に接続され、生成されたパルスの結果としての電圧及び電流の波形を同時に取得することにより、被試験素子の過渡的な挙動を検出する計測器と、を有する。較正方法は、（ａ）ＴＬＰ試験システムを開路に適用し、第１の電圧及び電流の波形を取得するステップと、（ｂ）ＴＬＰ試験システムを既知の有限インピーダンスと既知の過渡応答を含む較正要素に適用し、第２の電圧及び電流の波形を取得するステップと、（ｃ）取得した第１及び第２の電圧及び電流の波形を周波数領域に変換するステップと、（ｄ）変換された第１及び第２の電圧及び電流の波形に基づいて、ＴＬＰ試験システムの過渡的な挙動についての較正データを決定するステップと、を含む。 （もっと読む）

本発明は、第１の態様において、有機電子デバイス中の活性層として使用するためのナノファイバ含有層を製造する方法に関する。該方法は、以下のステップを含む。ａ）最初に、ナノファイバ形成ポリマーを、温度Ｔ_１の溶媒中で加熱するステップ。ｂ）次に、前記溶液を４０℃／ｈ未満の速度で、温度Ｔ_２まで冷却し、前記ナノファイバ形成ポリマーからなる結晶性ナノファイバを備える分散系を作成するステップ。ｃ）次に、前記分散系の温度をＴ_２より高くＴ_１より低い温度Ｔ_３まで温度を上げるステップ。ｄ）そして次に、前記温度Ｔ_３で、分散系を基板上にコーティングし、前記有機電子デバイスとして使用するための層を形成するステップ。ステップ（ｄ）の前に、溶液または分散系に電子受容体を付加するステップを実施する。
（もっと読む）

物体（３０１）の静止表面（３０５）の表面形状(topography)を決定するための方法は、（ａ）物体（３０１）の静止表面（３０５）における領域（３０１ａ）を選択するステップと、（ｂ）入射単色電磁波（３０２）を領域（３０１ａ）に向けるとともに、表面（３０５）および入射単色電磁波（３０２）を互いに相対移動させるステップであって、入射単色電磁波（３０２）は、周波数ｆ_０、振幅Ａ_０および伝搬方向によって特徴付けられ、移動方向（３０４）は、入射単色電磁波（３０２）の伝搬方向に対して実質的に平行でなく、表面（３０５）は、入射単色電磁波（３０２）を反射し、反射単色電磁波（３０３）を発生し、移動（３０４）は、移動周波数（Ｆ）および移動振幅（Ａ）によって特徴付けられるようにしたステップと、（ｃ）移動（３０４）の際、領域（３０１ａ）から反射した単色電磁波（３０３）の特性を決定するステップと、（ｄ）入射単色電磁波（３０２）の特性、例えば、周波数ｆ_０および反射単色電磁波（３０３）の特性、例えば、周波数ｆ_ｒを解析して、物体（３０１）の領域（３０１ａ）の表面形状に関する情報を取得するステップとを含む。対応するシステムも提供される。
（もっと読む）

【課題】 エリアの消費が少ない双方向ＥＳＤパワークランプを提供する。
【解決手段】 本発明は、第１のノードと第２のノードとの間に接続された導電性経路と、導電性経路をトリガすることができるトリガノードとを有する半導体構造（大きいＮＦＥＴ、大きいＰＦＥＴ）を備える双方向ＥＳＤパワークランプに関する。ＥＳＤ過渡検出回路は、第１のノードと第２のノードとの間に接続され、かつトリガノードに接続され、かつ第１のノードでの第１のＥＳＤ過渡の発生を検出する第１の部分（１０乃至１７）を備える。半導体構造は、絶縁体基板上に提供されて、基板を介した上記第１のノードと上記第２のノードとの間の寄生導電性経路が回避される。ＥＳＤ過渡検出回路はさらに、第２のノードでの第２のＥＳＤ過渡の発生を検出する第２の部分（Ｍ１，Ｍ２）を備える。 （もっと読む）

デバイスは、基板、その上に存在する層、および前記層を貫通するナノ構造を備え、ナノ構造は、分析される分子が通過可能なナノスケールの通路を規定し、ナノ構造は断面図において、実質的に三角形状を有するようにした。この形状は、ナノ構造の傾斜側壁を規定する結晶ファセットを有するエピタキシャル層の成長によって特に達成する。それは、特に表面プラズモン増強透過分光を用いた、分子構造の光学的特性評価のための使用に極めて好適である。
（もっと読む）

【課題】デュアル仕事関数半導体デバイスの製造方法を提供する。
【解決手段】半導体基板１００上に、これと接触するゲート誘電体層１０４を形成する工程と、ゲート誘電体層の上に、これと接触する金属層１０５を形成する工程と、金属層の上に、これと接触するゲート充填材料の層１０６を形成する工程と、ゲート誘電体層、金属層、およびゲート充填層をパターニングして、第１ゲートスタックと第２ゲートスタックとを形成する工程と、半導体基板中に、ソースおよびドレイン領域１０９を形成する工程と、第１および第２ゲートスタックの少なくとも片側の第１および第２領域中に誘電体層を形成する工程と、その後に第２ゲートスタックのみからゲート充填材料を除去し、下層の金属層を露出させる工程と、露出した金属層を金属酸化物層１０５１に変える工程と、第２ゲートスタックを他のゲート充填材料１１５を用いて再形成する工程とを含む。 （もっと読む）

本発明は、有機半導体層の上に、金属を含む電気コンタクト層を形成する方法に関し、この方法は、（ａ）有機半導体層の上に電荷収集バリア層を提供する工程と、（ｂ）電荷収集バリア層の上に金属のための前駆体を含む液体合成物を提供する工程と、（ｃ）シンタリング工程を行う工程とを含み、電荷収集バリア層は、液体合成物の成分に対して実質的に不浸透性である。
（もっと読む）