【課題】非導通状態におけるトランジスタから漏出するリーク電流を正確に測定することができるテスト回路を実現する。
【解決手段】遅延回路は、制御トランジスタ、測定対象トランジスタおよびコンデンサを備える。制御トランジスタは、入力端子の電位に応じて導通状態および非導通状態のうちのいずれかに移行することにより出力端子の電位を変化させる。チャネルの極性が前記制御トランジスタと同一の測定対象トランジスタは、電源とアースとの間において制御トランジスタに直列に接続される。コンデンサは、制御トランジスタが導通状態から非導通状態へ移行した場合に測定対象トランジスタから漏出したリーク電流の値に応じて出力端子の電位の変化を遅延させる。反転回路は、出力端子の電位を反転して前記入力端子に帰還させる。 （もっと読む）

【課題】信頼性の向上を図ることができる電池監視装置の提供。
【解決手段】電池監視装置は、直列接続された複数の電池セル(BC1〜BC4)の各セル電圧値を測定する電圧測定部を有する集積回路IC1と、複数の電池セルの正負両極と集積回路とを接続する複数の電圧計測ラインL1〜L5と、測定された各セル電圧値に基づいて電池セルの状態を監視する制御回路30と、を備え、集積回路は、互いに異なる擬似電圧を生成する擬似電圧生成部402〜405を有し、電圧測定部は、計測対象となる電池セルの正負両極に接続された一対の電圧計測ラインを選択する選択回路HVMUX1，HVMUX2と、選択回路により選択された一対の電圧計測ラインからの電圧を検出する検出回路262，122Aと、を有し、制御回路は、擬似電圧を選択回路に入力し、検出回路により検出された電圧値に基づいて選択回路による選択状態を診断する。 （もっと読む）

【課題】
集積回路内のＪＴＡＧタップドメインにアクセスするのに最適化されたＪＴＡＧインターフェイスが使用される。限定はしないが、シリアル通信関連集積回路テスト、エミュレーション、デバッグ、および／またはトレース操作等の多様なシリアル通信操作に対してインターフェイスを使用することができる。
【解決手段】
ＴＤＩ入力端子、ＴＣＫ入力端子、ＴＭＳ入力端子、およびＴＤＯ出力端子を有し、ＴＤＯ出力端子は集積回路の外部アクセス可能なデータ入出力ピンに接続されているＩＥＥＥ １１４９．１タップドメインと、集積回路の外部アクセス可能なデータ入出力ピンに接続されたシリアル入力端子、ＴＤＩ入力端子に接続された第１のパラレル出力端子、およびＴＭＳ入力端子に接続された第２のパラレル出力端子を有するシリアル入力パラレル出力回路とを含む、集積回路。 （もっと読む）

【課題】電源端子または接地端子の接続不良を容易に検出する。
【解決手段】半導体装置の電源端子ＴＣと第１の入出力端子Ｔ１との間には、電源端子ＴＣがカソード側となり、第１の入出力端子Ｔ１がアノード側となるようにダイオードＤ１１が設けられる。判定部１０Ａは、電源電圧Ｖｃｃに等しいハイレベルの信号が第１の入出力端子Ｔ１に入力されたとき、電源端子ＴＣの電圧が第１の入出力端子Ｔ１の電圧よりも低いか否かを判定する。 （もっと読む）

【課題】簡単な回路構成で故障検出のための試験を行うことができる半導体回路を提供する。
【解決手段】シフトレジスタを有しシリアル−パラレル変換を行う変換回路２４の故障検出を行うための試験時に、シフトレジスタの初段のフリップフロップＦＦ１ＡのＤ入力に、その／Ｑ出力ＢＳ２Ａを供給することで、クロック信号ＣＬＫのサイクル毎に０、１を交互に繰り返す信号を試験パターンとして生成し、この試験パターンを用いて変換回路２４の試験を行うようにして、回路規模の大きな試験回路を搭載しなくとも、簡単な回路構成で故障検出のための試験を行えるようにする。 （もっと読む）

【課題】ＬＳＩ等の不具合発生時の原因追求を容易化する。
【解決手段】ＬＳＩ内又はＬＳＩの近傍にモニタリング装置１００を配置し、モニタリング装置１００内で、周波数カウンタ２０が、一定時間でのリングオシレータ１０の発振周波数を計測し、計測した発振周波数を示す発振周波数情報を生成し、時刻カウンタ３０が、周波数カウンタ２０により発振周波数が計測された時刻を示す時刻情報を生成し、出力制御部８０が、発振周波数情報と時刻情報とを対応付けて記憶装置９０に出力し、記憶装置９０が、発振周波数情報と時刻情報をログとして記憶する。これにより、ＬＳＩが起動してから不具合発生までの間の発振周波数の推移を観測することで遅延の相対的な変化を確認することができ、ＬＳＩの個体差を気にする必要がなく、不具合発生時の原因追求を容易化できる。 （もっと読む）

【課題】半導体集積回路に内蔵されたアナログ／デジタル変換器をテストするためのテスト信号発生器として半導体集積回路に内蔵されたデジタル／アナログ変換器を使用する際に、デジタル／アナログ変換器が正常なデジタル／アナログ変換動作を実行可能であるか否か動作検証することを可能とすること。
【解決手段】半導体集積回路１は、アナログ／デジタル変換器(ＡＤＣ)５とデジタル／アナログ変換器(ＤＡＣ)６とを内蔵する。ＤＡＣ６は、ＡＤＣ５をテストするためのテスト信号生成器として使用可能とされる。半導体集積回路１は、ＤＡＣ６の出力端子とＡＤＣ５の入力端子の間に入力端子と出力端子とが接続されたバッファ増幅器７を更に具備する。バッファ増幅器７の出力端子とＡＤＣ５の入力端子のいずれか一方は、半導体集積回路１の外部端子(Ｔ_１、Ｔ_２)として外部に導出される。 （もっと読む）

【課題】分周信号を検査するにあたって、その周波数のみならず第１区間長および第２区間長をも検査し、比較対象に用いる信号を生成する高価な検査装置を必要としない自己診断回路を有する半導体集積回路およびその検査方法を提供する。
【解決手段】分周回路の検査を、生成される分周信号の周波数およびデューティー比、すなわち第１区間および第２区間の比率、の２つに対して行う。外部からはデューティー比を定義する２つの期待値を供給する。 （もっと読む）

【課題】テスト信号毎の専用配線を不要とし、配線領域を削減できるテスト回路を備えた半導体装置を提供する。
【解決手段】外部から供給されるテスト情報をデコーディングし、複数の信号を生成するＤＦＴデコーダ２０２と、互いに従属接続した複数のＤＦＴレジスタＤＦＴｒ０〜ＤＦＴｒｎと、複数のＤＦＴレジスタにそれぞれ対応する複数の制御回路（制御回路ＣＫＴ０〜ＣＫＴｎ）と、複数のレジスタのうちの第１のレジスタ（ＤＦＴレジスタＤＦＴｒ０）に複数の信号（シフトデータＴＳＣＡＮＤＡＴＡ）を供給するセレクタ（セレクタ１１３）と、セレクタのセレクティング回数を規定するカウンタ（９ｂｉｔカウンタ１１２）と、複数の制御回路の数に対応するクロック周期の回数を、複数のレジスタ及びカウンタに供給するシフトクロック生成回路（シフトＣＫ制御回路１１１）と、を備える。 （もっと読む）

【課題】ＬＳＩの実行を停止させることなく、被試験プログラムを分割せずに、必要なトレースデータを効率良く取得できるようにすることを目的とする。
【解決手段】トレースデータ入出力状況分析部１４０は、トレースデータバッファ１２０の空き容量１０２に基づいて、トレースデータ１０１の種類を優先度の高い順に選択する。トレースデータ取捨選択部１１０は、ＬＳＩのトレース信号発生源からトレースデータ１０１を入力し、入力したトレースデータ１０１が選択種類のトレースデータ１０１であるか否かを判定する。トレースデータ１０１が選択種類のトレースデータ１０１である場合、トレースデータ取捨選択部１１０はトレースデータ１０１をトレースデータバッファ１２０に記憶する。トレースデータ１０１が選択種類のトレースデータ１０１でない場合、トレースデータ取捨選択部１１０はトレースデータ１０１を破棄する。 （もっと読む）

【課題】半導体装置の消費電力を低減しつつ、高速に動作させる。
【解決手段】半導体装置の回路が複数の回路ブロックに分割され、各前記回路ブロック毎に電源電圧を供給し、前記電源電圧を電圧調整回路により切り替える電圧供給回路を有し、前記電圧調整回路を切り替える電圧制御信号を記憶する電源電圧制御メモリを有する電圧設定回路を有し、前記半導体装置の回路の複数箇所に回路の電圧を検出する電圧検出スイッチを有し、前記電圧検出スイッチを指定することで電圧を検出する回路の位置を切り替え、且つ、前記電源電圧制御メモリにアドレスを指定して値を書き込む制御を行う回路スイッチ制御回路を有する半導体装置を用いる。 （もっと読む）

【課題】検査対象回路が正常に機能しているか否かを電源電圧の立ち上がり期間に拘らず高精度に検査することができる半導体集積回路、検査装置及び方法を提供する。
【解決手段】検査装置１０を、ＰＯＲ回路１０２の出力端子１０２Ｃから第１入力端子１４Ａにリセット信号が入力されたときに出力端子１４Ｃからリセット信号と同レベルのリセット実行信号の出力を開始し、制御装置１８の出力端子から第２入力端子１４Ｂにトリガ信号が入力されたときにリセット実行信号の出力を終了して出力端子１４Ｃからリセット解除信号と同レベルの解除実行信号の出力を開始するリセット制御回路１４と、リセット制御回路１４から出力された信号が予め定められたレベルであるか否かを判定することによりＰＯＲ回路１０２が正常に機能しているか否かを判定するテスタ１２４と、を含んで構成した。 （もっと読む）

【課題】半導体装置の消費電力を低減しつつ、高速に動作させる。
【解決手段】半導体装置の回路が複数の回路ブロックに分割され、前記回路ブロックがそれぞれ正常に動作し得る最小限度の電圧を供給する複数の電圧供給回路を備え、各前記回路ブロックへの最小限度の電圧を供給する制御内容を記憶する電源電圧制御メモリを有し、前記電源電圧制御メモリの記憶する制御内容に従って前記電圧供給回路が各前記回路ブロックに供給する電圧を切り替える電源切り替え手段を備えた半導体装置を用いる。 （もっと読む）

【課題】ＲＦチップ本来の回路特性を抽出できるようにする。
【解決手段】半導体試験装置より出力された変調信号を増幅して出力する低雑音増幅器より出力される信号が供給されるとともに、低雑音増幅器により増幅された後に直交復調処理された変調信号を半導体試験装置用基板の伝送路に対して出力する増幅器に入力される信号が供給される試験回路をＲＦチップに備える。試験回路は、半導体試験装置より出力する変調信号の波形データが予め記憶され、低雑音増幅器より出力される信号及び増幅器に入力される信号をスペクトラム解析した解析結果と記憶されている変調信号の波形データとの比較によりＲＦチップにおけるチップ内ノイズ及びＲＦチップ本来の回路特性を抽出する。 （もっと読む）

【課題】簡易な回路で、よりセキュリティ性を向上させる。
【解決手段】半導体集積回路装置（１００）は、複数の機能ブロック（１２５−１２７）と、取り込み部（１３１）と、検出部（１３２）と、判定部（１５０）とを具備し、動作パターンが所定の規則に従って変化したときにテストモードに移行する。複数の機能ブロック（１２５−１２７）は、制御装置（２００）からの指示に応答して動作する。取り込み部（１３１）は、複数の機能ブロック（１２５−１２７）のそれぞれの動作状態を示す信号を取り込む。検出部（１３２）は、複数の機能ブロック（１２５−１２７）のうちの少なくとも１つの機能ブロックの動作状態の変化を検出する。判定部（１５０）は、取り込まれた動作状態を示す信号によって示される動作パターンが所定の規則に従って変化するか否かを判定する。 （もっと読む）

【課題】内部信号線の寄生抵抗値を測定できるようにする。
【解決手段】インターフェースチップとコアチップとを電気的に接続する１又は複数の内部信号線１０１を備え、インターフェースチップは、内部配線に電流を出力する第１の回路１１１を有し、コアチップは、第１の内部信号線１０１に電流を出力する第２の回路１２１を有し、インターフェースチップは、第１の回路１１１が出力する電流が流れる上記内部配線に接続される第１の入力端子１５１ａと、第１の内部信号線１０１のインターフェースチップ内の端部１０１ａに接続される第２の入力端子１５１ｂとを有し、第１の入力端子１５１ａの電圧と第２の入力端子１５１ｂの電圧との電位差に応じた電圧を出力する判定回路１５０を有する。 （もっと読む）

【課題】本発明は、高周波プローブを要さずにジッタ測定が可能なオンチップジッタデータ取得回路を提供することを目的とする。
【解決手段】本発明に係るオンチップジッタデータ取得回路１は、クロック信号を、遅延量選択信号で選択可能な複数の遅延量のいずれか１つの遅延量で遅延する可変遅延部１０と、クロック信号の位相と、可変遅延部で遅延されたクロック信号の位相とを比較して、位相比較信号を生成する位相比較信号生成部２０と、位相比較信号を所定の期間に亘り取得する位相比較信号取得部３０と、を有することを特徴とする。 （もっと読む）

【課題】半導体集積回路のノイズ除去機能の特性を正確に測定することができる半導体集積回路及びノイズ耐性検査方法を提供する。
【解決手段】半導体集積回路１Ａは、入力信号ＩＮ中のノイズ成分の振幅を減衰させてノイズ除去信号ＯＵＴを出力する入力バッファ１１と、ノイズ除去信号ＯＵＴの論理レベルが変化したときに、この論理レベルの変化に応じて論理信号をラッチする論理回路１２，１３とを備える。 （もっと読む）

【課題】簡易なテスタにより被試験デバイスの試験を行うことができる試験方法を提供することを課題とする。
【解決手段】各々が記憶回路を有する複数の被試験デバイス（２１１〜２１４）の試験方法であって、試験パタンが前記複数の被試験デバイスの記憶回路に分割されて記憶されており、前記複数の被試験デバイスの記憶回路から試験パタン（ＤＴ０〜ＤＴ３）を読み出して、前記読み出した複数の被試験デバイスの試験パタンを併合して前記複数の被試験デバイスに同じ試験パタン（ＰＴＮ０〜ＰＴＮ３）を供給する試験パタン読み出しステップと、前記供給された同じ試験パタンを用いて前記複数の被試験デバイスを同時に試験する試験ステップとを有する試験方法が提供される。 （もっと読む）

【課題】半導体集積回路の不良選別を効果的に行う。
【解決手段】互いに非同期のクロックで動作する複数の回路ブロックを有し、複数の回路ブロックの一の回路ブロックによってセルフテストを実行する半導体集積回路の試験システムであって、複数の回路ブロックに対応するクロック信号を生成し半導体集積回路に供給するクロック発生装置と、半導体集積回路からの要求に応じてセルフテストの実行を代行するプロセッサを有する。これにより、各モジュールが非同期のクロックで動作する半導体集積回路の動作テストを行うことができる。 （もっと読む）