【課題】被測定ＡＣ信号の損失と反射を低減する。
【解決手段】ＤＣ−ＡＣプローブ・カード２０は、プローブ・ニードル２６及び３１を有し、これらは、ＤＵＴに接触する末端を夫々有する。接続経路２４及び３０は、試験計装２２及び２８をプローブ・ニードル２６及び３１に接続するよう使用できる。接続経路２４及び３０の夫々は、夫々の対応する試験計装２２及び２８と、プローブ・ニードル２６及び３１の間に、ＡＣ測定に適した所望特性インピーダンスと、ＤＣ測定に適したガードされた経路の両方を提供する。 （もっと読む）

【課題】差動伝送方式を採用した半導体装置の試験で行われるＴＤＲタイミング測定の校正精度の低減を抑制すること。
【解決手段】複数のプローブ針を有し、プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる電極パッドＰ１及びＰ２に接続するよう配置され、対となっている差動信号入力用の第１及び第２のプローブ針１ａ及び２ａと、互いに異なる電極パッドＰ１及びＰ２に接続するよう配置された第３及び第４のプローブ針１ｂ乃至２ｂ´と、第３及び第４のプローブ針１ｂ乃至２ｂ´各々と接続して、第３及び第４のプローブ針１ｂ乃至２ｂ´を導通させる配線３及び抵抗部材ＲＴと、を有し、第３及び第４のプローブ針１ｂ乃至２ｂ´、配線３及び抵抗部材ＲＴは電気的にフローティングな状態となっている。 （もっと読む）

【課題】ピン回路を並列に接続してピンマルチ構成とした場合にも、伝送路間のインピーダンス不整合を生じさせることなくＴＤＲ波形を取得し、配線遅延校正を行うことの可能な波形発生装置および波形発生装置の配線遅延校正方法を実現する。
【解決手段】ドライバ２１の出力部における信号波形を取得するパーピンＴＤＲ手段７１と、校正部９を有し、ドライバ２１のそれぞれは、校正部９の指令に基づき、第二の伝送路８１の一端に同時に到達するように信号を出力し、パーピンＴＤＲ手段７１は、ドライバのそれぞれの出力端において、信号が出力されてから前記第二の伝送路の他端で反射して戻るまでの波形であるＴＤＲ波形を取得し、校正部９は、ＴＤＲ波形の形状に基づいて第一の伝送路４１、４２と前記第二の伝送路８１の配線遅延の和を求める。 （もっと読む）

【課題】配線や伝送線路のインピーダンスを調整することなく、高品質な信号を被試験デバイスに入力させることを目的とする。
【解決手段】本発明は、複数のＤＵＴ７を搭載したＤＵＴボード４とＤＵＴ７に試験信号を出力するテストピン４とＤＵＴボード４とテストピン２との間を接続する伝送線路３とを備える半導体試験装置１であって、ＤＵＴボード４は、ＤＵＴ７に試験信号を分配するための分岐配線９が分岐する分岐点１０と伝送線路３との間に設けられ、分岐配線９の合成インピーダンスとテストピン２に設けられる出力抵抗１１との間のインピーダンス不整合を補正するために設けた補正抵抗１１を備えていることを特徴としている。 （もっと読む）

【課題】インピーダンスの不整合やクロストークの発生を抑えるとともに、接触部間の干渉を招かないグランド端子の設計を容易化するコネクタを提供する。
【解決手段】コネクタのグランド端子４は、筒状本体４１を有している。筒状本体４１の下縁には、回路基板に接触させるための複数の接触部が形成されている。グランド端子４は、接触部として内側接触部４２と外側接触部４３とを有している。内側接触部４２は、筒状本体４１の内方且つ下方に向かって伸び、外側接触部４３は筒状本体４１の内方且つ下方に向かって伸びている。 （もっと読む）

【課題】任意の周波数のノイズ信号を簡単にノイズ注入対象の部品に注入することができるノイズ注入装置を得ることを目的とする。
【解決手段】ノイズ注入用コネクタ１１側と可変容量部材１４側とのインピーダンスの整合を図るマッチング回路１３と、一端がマッチング回路１３の出力側と接続されており、ノイズ信号源２から発生されたノイズ信号の周波数に応じた容量に切り換えられる可変容量部材１４とを設け、ノイズ注入対象の部品の電源端子に注入するノイズ信号の周波数帯域を切り換えるようにする。 （もっと読む）

【課題】容量性バックプレーンを駆動するためのディエンファシス自動設定を提供すること。
【解決手段】伝送（ＴＸ）装置の線路インピーダンス及び線路長が測定され、それらはドライバの負荷インピーダンスを形成する。いくつかの例示的な実施形態の場合、線路インピーダンスはほとんどが線路キャパシタンスであり、そのような実施形態ではこのキャパシタンスを検出する。測定された線路インピーダンスは制御信号（例えば、３ビットのデジタル制御信号）に変換され、この制御信号によりＴＸ段のディエンファシスが自動的に設定される。キャパシタンスの量及び伝送線路の長さを用いて適切なディエンファシス設定を決めることができ、伝送線路効果を補償するために送信機がそのようなディエンファシス設定をドライバに適用することができる。 （もっと読む）

【課題】電子部品試験装置のインタフェース装置の製造期間の短縮化を図ることが可能な端子を提供する。
【解決手段】端子６０Ａは、同軸ケーブル５０の信号線５１を突出させつつ同軸ケーブル５０のシールド層５３がそれぞれ固定される複数の固定部６２が並列に設けられた本体部６１と、同軸ケーブル５０の信号線５１と実質的に同一方向に本体部６１から突出しており、ソケットボード３０のスルーホールに挿入される複数の突出部６３と、を備えている。 （もっと読む）

一実施形態において、プリント回路基板のＤＵＴ側と関連するソケットなどのＤＵＴインターフェース構造を有するプリント回路基板を含む、デバイスインターフェースボードが提供される。高周波コネクタ及び電子構成要素は、プリント回路基板の裏側に形成される空洞内に取り付けられる。プリント回路基板を通じた信号ビアは、高周波コネクタ及び電子構成要素をＤＵＴインターフェース構造と連結する。空洞を被覆する一方でケーブルが高周波コネクタに接続するのを可能にする封入構造が提供され得る。
（もっと読む）

【課題】携帯端末用デバイスの消費電力低減モードに対応した状態で測定ができるようにする。
【解決手段】期間判別手段３０は、波形整形器２７の出力信号を検出回路３１で受けて、携帯端末用の被測定デバイス１からシリアルデータ信号Ｒｄが所定のビットレートで出力されている有信号期間と、シリアルデータ信号Ｒｄが出力されていない無信号期間とで、を有信号期間と前記無信号期間とで異なる電圧の直流の信号Ｖｘを出力する。比較器３２は、検出回路３１の出力信号Ｖｘと所定のしきい値Ｖｒとを比較して、有信号期間と無信号期間とを判別する。そして、有信号期間と判別されている間は、スイッチ３３を閉じて信号線路に対する終端抵抗２５による終端状態を保持し、無信号期間と判別されている間は、スイッチ３３を開いて終端抵抗２５による終端状態を解除する。 （もっと読む）

【課題】互いに隣り合うように配置されるグランド端子と信号端子とを有するコネクタのインピーダンス整合の向上を図る。
【解決手段】信号端子３０とグランド端子２０は、それぞれ、それらの先端に向かって延伸する第１延伸部２１，３１と、第１延伸部２１，３１とは反対側に延伸する第２延伸部２２，３２と、を有する。第１延伸部２１，３１は、第２延伸部２２，３２より、その幅が小さくなるように形成されている。前記ハウジングは、第１延伸部２１，３１が挿入される第１ハウジング１９と、第２延伸部２２，３２が挿入される第２ハウジングとによって構成される。第２ハウジングは第１ハウジング１９とは別体に構成され、第１ハウジング１９は信号端子３０の第１延伸部３１とグランド端子２０の第１延伸部２１との間に位置する壁部を有する。 （もっと読む）

【課題】ピンエレクトロニクス部からＤＵＴに至る経路のリレーを半導体リレーのみにして実装密度を高めてメンテナンス性の向上を図るとともにインピーダンス不整合による波形品位劣化を防止でき、校正時の電圧によるＤＵＴの破壊も防止できる半導体試験装置を提供すること。
【解決手段】ファンクション試験モジュールと高精度直流試験モジュールを有するピンエレクトロニクス部からＤＵＴに至る経路のリレーが全て半導体リレーで構成された半導体試験装置において、前記ファンクション試験モジュールの信号線には、分布定数線路を形成する少なくとも２個のインダクタの直列回路とこのインダクタの直列回路の各端にそれぞれ半導体リレーが接続されていることを特徴とするもの。 （もっと読む）

【課題】出力信号内の高周波成分の減衰を防ぐ。
【解決手段】被試験デバイスを試験する試験装置であって、予め定められた入力パターンに応じた出力信号を生成して被試験デバイスに供給するドライバ回路と、被試験デバイスが出力する応答信号を測定して、被試験デバイスの良否を判定する測定部とを備え、ドライバ回路は、入力パターンを受け取る入力端子と、入力パターンの論理値に応じて動作して、出力信号を生成するスイッチ部と、入力端子およびスイッチ部の間に設けられ、入力パターンの予め定められた高域成分に応じた強調成分を生成し、スイッチ部に与えられる電圧に強調成分を重畳する強調成分生成部を有する試験装置を提供する。 （もっと読む）

【課題】高周波信号を出力する半導体装置の出力信号をテスタで試験する場合のインピーダンスの最適化を容易に行えるようにする。
【解決手段】出力端子から高周波信号を出力する半導体装置10をテスタ30で試験する高周波信号出力試験方法であって、異なるインピーダンス調整量を与える複数のインピーダンス調整ユニット44および選択信号に応じていずれかのインピーダンス調整ユニットを選択する選択回路41-43を有するインピーダンス整合回路40を、出力端子に接続し、インピーダンス調整ユニットの選択を変えながら、インピーダンス整合回路が出力する高周波信号をテスタで測定して、測定結果に基づいて最適なインピーダンス調整ユニットを選択して、その状態で高周波信号をテスタで試験する。 （もっと読む）

【課題】信号のインテグリティを直接評価することによって、送端の出力インピーダンスおよび受端の入力インピーダンスの双方の最適値の決定を可能にする。
【解決手段】集積回路内１０_A，１０_Bに計測信号を発生する信号発生器３０と、計測信号出力端子２５における信号の波形をサンプリングするサンプリング回路４０と、入力される計測信号を終端する可変入力インピーダンス４２，４４を設け、計測信号出力端子２５と計測信号入力端子２６を集積回路間の配線の特性インピーダンスと同じ特性インピーダンスを持つ配線で接続する。受端の入力インピーダンスを高インピーダンスとして信号発生器３０の出力インピーダンスを変えつつサンプリング回路４０でサンプリングされる信号の波形を評価することによって出力インピーダンスの最適値を決定し、入力インピーダンスを変えつつ波形を評価することにより入力インピーダンスの最適値を決定する。 （もっと読む）

【課題】回路の簡素化と効率的なテストが可能な半導体装置とそのテスト方法を提供する。
【解決手段】並列形態にされた複数の出力ＭＯＳがインピーダンス調整ビットに対応して動作可能にされて出力インピーダンス調整が可能にされた出力回路を有する半導体装置に、動作モードを設定するインピーダンス測定用レジスタ、上記出力回路を含んだ入力回路又は出力回路に対応してテストデータの授受又は制御信号を保持するバウンダリスキャン回路、抵抗素子を内蔵抵抗に置き替えてインピーダンス調整回路に接続させるセレクタ、インピーダンス調整ビットを直接に所定の外部端子から出力可能にさせるテスト回路を設け、レジスタに設定された動作モードに対応して、内蔵抵抗を用いたインピーダンス調整ビットの生成動作を可能して、それをバウンダリスキャン回路又は所定の外部端子から直接出力可能とする。 （もっと読む）

本発明は、試験されるべきチップを試験装置に作動可能に接続するための試験アダプタ（１）に関する。試験アダプタは、ベースプレート（８）およびカバープレート（２）を備える３次元構造を有する。カバープレート（２）は、試験されるべきチップに個数および配置に関して適合されている接触要素（９）を有するコンタクト配列（３）を備える。ベースプレート（８）とカバープレート（２）との間には、カバープレート（２）に対して角度をなして配置されかつ試験されるべきチップに適合されている複数の個別コネクタ（５）を有する側面（４）が配置される。 （もっと読む）

【課題】高周波用プローブカードのカンチレバーと同軸ケーブルのインピーダンスを簡単かつ適切に整合させて、カンチレバーのインピーダンス偏差を容易に吸収できるようにする。
【解決手段】２個のトリマーコンデンサと１個の積層インダクタからなるπ型マッチング回路の可変式インピーダンス整合回路２をカンチレバー３に接続して、インピーダンスを整合させる。可変式インピーダンス整合回路２に接続された同軸コネクタ６に同軸ケーブル５を結合させてテスタ４につなげる。カンチレバー３を、被検査デバイス７の検査用パッドに接触させて測定する。ウエハレベルでの検査用の高周波用カンチレバー型プローブカード１の製造段階におけるインピーダンス偏差を個別調整により吸収でき、低コストのカンチレバー型プローブカード１を高周波でも使用できるようになる。 （もっと読む）

【課題】テスターチャネルの密度を最大にしながら、ポゴピンを使用せず高い帯域幅信号性能を有するテスターインタフェースを提供する。
【解決手段】複数のテスター電子機器チャネルをデバイスインタフェースボードに取外し可能に連結するためのモジュラーテスターインタフェースにおいて、少なくとも１つのハーネスアッセンブリは、複数の同軸ケーブル５２とコネクタハウジングを備えており、同軸ケーブルは、それぞれ、中心導体と、中心導体の周りに同軸で形成され誘電体の層５８によって形成され、コネクタハウジングには、先端がインタフェース係合面を形成するように、ケーブルの遠位端を収容して互いに近接した関係で固定するための内側空洞が設けられており、相互接続部は、ハーネスアッセンブリとデバイスインタフェースボードの間に配置されており、複数の導体を含んでおり、ケーブルの遠位端を圧縮係合させるように形成されている。 （もっと読む）

【課題】デバイス実装後の制御基板について、製造上のばらつきによって生じる特性の変化を、総合的に判定することにある。
【解決手段】検査装置２０は、ＡＳＩＣ７と、ＡＳＩＣ７からの信号を受信するＡＤ変換回路９と、ＡＳＩＣ７とＡＤ変換回路９とを接続するクロックライン１１とを有する制御基板１の特性を検査するための装置であって、基準伝送路２１と、オシロスコープ２３とを備えている。基準伝送路２１は、クロックライン１１上のＡＤ変換回路９側のパッド１１ｂに接続され、特性インピーダンス及び線長が規定されている。オシロスコープ２３は、クロックライン１１上のＡＳＩＣ７側のパッド１１ａに接続され、ＡＳＩＣ７からクロックライン１１上をＡＤ変換回路９側に伝播する信号の波形を観測するための装置である。 （もっと読む）