説明

Fターム[2H092JA33]の内容

液晶−電極、アクティブマトリックス (131,435) | 能動素子 (19,865) | 三端子素子 (19,408) | 構造 (10,751) | 半導体層 (1,729) | 大きさ (545) | 厚さ規定 (269)

Fターム[2H092JA33]に分類される特許

261 - 269 / 269


【課題】液晶表示装置において、シリコンから成る半導体層と画素電極とのコンタクトを良好にする。
【解決手段】ドレイン領域211のコンタクトホール217にスパッタ法により、5nmの厚さのチタン膜219、120nm厚さのITO膜219bを成膜し、パターニングして、画素電極219を形成する。水素雰囲気中で、300℃の温度で加熱処理することにより、活性層203の欠陥が修復されると同時に、チタン膜219aが酸化されて、透光性を有する酸化チタン膜219cになる。チタン膜219aはシリコンよりも酸化ポテンシャルが低く、かつITO膜219bの主成分である酸化インジウムよりも酸化ポテンシャルが高いため、シリコンが酸化されることなく、チタン膜219aのみが酸化されて、酸化チタン膜219cになるので、画素電極219とシリコンのコンタクト抵抗の増加を防止することが可能となる。 (もっと読む)


【課題】 プラスチック基板の熱膨張によるミスアラインメントを防ぐことができる薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】 本発明は、基板上にゲート電極を有するゲート線を形成する工程と、前記ゲート線上部にゲート絶縁膜及び半導体層を形成する工程と、前記半導体層を1次パターニングする工程と、前記半導体層を2次パターニングする工程と、前記半導体層及び前記ゲート絶縁膜上にソース電極を有するデータ線及び前記ソース電極と所定間隔で対向するドレイン電極を形成する工程と、前記ドレイン電極と接続されている画素電極を形成する工程を含む薄膜トランジスタ表示板の製造方法を提供する。 (もっと読む)


【課題】 アレイ基板の検査を実施する上で必要な抵抗値を有する抵抗体を、新たな抵抗材料を追加すること無く、簡単なプロセスにより形成でき、抵抗体における切断処理により問題が生じることの無い薄膜トランジスタアレイ基板等を提供する。
【解決手段】 薄膜トランジスタ11を含む本発明に係る薄膜トランジスタアレイ基板では、ゲート配線1・ソース配線2と、ショートリング配線3との間に、抵抗体4が配設されている。抵抗体4は、第一の半導体膜41と不純物がドープされた第二の半導体膜42とが当該順に積層された構造を有している。 (もっと読む)


【課題】回路性能に応じて適切な構造の薄膜トランジスタを配置し、保持容量の占有面積を小さくして高性能で画像の明るい半導体装置を提供する。
【解決手段】動作速度を重視する回路とゲート絶縁耐圧を重視する回路とでゲート絶縁膜の厚さを異ならせたり、ホットキャリア対策を重視する薄膜トランジスタとオフ電流対策を重視する薄膜トランジスタとでLDD領域の形成位置を異ならせる。これにより高性能な半導体装置を実現する。また、遮光膜とその酸化物を用いて保持容量を形成することで保持容量の面積を最小限に抑え、明るい画像表示の可能な半導体装置を実現する。 (もっと読む)


【課題】IPS方式のアクティブマトリクス型液晶表示装置の開口率を向上し、視野角が広く、かつ、鮮明で明るい画像表示を実現することを目的とする。
【解決手段】第1の基板上に形成された信号配線と、画素電極と、共通電極と、を有し、画素電極と共通電極とは、基板面と平行な電界が生じるように配置され、第1の基板に対向する第2の基板は、画素部の各画素に対応した赤色、青色、緑色のカラーフィルター層と、第2の基板の前記カラーフィルター層が形成された反対側の面に形成された透光性導電膜と、を有し、各画素に対応した赤色、青色、緑色のカラーフィルター層は、それぞれ、隣接する画素間において該隣接する画素のカラーフィルター層と重なる部分を有し、第1の基板上の信号配線は、第2の基板上のカラーフィルター層が重なる部分と重畳するように配置される液晶表示装置。 (もっと読む)


【課題】 幅が狭くかつ膜厚が厚い配線等の薄膜パターンを形成した表示装置用基板を得る。
【解決手段】 基板1の薄膜パターン形成部に、幅がWで側縁にエッジを有して形成すべき薄膜パターンに沿って延在する堤状突部2を設け、この堤状突部2の上にインクジェット装置のノズル4から薄膜形成材料インク3を滴下して塗布する。これを焼成して薄膜パターンを形成する。 (もっと読む)


【課題】 長時間の駆動に対しても信頼性の高い表示装置用駆動回路を提供する。
【解決手段】 互いに接続され、順次に出力信号をそれぞれ生成する複数のステージを有する表示装置用駆動回路であって、前記各ステージは、複数のトランジスタを有し、前記各トランジスタは、制御電極と、前記制御電極上に形成される第1絶縁膜と、前記第1絶縁膜上に形成される半導体層と、前記半導体層上に少なくとも一部分が形成される入力電極と、前記半導体層上に少なくとも一部分が形成される出力電極と、前記入力電極及び出力電極上に形成される第2絶縁膜とを備え、前記半導体層と前記第1絶縁膜の厚さとの比が、0.3〜1.5である。 (もっと読む)


【課題】 高い開口率を得ながら十分な保持容量(Cs)を確保し、また同時に容量配線の負荷(画素書き込み電流)を時間的に分散させて実効的に低減する事により、高い表示品質をもつ液晶表示装置を提供する。
【解決手段】 ゲート電極106と異なる層に走査線102を形成し、容量配線107が信号線109と平行になるよう配置する。各画素はそれぞれ独立した容量配線107に誘電体を介して接続されているため隣接画素の書き込み電流による容量配線電位の変動を回避でき、良好な表示画像を得る事ができる。 (もっと読む)


【課題】 本発明は薄膜トランジスタアレイ及びその製造方法と液晶表示装置及びその製造方法とエレクトロルミネッセンス表示装置及びその製造方法に関するものであり、均一性と性能に優れた薄膜トランジスタ及びその製造方法を生産性が高く低コストで提供することを目的とする。
【解決手段】 ゲート電極側面に側壁を形成することによって、自己整合的にLDDまたはオフセット領域を形成し、また、層間絶縁膜を複数の層で形成し、これら複数の層間絶縁膜上にソース・ドレイン電極とソースバス配線と画素電極を一括して形成する。 (もっと読む)


261 - 269 / 269