説明

Fターム[4G077TK04]の内容

結晶、結晶のための後処理 (61,211) | 基板 (1,853) | 形状(例;凹凸、面取り、粗面) (258)

Fターム[4G077TK04]に分類される特許

61 - 80 / 258


【課題】広範囲に亘って均一な低転位密度の領域を有するIII族窒化物結晶を低コストで製造できるIII族窒化物結晶の製造方法を提供する。
【解決手段】種結晶上に、成長方向に対して垂直でない複数の面のみでIII族窒化物半導体結晶の成長面を構成し、且つ前記複数の面から構成される前記成長面が全体として凸面形状を形成しながら成長する凸面成長工程を含むIII族窒化物半導体結晶の製造方法において、前記成長方向がC軸方向であり、前記複数の面が全てC面以外の面である。前記複数のC面以外の面は、6つの等価な{10−1m}面(但し、mは自然数)、あるいは、6つの等価な{1−12n}面(但し、nは自然数)を含むことを特徴とする。 (もっと読む)


成長単結晶ダイヤモンド基板の製造方法であって、以下の工程:(a)(001)主要表面(この主要表面は、少なくとも1つの<100>稜で境界が定められ、前記少なくとも1つの<100>稜の長さは、前記少なくとも1つの<100>稜に直交する表面のいずれの寸法をも少なくとも1.3:1の比で超えている)を提示する第1のダイヤモンド基板を準備する工程;及び(b)化学蒸着(CVD)合成条件下で前記ダイヤモンド材料表面の(001)主要表面上でダイヤモンド材料をホモエピタキシャル成長させる工程(このダイヤモンド材料は主要(001)表面に垂直、及び主要(001)表面から横方向の両方に成長する)を含む方法。 (もっと読む)


【課題】発光ダイオードの光取り出し効率を向上できる基板を提供する。
【解決手段】半導体発光素子LCは、一方の面に複数の六角錐状の凸部110bが設けられた基板110と、凸部110bが設けられた面に接触するように設けられた下地層130と、下地層130に接触して設けられるn型半導体層140と、n型半導体層140に接触して設けられる発光層150と、発光層150に接触して設けられるp型半導体層160とを備えている。凸部110bは、半導体発光素子LC内において、横方向および斜め方向に向かう光を散乱し、半導体発光素子LCからの光取り出し効率を向上させる。 (もっと読む)


【課題】(0001)面以外の任意に特定される主面を有する、クラックの少ないIII族窒化物結晶の製造方法を提供する。
【解決手段】2枚以上のシード基板を隣接して配置し、それらシード基板上にIII族窒化物結晶を成長させるIII族窒化物結晶の製造方法において、シード基板の境界線と成長させるIII族窒化物結晶の<0001>軸を主面に投影した直線とがなす角度をθとした場合、1以上の境界線が以下の(1)又は(2)を満たす。(1)0°<θ<90°である。(2)θ=0°である境界線(l)が2本以上存在し、隣り合う境界線(l)が同一直線上にない。 (もっと読む)


【課題】三角欠陥及び積層欠陥が低減され、キャリア濃度及び膜厚の均一性が高く、ステップバンチングフリーのSiCエピタキシャルウェハ及びその製造方法を提供する。
【解決手段】0.4°〜5°のオフ角で傾斜させた4H−SiC単結晶基板上にSiCエピタキシャル層を形成したSiCエピタキシャルウェハの製造方法であって、ガスエッチングによって表面を清浄化した前記基板上に、炭化珪素のエピタキシャル成長に必要とされる量の炭素と珪素の原子数比C/Siが0.7〜1.2となるように珪素含有ガス及び炭素含有ガスを供給して、1600℃より高くかつ1800℃以下の温度で炭化珪素膜をエピタキシャル成長させる。これにより、前記SiCエピタキシャル層の表面の三角形状の欠陥密度が1個/cm以下となる。 (もっと読む)


【課題】大面積で結晶性の良い単結晶ダイヤモンドを成長させることができ、高品質の単結晶ダイヤモンド基板を安価に製造できる単結晶ダイヤモンド成長用基材及び単結晶ダイヤモンド基板の製造方法を提供する。
【解決手段】単結晶ダイヤモンドを成長させるための基材10であって、単結晶シリコン基板13と、単結晶シリコン基板13の単結晶ダイヤモンドを成長させる側にヘテロエピタキシャル成長させたMgO膜11と、MgO膜11上にヘテロエピタキシャル成長させたイリジウム膜又はロジウム膜12とからなる。 (もっと読む)


【課題】用いるシリコン単結晶基板の導電型や添加元素に関わらず、ミスフィット転位の発生を抑制したシリコンエピタキシャルウェーハおよびその製造方法を提供する。
【解決手段】少なくとも、シリコン単結晶基板2と、該シリコン単結晶基板2の主表面上に気相成長によって形成されたシリコン単結晶薄膜3とからなるシリコンエピタキシャルウェーハ1であって、前記シリコン単結晶基板2の格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板2の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)とし、前記シリコン単結晶薄膜3の厚さをtμmとした時、t<(5.0×10−4)×ε―1.1を満たすものであることを特徴とするシリコンエピタキシャルウェーハ。 (もっと読む)


【課題】a面またはc面サファイア基板上に、平坦性、結晶性に優れたc面GaNを成長させること。
【解決手段】c面を主面とするサファイア基板の表面に、複数の正六角柱の凸部1をハニカム状に配列したパターンの凹凸形状をドライエッチングにより形成した。凸部1は、側面がm面である正六角柱状の凸部を、その正六角柱の中心軸1bの回りに反時計回りに15°回転させたものである。したがって、凸部1の側面1aは、低指数面であるa面やm面ではない高指数面である。次に、凹凸形状を施した側のサファイア基板上にスパッタ法によってAlNからなるバッファ層を形成し、バッファ層を介してMOCVD法によってc面を主面とするGaN層を形成した。これにより、結晶性、平坦性に優れたGaN層が得られる。 (もっと読む)


【課題】表面のオフ角のばらつきが小さい大面積の窒化物半導体結晶の製造方法を提供する。
【解決手段】シード基板上に半導体層を成長させて窒化物半導体結晶を得る窒化物半導体結晶製造方法において、前記シード基板は同一材料の複数のシード基板を含み、前記複数のシード基板のうち少なくとも1つは他のシード基板とオフ角が異なり、前記複数のシード基板上に単一の半導体層を成長させたときに、前記単一の半導体層のオフ角分布が前記複数のシード基板のオフ角分布よりも少なくなるように、半導体結晶製造装置内に前記複数のシード基板を配置して、前記単一の半導体層を成長させることを特徴とする窒化物半導体結晶製造方法。 (もっと読む)


【課題】シリコン基板の所定領域にアルミニウム拡散領域を設け、表面粗さを適正範囲に設定することにより、その上方に成長されるIII族窒化物半導体の結晶性を向上させることができる電子デバイス用エピタキシャル基板およびその製造方法ならびにIII族窒化物電子デバイス用エピタキシャル基板を提供する。
【解決手段】シリコン基板2と、該シリコン基板上に形成した窒化アルミニウム単結晶核生成層と、該窒化アルミニウム単結晶層3上に形成した、少なくとも一組以上の超格子層4を含むバッファ構造体とを具える電子デバイス用エピタキシャル基板であって、前記シリコン基板の表層部には、前記窒化アルミニウム単結晶層と接する表面から基板厚さ方向に広がるアルミニウム拡散領域5が設けられ、前記シリコン基板の、前記窒化アルミニウム単結晶層と接する表面の表面粗さRaは、0.2〜1nmの範囲であることを特徴とする。 (もっと読む)


【課題】大口径で主面の面方位が(0001)および(000−1)以外で主面内におけるキャリア濃度の分布が実質的に均一であるGaN単結晶基板およびその製造方法を提供する。
【解決手段】本GaN単結晶基板20pは、主面20pmの面積が10cm2以上であり、主面20pmの面方位が(0001)面または(000−1)面20cに対して65°以上85°以下で傾斜しており、主面20pm内におけるキャリア濃度の分布が実質的に均一、たとえば主面20pm内において平均キャリア濃度に対するキャリア濃度のばらつきが±50%以内である。 (もっと読む)


【課題】大口径で主面の面方位が(0001)および(000−1)以外で主面内における転位密度が実質的に均一であるGaN単結晶基板およびその製造方法を提供する。
【解決手段】本GaN単結晶基板20pは、主面20pmの面積が10cm2以上であり、主面20pmの面方位が(0001)面または(000−1)面20cに対して65°以上85°以下で傾斜しており、主面20pm内における転位密度の分布が実質的に均一、たとえば主面20pm内における平均転位密度に対する転位密度のばらつきが±100%以内である。 (もっと読む)


【課題】ウェハの全面にステップバンチングがない、ステップバンチングフリーのSiCエピタキシャルウェハ及びその製造方法を提供する。
【解決手段】本発明の炭化珪素半導体装置の製造方法は、5°以下のオフ角で傾斜させた4H−SiC単結晶基板を、その表面の格子乱れ層が3nm以下となるまで研磨する工程と、水素雰囲気下で、研磨後の基板を1400〜1600℃にしてその表面を清浄化する工程と、清浄化後の基板の表面に、炭化珪素のエピタキシャル成長に必要とされる量のSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給して炭化珪素をエピタキシャル成長させる工程と、SiHガスとCガスの供給を同時に停止し、SiHガスとCガスとを排気するまで基板温度を保持し、その後降温する工程と、を備えたことを特徴とする。 (もっと読む)


【課題】テラスエッジ部上の結晶欠陥を低減し、かつ表面平坦性に優れたm面GaN結晶を製造すること。
【解決手段】a面サファイア基板10表面には、長手方向をm軸方向とする帯状の凹部11が、ストライプ状に配置されて複数形成されている。凹部11は、サファイア基板10の主面に平行な底面11aと、向かい合う2つの側面11bで構成されている。側面11bは平面状である。テラス10aの幅xは20μm以下、凹部11の底面11aの幅yは15μm以下、凹部11の深さzは50nm以上、サファイア基板10の主面に対して凹部11の側面11bのなす角度θは50〜90°、である。このサファイア基板10上に結晶成長させたm面GaNは、結晶欠陥が少なく結晶性に優れ、かつ表面平坦性に優れている。 (もっと読む)


【課題】研磨工程の簡略化で生産性が高まり、コストダウンが可能で、鏡面研磨されたウェーハ表面に生じる加工起因のLPDの密度を低減し、ウェーハ表面の表面粗さを改善可能なエピタキシャルシリコンウェーハの製造方法を提供する。
【解決手段】1次、2次研磨のみを行い仕上げ研磨を省略するので、シリコンウェーハの研磨が簡略化し、エピタキシャルシリコンウェーハの生産性が高まり、コストダウンが図れる。また、従来の砥粒を含む1次研磨のみを施した場合に比べて、ウェーハ表面に発生する加工起因のLPDの密度が低減し、ウェーハの表面粗さが小さくなる。さらに、砥粒で酸化膜を除去する1次研磨を行うので、砥粒が存在しない2次研磨時、アルカリ性水溶液による研磨レートが高まる。 (もっと読む)


【課題】 ピットの発生が抑制され、バルク状でかつ結晶性の高い単結晶体の製造方法を提供する。
【解決手段】 単結晶体の製造方法は、種基板の上面であって、中心から周縁にかけて設けられた平面部と該平面部の周囲を囲むように周縁に設けられた傾斜部とを有する前記上面のうち、前記傾斜部上にマスクを設ける工程1と、前記工程1の後、気相成長法によって前記種基板上に単結晶のホモエピタキシャル成長を行う工程2と、を具備する。 (もっと読む)


【課題】基材上にエピタキシャル成長させた窒化物半導体層を剥離する窒化物半導体自立基板の製造において、成長させた窒化物半導体層を簡易な方法で容易に剥離させることができ、欠陥の少ない高品質の窒化物半導体自立基板を製造することができる方法を提供する。
【解決手段】好ましくは400μm以上の厚さを有し、少なくとも、表面に凹凸11を形成した、サファイア、Si、SiCのいずれかを材質とする基材10を準備し、前記基材10の凹凸11が形成された表面上に窒化物半導体層12を前記基材厚以上の厚さでエピタキシャル成長させた後、前記基材10から剥離させることにより窒化物半導体自立基板13を製造する。 (もっと読む)


【課題】{0001}以外の面方位の主面を有する結晶性の高いIII族窒化物結晶を高い結晶成長速度で成長させるIII族窒化物結晶の製造方法を提供する。
【解決手段】本III族窒化物結晶の製造方法は、III族窒化物バルク結晶1から、{20−21}、{20−2−1}、{22−41}および{22−4−1}からなる群から選ばれるいずれかの結晶幾何学的に等価な面方位に対するオフ角が5°以下の面方位を有する主面10pm,10qmを有する複数のIII族窒化物結晶基板10p,10qを切り出す工程と、基板10p,10qの主面10pm,10qmが互いに平行で、かつ、基板10p,10qの[0001]方向が同一になるように、横方向に基板10p,10qを互いに隣接させて配置する工程と、基板10p,10qの主面10pm,10qm上にIII族窒化物結晶20を成長させる工程と、を含む。 (もっと読む)


【課題】球面研磨等を施すことなく、自立基板表面における単一の結晶面の面積を再現性良く大きくすることができるIII族窒化物半導体自立基板の製造方法を提供する。
【解決手段】III族窒化物半導体自立基板50は、基板50表面がアズグロウンであり、基板50表面の半分以上の領域が、III族極性のC面からm軸方向若しくはa軸方向に、又はM面からc軸方向若しくはa軸方向に傾いたオフ角を有する単一の結晶面からなる。 (もっと読む)


【課題】多結晶成長を抑制し、効率よく非極性面を主表面とする窒化物半導体基板を製造可能な窒化物半導体基板の製造方法を提供する。
【解決手段】窒化物半導体基板であるGaN基板の製造方法は、GaNからなり、{1−100}面に対するオフ角が4.1°以上47.8°以下である主表面を有する下地基板を準備する工程(S10、S20)と、下地基板の主表面上に、GaNからなる半導体層をエピタキシャル成長させる工程(S40)と、半導体層から、主表面がm面であるGaN基板を採取する工程(S50)とを備えている。 (もっと読む)


61 - 80 / 258