【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置を提案することを課題とする。
【解決手段】基板上に形成されたゲート電極と、ゲート電極上に形成された酸素過剰のＳｉＯ_Ｘ膜と、ＳｉＯ_Ｘ膜上に形成された酸化物半導体膜と、を有する半導体装置。 （もっと読む）

【課題】薄く、軽量であり且つ破壊が生じにくい発光表示装置を、作製工程を大幅に削減して低コストで作製する方法を提供する。
【解決手段】剥離層を介して基板上に素子領域を形成する際に、半導体層のエッチングと、画素電極とドレイン電極を接続するためのコンタクトホールの形成を、同一のフォトリソグラフィ工程及びエッチング工程で行う。更に素子領域を基板から剥離して、じん性の高い第１の支持体に設け、第１の支持体及びじん性の高い第２の支持体で液晶素子を挟持することで、薄く、軽量であり且つ破壊が生じにくい発光表示装置を、作製工程を大幅に削減して低コストで作製できる。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタを用いて、高速動作が可能で、信頼性も高い半導体装置を歩留まりよく作製する。
【解決手段】絶縁膜上にマスクを形成し、該マスクを微細化する。微細化されたマスクを用いて凸部を有する絶縁層を形成し、これを用いて、微細なチャネル長（Ｌ）を有するトランジスタを形成する。また、トランジスタを作製する際に、微細化された凸部の上面と重なるゲート絶縁膜の表面に平坦化処理を行う。これにより、トランジスタの高速化を達成しつつ、信頼性を向上させることが可能となる。また、絶縁膜を凸部を有する形状とすることで、自己整合的にソース電極及びドレイン電極を形成することができ、製造工程の簡略化、また生産性を向上させることが可能となる。 （もっと読む）

【課題】非酸化雰囲気下でなくても、良好なオーミック電極を形成可能な技術を提供する。
【解決手段】オーミック電極を有する半導体装置の製造方法であって、半導体基板５０上に金属層３０ｅを形成する工程と、金属層３０ｅ上に透過膜３０ｆを形成する工程と、透過膜３０ｆを通して金属層３０ｅに電磁波を照射して、金属層３０ｅを加熱する工程と、透過膜３０ｆを除去する工程を有する。 （もっと読む）

【課題】多くの半導体装置に必要な低温処理と両立しない高温操作を必要とするような欠点がない、堆積可能なアッド‐オン層形成方法を提供することを目的とする。
【解決手段】堆積可能なアッド‐オン層形成方法であって、第一半導体基板の取り外し層の形成、取り外し層の上の第一半導体基板に多くのドーピング領域の形成、ここで多くのドーピング層の形成は、第一電導型を有するように、ドーピングされ、取り外し層の上の第一半導体基板の第一ドーピング層の形成、第一電導型に対する第二電導型を有するようにドーピングされ、第一ドーピング層の上の第一半導体基板に最低中間ドーピング層の形成、及び中間ドーピング層上の第一半導体基板に最低第三ドーピング層の形成からなり、第三ドーピング層上に第一の電導性ブランケット層の形成、第一電導ブランケット層上に第二の電導性ブランケット層の形成、及び第二電導性ブランケット層が第二半導体基板の対応する電導性上部層と接触するように、第一半導体基板を第二半導体基板への取り付け、からなる。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面上に絶縁膜を形成し、絶縁膜上に第１のマスクを形成し、第１のマスクにスリミング処理を行うことにより、第２のマスクを形成し、第２のマスクを用いて絶縁膜にエッチング処理を行うことにより、絶縁層を形成し、絶縁層を覆うように酸化物半導体層を形成し、酸化物半導体層を覆うように導電膜を形成し、導電膜に研磨処理を行うことにより導電膜表面を平坦化し、導電膜をエッチング処理して導電層とすることにより酸化物半導体層の最上部の表面よりも導電層の表面を低くし、導電層と酸化物半導体層に接するゲート絶縁膜を形成し、ゲート絶縁膜の上で絶縁層と重畳する領域にゲート電極を形成する。 （もっと読む）

【課題】信頼性を向上させることができる半導体装置を得る。
【解決手段】半導体素子１０のエミッタ電極１２の一部の領域上に多層メタル２０が形成されている。多層メタル２０に外部電極２２が半田２４を介して接続されている。半導体素子１０はモールド樹脂３６に覆われている。多層メタル２０の終端部の直下に第１のセル３８ａが存在し、多層メタル２０の終端部の直下以外に第２のセル３８ｂが存在する。第２のセル３８ｂにはＩＧＢＴが形成され、第１のセル３８ａにはＩＧＢＴが形成されていない。 （もっと読む）

【課題】トレンチ構造のトランジスタセルがマトリクス状に多数個形成され、そのゲート電極に金属膜からなるゲート配線がコンタクトされる半導体装置でも、ゲート耐圧を充分に高くすることができる構造の半導体装置を提供する。
【解決手段】半導体層１に凹溝１１が形成され、その凹溝１１内にゲート酸化膜４が形成され、その凹溝１１内にポリシリコンなどからなるゲート電極５が設けられるトレンチ構造のトランジスタセルがマトリクス状に配列されたセル領域１０を有している。そして、金属膜からなるゲート配線９とコンタクトするため、ゲート電極５と連続してゲートパッド部５ａが設けられるが、そのゲートパッド部５ａが凹溝１１と同時に設けられる凹部１２内に形成されている。 （もっと読む）

【課題】半導体チップの割れや欠けを防止し、デバイス特性を向上することができる半導体装置および半導体装置の製造方法を提供すること。
【解決手段】半導体チップ１０の素子端部の側面には、分離層３が設けられている。また、半導体チップ１０の素子端部には、凹部４によってひさし部５が形成されている。コレクタ層６は、半導体チップ１０の裏面に設けられ、凹部４の側壁２２および底面２３に延在し、分離層３に接続されている。コレクタ層６の表面全体には、コレクタ電極７が設けられている。凹部４の側壁２２上のコレクタ電極７は、最表面の電極膜の厚さが０．０５μｍ以下となっている。半導体チップ１０の裏面に設けられたコレクタ電極７は、はんだ層１１を介して、絶縁基板１２上に接合されている。はんだ層１１は、半導体チップ１０の裏面の平坦部２１に設けられたコレクタ電極７を覆うように設けられている。 （もっと読む）

【課題】低コストで高品質の半導体装置、および当該半導体装置の製造に用いる貼り合せ基板、およびこれらの製造方法を提供する。
【解決手段】半導体素子の製造方法は、単結晶半導体部材を準備する工程（Ｓ１０）と、支持基材を準備する工程（Ｓ２０）と、支持基材と単結晶半導体部材とを、炭素を含む接合層を介して接合する工程（Ｓ３０）と、単結晶半導体部材の表面にエピタキシャル層を形成する工程（Ｓ４０）と、エピタキシャル層を利用して半導体素子を形成する工程（Ｓ５０）と、半導体素子を形成する工程（Ｓ５０）の後、接合層を酸化することにより分解して支持基材から単結晶半導体部材を分離する工程（Ｓ６０）と、支持基材から分離された単結晶半導体部材を分割する工程（Ｓ８０）とを備える。 （もっと読む）

【課題】ＤＣスパッタリング法を用いて、酸化ガリウム膜を成膜する成膜方法を提供することを課題の一つとする。トランジスタのゲート絶縁層などの絶縁層として、酸化ガリウム膜を用いる半導体装置の作製方法を提供することを課題の一つとする。
【解決手段】酸化ガリウム（ＧａＯｘとも表記する）からなる酸化物ターゲットを用いて、ＤＣスパッタリング法、またはＤＣパルススパッタ方式により絶縁膜を形成する。酸化物ターゲットは、ＧａＯｘからなり、Ｘが１．５未満、好ましくは０．０１以上０．５以下、さらに好ましくは０．１以上０．２以下とする。この酸化物ターゲットは導電性を有し、酸素ガス雰囲気下、或いは、酸素ガスとアルゴンなどの希ガスとの混合雰囲気下でスパッタリングを行う。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面上に絶縁膜を形成し、絶縁膜上にマスクを形成し、マスクにスリミング処理を行い、マスクを用いて絶縁膜にエッチング処理を行い、絶縁膜を覆うように導電膜を形成し、導電膜および絶縁膜に研磨処理を行うことにより、導電膜および絶縁膜の厚さを等しくし、導電膜をエッチングして、導電膜より厚さの小さいソース電極およびドレイン電極を形成し、絶縁膜、ソース電極、およびドレイン電極と接する酸化物半導体膜を形成し、酸化物半導体膜を覆うゲート絶縁膜を形成し、ゲート絶縁膜上の絶縁膜と重畳する領域にゲート電極を形成する。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面に第１の絶縁膜を形成し、第１の絶縁膜上に第１のマスクを形成し、第１のマスクにスリミング処理を行うことにより、第２のマスクを形成し、第２のマスクを用いて第１の絶縁膜にエッチング処理を行うことにより、第２の絶縁膜を形成し、第２の絶縁膜を覆うように第１の導電膜を形成し、第１の導電膜および第２の絶縁膜に研磨処理を行うことにより、等しい厚さの第３の絶縁膜、ソース電極およびドレイン電極を形成し、第３の絶縁膜、ソース電極およびドレイン電極上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上の第３の絶縁膜と重畳する領域にゲート電極を形成する半導体装置の作製方法である。 （もっと読む）

【課題】垂直に形成されたナノワイヤを構成要素として備える半導体素子の寄生容量増加を抑制し、動作速度時定数が改善される半導体素子を提供する。
【解決手段】導電性基板１０１の主平面と電極１０９間の層間絶縁膜を膜厚調整層１０２と保護絶縁層１０３の２層化することにより、膜密着性の乏しい低誘電率膜１０２と電極１０９を保護絶縁層１０３で隔てることによってはがれを抑制しながら、主平面１０１と電極１０９間を電気的に接続するナノワイヤ１０７と、導電性基板１０１と電極１０９の間の寄生容量を低減する。 （もっと読む）

【課題】半導体装置がＳＢＤとして良好なショットキー特性を得ることができるようにする。
【解決手段】主面２ａ側がｎ型領域１２とされると共に当該主面２ａにｐ型領域１５を形成してなる炭化珪素基板の主面２ａのうち、ｐ型領域１５の表面１５ａのみを荒らす粗面化工程と、前記炭化珪素基板２の主面２ａを洗浄液により洗浄する洗浄工程と、一種類の金属材料からなる一体の電極用金属層を、前記ｎ型領域１２の表面１２ａ及び前記ｐ型領域１５の表面１５ａの両方に接触させるように、前記主面２ａに形成する接続工程とを備える半導体装置の製造方法を提供する。 （もっと読む）

【課題】パターン外析出を抑制し、密着力を向上させることができる半導体装置を提供する。
【解決手段】半導体ウエハ１と、半導体ウエハ１上にパターンニングして形成され最表面に複数の凹部９が形成されたＡｌ−Ｓｉ金属層２と、Ａｌ−Ｓｉ金属層２上と半導体ウエハ１が露出した箇所上に形成された酸化膜１１と、Ａｌ−Ｓｉ金属層２上に酸化膜１１を介して各凹部９を埋め込むように形成されたＮｉめっき膜３およびＡｕめっき膜４とを備える。 （もっと読む）

【課題】従来技術よりも小さい熱エネルギーで、ＳｉＣ基板上に低抵抗のオーミック電極を形成することができ、熱処理における半導体装置の素子部の損傷および特性の劣化を防止することができる熱処理方法および熱処理装置、ならびに前記熱処理方法を用いた半導体装置の製造方法を提供する。
【解決手段】熱処理装置１の電源部２１によって、複数のパルスを含むパルス列で構成される複数パルス電流を発生させ、導線２２および電流端子部２３を介して、ＳｉＣ基板１１上の電極金属膜１２に供給する。これによって電極金属膜１２にジュール熱を発生させ、発生したジュール熱によって電極金属膜１２を加熱する。 （もっと読む）

【課題】ＩＧＢＴにおいて、Ｐ型コレクタ層におけるキャリア濃度の変化を抑制し、オン電圧のばらつきを低減可能な技術を提供することを目的とする。
【解決手段】半導体装置は、表面側にＭＯＳＦＥＴ構造１が形成されたＮ型半導体基板２と、Ｎ型半導体基板２の裏面に形成されたＰ型コレクタ層４とを備える。そして、Ｐ型コレクタ層４上にストライプ状に互いに離間して形成された、ＡｌとＳｉとのＡｌ合金からなるＡｌＳｉ電極７ａを含む積層構造の裏面電極７を備える。 （もっと読む）

【課題】順方向サージ耐圧と順方向降下電圧ＶＦとのトレードオフ特性を改善することが可能で、かつ、逆方向漏れ電流ＩＲが増加してしまうことのないショットキーバリアダイオードを提供する。
【解決手段】第１主面及び当該第１主面の反対面である第２主面を有し、炭化珪素からなるｎ型の半導体基体１１０と、半導体基体１１０における第１主面上に形成されたバリアメタル層１１８と、半導体基体１１０における第１主面側の表面に部分的に形成され、高濃度のｐ型不純物を含有する小数キャリア注入層１２８と、小数キャリア注入層１２８の直下にのみカーボンが導入されたカーボン導入層１３２とを備えるショットキーバリアダイオード１００。 （もっと読む）

【課題】本発明は、コレクタ電極に含まれるアルミニウムがコレクタ層へ拡散することを防止でき、かつ安定した電気特性を有する電力半導体装置およびその製造方法を提供することを目的とする。
【解決手段】基板の表面に形成されたエミッタおよびゲートと、該基板の裏面に形成されたコレクタ層と、該コレクタ層の該基板と接する面と反対の面に形成された酸化膜と、該酸化膜の該コレクタ層と接する面と反対の面に形成された、アルミニウムを含むコレクタ電極と、を備えたことを特徴とする。 （もっと読む）