【課題】半導体素子、例えばＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフまたはエンハンスメントモード動作する半導体素子及び製造方法を提供する。
【解決手段】基板１０上に配設され、内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、該窒化物半導体層３０にオミック接合されたドレイン電極５０と、該ドレイン電極５０と離間して配設され、該窒化物半導体層３０にショットキー接合されたソース電極６０と、該ドレイン電極５０と該ソース電極６０との間の窒化物半導体層３０上及び該ソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、該ドレイン電極５０と離間して誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】酸化物半導体を用いるトランジスタにおいて、電気特性の良好なトランジスタ及びその作製方法を提供する。
【解決手段】下地絶縁膜上に形成される酸化物半導体膜と、当該酸化物半導体膜とゲート絶縁膜を介して重畳するゲート電極と、酸化物半導体膜に接し、ソース電極及びドレイン電極として機能する一対の電極とを備えるトランジスタであり、下地絶縁膜は、酸化物半導体膜と一部接する第１の酸化絶縁膜と、当該第１の酸化絶縁膜の周囲に設けられる第２の酸化絶縁膜とを有し、トランジスタのチャネル幅方向と交差する酸化物半導体膜の端部は、第２の酸化絶縁膜上に位置するものである。 （もっと読む）

【課題】良好なオン特性を維持したまま、逆方向バイアスに対するリーク電流を低減した半導体デバイスを得る。
【解決手段】窒化物系化合物半導体からなるチャネル形成層と、チャネル形成層上に設けられ、第１の窒化物系化合物半導体からなる第１の半導体層、および、第２の窒化物系化合物半導体からなる第２の半導体層を有する疑似混晶からなる疑似混晶層と、疑似混晶層上に設けられ、窒化物系化合物半導体からなり、チャネル形成層の多数キャリアと反対の導電型を有する導電半導体層と、導電半導体層に接する第１の電極と、チャネル形成層に電気的に接続された第２の電極と、を備える半導体デバイスを提供する。 （もっと読む）

【課題】配線にＣｕを用いる配線の電気抵抗値とＴＦＴの電気特性値を均一にするアクティブマトリクス型表示装置及びその製造方法を提供する。
【解決手段】基板およびＴＦＴを有する表示装置の製造方法であって、ＴＦＴは、電極および電極近接層を有し、電極は、銅および銅以外の添加元素を含み、以下の工程を含む表示装置の製造方法（Ａ）基板の上に電極および電極近接層が形成される工程、（Ｂ）電極または電極近接層がオゾン水で洗浄される工程、（Ｃ）前記（Ｂ）の工程後の熱処理により、電極と電極近接層との界面に、酸素を含む酸化物膜が形成される工程。 （もっと読む）

【課題】金属酸化物中の酸素欠損を低減し、電気的特性の安定した半導体装置を提供することを目的の一とする。
【解決手段】ゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の金属酸化物膜と、第１の金属酸化物膜に接して設けられたソース電極及びドレイン電極と、ソース電極及びドレイン電極上に設けられたパッシベーション膜と、を有し、パッシベーション膜は、第１の絶縁膜と、第２の金属酸化物膜と、第２の絶縁膜とが順に積層された半導体装置である。 （もっと読む）

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び該半導体
装置を量産高く作製する方法を提案することを課題とする。
【解決手段】半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体
層とソース電極層及びドレイン電極層との間にバッファ層が設けられた逆スタガ型（ボト
ムゲート構造）の薄膜トランジスタを含むことを要旨とする。ソース電極層及びドレイン
電極層と半導体層との間に、半導体層よりもキャリア濃度の高いバッファ層を意図的に設
けることによってオーミック性のコンタクトを形成する。 （もっと読む）

【課題】微細化が容易で、短チャネル効果が生じにくい半導体装置を提供する。
【解決手段】トランジスタのチャネル長方向の断面形状において、アスペクト比の大きいゲート電極上に半導体層を形成することで、トランジスタを微細化しても短チャネル効果が生じにくいチャネル長を確保できる。また、半導体層と重畳し、ゲート電極より下層に絶縁層を介して下部電極を設ける。下部電極と重畳する半導体層は、下部電極の電位（電界）により導電型が付与され、ソース領域及びドレイン領域が形成される。半導体層の、ゲート絶縁層を介してゲート電極と対向する領域は、ゲート電極がシールドとして機能し、下部電極の電界の影響を受けない。すなわち、不純物導入工程を用いることなく、自己整合によりチャネル形成領域、ソース領域及びドレイン領域を形成することができる。これにより、微細化が容易で、短チャネル効果が生じにくい半導体装置が実現できる。 （もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、酸化物半導
体を有する半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する半導体装置の作
製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって
形成されたマスク層を用いて酸化物半導体膜及び導電膜のエッチング工程を行う。エッチ
ング工程において、第１のエッチング工程は、エッチングガスによるドライエッチングを
用い、第２のエッチング工程はエッチング液によるウエットエッチングを用いる。 （もっと読む）

【課題】高耐圧な半導体素子を提供することを目的とする。
【解決手段】 実施形態の半導体装置は、第一と第二の主面を有する炭化珪素基板と、炭化珪素基板の第一の主面に設けられた第一導電型の第一の炭化珪素層と、第一の炭化珪素層の表面に形成された第二導電型の第一の炭化珪素領域と、第一の炭化珪素領域の表面に形成された第一導電型の第二の炭化珪素領域と、第一の炭化珪素領域の表面に形成された第二導電型の第三の炭化珪素領域と、第一の炭化珪素層、第一の炭化珪素領域および第三の炭化珪素領域の表面に連続的に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された炭化珪素からなる第一の電極と、第一の電極上に形成された第二の電極と、第一と第二の電極を被覆する層間絶縁膜と、第二の炭化珪素領域と第三の炭化珪素領域と電気的に接続される第三の電極と、炭化珪素基板の第二の主面に形成された第４の電極と、を具備することを特徴とする。 （もっと読む）

【課題】複数の金属層が積層された電極構造を有する半導体装置を容易に製造することができる半導体装置の製造方法を提供する。
【解決手段】 半導体層と、その半導体層の表面に形成されている第１金属層と、第１金属層の少なくとも一部が露出するように第１金属層に隣接する位置に形成されている絶縁層とを有する半導体基板を用いて、半導体装置を製造する方法であって、露出部分の第１金属層の表面及び絶縁層の表面に、絶縁層に対するよりも第１金属層に対する接着性が高い第２金属層を形成する工程と、第１金属層の表面に形成された第２金属層を残存させながら、絶縁層の表面に形成された第２金属層を絶縁層から剥離する工程を有する。 （もっと読む）

【課題】薄い基材上に厚いアルミニウムを被着させても基材が撓むことのない被着方法を提供する。
【解決手段】基材を静電チャック上に配置し、静電チャックにバイアスを印加しない状態でアルミニウムの第１層を被着させ、次に静電チャックにバイアスを印加して基材を支持体に密着し、そして第１層より厚いアルミニウムの第２層を２２℃未満の基材温度で第１層に連続して被着させる。 （もっと読む）

【課題】Ａｌ基合金スパッタリングターゲットやＣｕ基合金スパッタリングターゲットを用いたときのプレスパッタリング時、及び続いて行われる基板等へのスパッタリング時の成膜速度が高められ、且つスプラッシュなどのスパッタリング不良を抑制し得る技術を提供すること。
【解決手段】Ａｌ基合金またはＣｕ基合金スパッタリングターゲットの最表面から１ｍｍ以内の深さのスパッタリング面法線方向の結晶方位＜００１＞±１５°と、＜０１１＞±１５°と、＜１１１＞±１５°と、＜１１２＞±１５°と、＜０１２＞±１５°との合計面積率をＰ値としたとき、下記（１）および／または（２）の要件を満足するスパッタリングターゲット。
（１）前記Ｐ値に対する、＜０１１＞±１５°の面積率ＰＡ：４０％以下、
（２）前記Ｐ値に対する、＜００１＞±１５°と＜１１１＞±１５°との合計面積率ＰＢ：２０％以上 （もっと読む）

【課題】電気特性の変動が生じにくく、且つ電気特性の良好な半導体装置の作製方法を提供することである。
【解決手段】基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、酸化物半導体膜を形成し、第１の酸化物半導体膜を形成した後、加熱処理をして第２の酸化物半導体膜を形成し、第１の導電膜を形成し、厚さの異なる領域を有する第１のレジストマスクを形成し、第１のレジストマスクを用いて第２の酸化物半導体膜および第１の導電膜をエッチングして第３の酸化物半導体膜および第２の導電膜を形成し、第１のレジストマスクを縮小させて、第２のレジストマスクを形成し、第２のレジストマスクを用いて第２の導電膜の一部を選択的に除去することでソース電極およびドレイン電極を形成する半導体装置の作製方法である。 （もっと読む）

【課題】基板の大型化に対応し得る金属配線を作製する。
【解決手段】絶縁表面上に少なくとも一層の導電膜１２，１３を形成し、前記導電膜１２，１３上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、バイアス電力密度、ＩＣＰ電力密度、下部電極の温度、圧力、エッチングガスの総流量、エッチングガスにおける酸素または塩素の割合に応じてテーパー角αが制御された金属配線を形成する。このようにして形成された金属配線は、幅や長さのばらつきが低減されており、基板１０の大型化にも十分対応し得る。 （もっと読む）

【課題】ソフトリカバリ特性を維持する逆回復電荷を低減した高速リカバリダイオードを提供する。
【解決手段】整流装置１００は、第１の極性の基板と、基板に結合された第１の極性の低濃度ドープ層１８０と、低濃度ドープ層と共に配置された金属層１４０とを備える。超高速リカバリダイオードは、互いに離間され、低濃度ドープ層内に形成され、第２の極性のドーピングを備える複数のウェル１５０を含む。複数のウェルは金属層１３０に接続する。超高速リカバリダイオードは、複数のウェルのウェル間に位置し、低濃度ドープ層より高濃度に第１の極性がドープされた複数の領域１６０をさらに含む。 （もっと読む）

【課題】ニッケルめっき電極を備え、低ＶＦを兼ね備えた半導体装置の製造方法、および、半導体装置を提供することを目的としている。
【解決手段】ｎ型半導体基板の一方の表面近傍に、小電流領域の電圧降下を得るべく濃度設定されたｐ型の半導体層を形成してｐｎ接合を形成する工程と、ｐ型の半導体層表面に、鉛を含有するガラスパッシベーション膜を形成し、形成したガラスパッシベーション膜の一部を除去して開口部を形成する工程と、開口部を形成した後、ｐ型の半導体層表面に、アルミニウムの膜を形成する工程と、アルミニウムとｐ型の半導体層のシリコンを、熱処理により反応させてアルミニウム・シリサイド膜を生成する工程と、アルミニウム・シリサイド膜上部に存在するシリコンと未反応のアルミニウムを、エッチングにより除去して表面を粗面化する工程と、粗面化されたアルミニウム・シリサイド膜の上にニッケル電極を形成する工程とを備える。 （もっと読む）

【課題】特性測定用のステージにゴミがある場合でも、ウェハ状態でのチップ形成箇所のピエゾ効果による漏れ電流の誤判定が起こり難い半導体装置を提供すること。
【解決手段】ｎ半導体基板１の裏面側に形成したｎフィールドストップ層９と、このｎフィールドストップ層９の表面層に形成したｐコレクタ層１０とからなる裏面拡散層１６の厚さが５μｍ以下と薄い場合に、Ｔｉ膜１１，１３、やＮｉ膜１４などの積層膜で形成される裏面電極１９のその積層膜に０．３μｍ〜４μｍの厚さのＡｌ−Ｓｉ膜１２を挟み応力緩衝することで、ピエゾ効果によるウェハ状態でのチップの漏れ電流の誤判定率を低下させる。 （もっと読む）

【課題】しきい値電圧の経時的な低下を抑制でき、またアルミ配線による絶縁膜の腐食やＡｌスパイクに起因するゲート・ソース間の短絡を防止できる半導体装置を提供する。
【解決手段】半導体装置のＭＯＳＦＥＴセルは、ポリシリコンのゲート電極６およびｎ^-ドリフト層２の上部に形成されたｎ⁺ソース領域４を備える。ゲート電極６上は層間絶縁膜７によって覆われており、Ａｌのソース電極１０１は、層間絶縁膜７上に延在する。またゲート電極６にはＡｌのゲートパッド１０２が接続される。ソース電極１０１と層間絶縁膜７との間、並びにゲートパッド１０２とゲート電極６との間のそれぞれに、Ａｌの拡散を抑制するバリアメタル層９９が配設される。 （もっと読む）

【課題】基板上に形成されたモリブデン系導電性薄膜、または、モリブデン系導電性薄膜とアルミニウム系導電性薄膜とが積層された積層導電性薄膜を、効率よく、側面が良好な順テーパー形状となるようなエッチングを行うことが可能なエッチング液、および、該エッチング液を用いたエッチング方法を提供することを目的とする。
【解決手段】(ａ)リン酸３０〜８０重量％と、(ｂ)硝酸０．１〜２０重量％と、(ｃ)有機酸塩０．１〜２０重量％と、(ｄ)水とを含有するエッチング液を用いてエッチングを行う。
また、上記エッチング液を用いて、アルミニウム系導電性薄膜と、モリブデン系導電性薄膜とを備えてなる２層構造の積層導電性薄膜、または、アルミニウム系導電性薄膜と、アルミニウム系導電性薄膜を挟み込むようにその両主面側に配設された第１のモリブデン系導電性薄膜および第２のモリブデン系導電性薄膜を備えてなる３層構造の積層導電性薄膜をエッチングする。 （もっと読む）

【課題】低コストで高い信頼性を有する、半導体装置およびその製造方法を提供すること。
【解決手段】ｎ型半導体基板の一方の主面に、ｐ型ベース領域とｎ型エミッタ領域と所要の位置にゲート絶縁膜を介して載置されるゲート電極とからなるＭＯＳゲート構造と該ＭＯＳゲート構造を沿面方向に取り巻く耐圧構造部とを有し、他方の主面に１μｍ以下の浅い逆阻止接合を有するｐ型コレクタ層を備える半導体装置において、前記コレクタ層の他方の主面上に、バッファ絶縁層を介して被覆されるコレクタ電極が、前記バッファ絶縁層に設けられたコンタクトホールを通して前記コレクタ層と導電接触する半導体装置とする。 （もっと読む）