【課題】半導体装置を高集積化および高性能化することのできる技術を提供する。
【解決手段】ＳＯＩ−ＭＩＳＦＥＴは、ＳＯＩ層３と、ＳＯＩ層３上にゲート絶縁膜１５を介して設けられたゲート電極３５ａと、ゲート電極３５ａの両側壁側のＳＯＩ層３上に、ＳＯＩ層３からの高さがゲート電極３５ａよりも高く設けられ、ソース・ドレインを構成する積上げ層２４とを有している。また、バルク−ＭＩＳＦＥＴは、シリコン基板１上にゲート絶縁膜１５より厚いゲート絶縁膜１６を介して設けられたゲート電極３５ｂと、ゲート電極３５ｂの両側壁側の半導体基板１上に設けられたソース・ドレインを構成する積上げ層２５とを有している。ここで、積上げ層２４の厚さが、積上げ層２５の厚さよりも厚く、ゲート電極３５ａ、３５ｂの全体、ＳＯＩ−ＭＩＳＦＥＴのソース・ドレインの一部、およびバルク−ＭＩＳＦＥＴのソース・ドレインの一部がシリサイド化されている。 （もっと読む）

【課題】 従来、超接合構造の半導体装置において、素子領域端部の空乏層の曲率が大きくなるため、終端領域を広く確保し、終端領域にｐ型半導体層およびｎ型半導体層を繰り返し配置するなどして、空乏層を基板水平方向に広げ、空乏層端部の内部電界集中を防いでいた。しかし、終端領域の幅が広く、チップサイズが増大する問題があった。
【解決手段】 超接合構造を有する半導体領域の端部に、素子領域を囲む絶縁領域を設ける。素子領域の空乏層は絶縁領域で終端するので、素子領域の端部が曲面形状とならない。つまり、空乏層に内部電界が集中する曲面が存在しないので、終端領域を設けて空乏層の水平方向の広がりを促進する手段をとる必要がない。終端領域は不要となるので、チップサイズの小型化が実現する。あるいは、素子領域の面積を拡大できる。 （もっと読む）

【課題】配線に低抵抗な材料を用いることにより、画素部の大面積化に対応し得る半導体装置及びその作製方法を提供する。
【解決手段】
ゲート電極及び第１の配線上に形成された絶縁膜と、絶縁膜上にゲート電極と重なって形成された半導体層と、絶縁膜上に形成され、かつ、半導体層に電気的に接続された接続電極と、を有し、接続電極は、絶縁膜に設けられたコンタクトホールを介して第１の配線に電気的に接続され、ゲート電極及び第１の配線は、第１の導電層と、第１の導電層上の第２の導電層と、第２の導電層上の第３の導電層とでなる積層構造を有し、第２の導電層は、第１の導電層及び第３の導電層より低抵抗であり、第１の導電層及び第３の導電層は、第２の導電層より高融点の導電材料からなり、第２の導電層の端部における断面形状はテーパー形状であることを特徴とする。 （もっと読む）

【課題】ゲート電極の形状を改良して、インパクトイオン化の原因となるドレイン端での電界集中を防止可能な薄膜トランジスタを備えた半導体装置、この半導体装置の製造方法、および当該半導体装置を素子基板として用いた電気光学装置を提供すること。
【解決手段】半導体装置１０ｘの薄膜トランジスタ３０ｎにおいて、ゲート電極３ｎは、その表面を酸化してなるシリコン酸化膜３ｓにより覆われて、エッジ部分３ｗ、３ｘ、３ｙ、３ｚが丸みを有しているため、ゲート電極３ｎには、電界の集中するエッジ部分がない。このため、ゲート電極３ｎのエッジ部分に対してゲート絶縁層２を介して対向するチャネル領域１３０ｎのドレイン端では、電界が集中しないので、インパクトイオン化が発生しにくい。それ故、下地絶縁層１２上に形成された薄膜トランジスタ３０ｎであっても、良好な電流−ゲート電圧特性を有する。 （もっと読む）

【課題】集積回路のためのアルミニウム相互接続部メタライゼーションを、所望によりアルゴンが追加されてもよい純粋な酸素雰囲気中で制御可能に酸化させる。
【解決手段】ウエハ３２をアルミニウムスパッタリング中に生じる３００℃を超える温度からアルミめっきを施したウエハをプラスチックカセット３４に装填させることを可能にする１００℃未満まで冷却させるので有利に行われる。酸化は高真空搬送チャンバ６２と低真空搬送チャンバ４０の間の通過チャンバ５６、８０内で制御可能に行うことができる。酸素分圧は有利には０.０１〜１トール、好ましくは０.１〜０.５トールである。１トールを超える全圧にアルゴンを添加すると、ウエハが水冷却ペデスタル上に載置された場合にウエハ冷却が促進される。スパッタチャンバへの酸素逆流を防止するために冷却チャンバは冷却中に真空ポンプで排気されず最初にアルゴンが次に酸素が冷却チャンバにパルスされる。 （もっと読む）

【課題】 耐圧が高く、且つオン電圧の低い、新たなIII−Ｖ族窒化物半導体装置を提供する。
【解決手段】 基板上に第１の窒化物半導体層とガリウムを含まない第２の窒化物半導体層が積層形成されており、第１の窒化物半導体層に接合する第１のアノード電極と、第２の窒化物半導体層のみに接合する第２のアノード電極を構成する電極金属を適宜選択することによって、第１および第２のアノード電極それぞれのショットキーバリアの高さが異なるように構成している。またカソード電極は、第１の窒化物半導体層に接合する構造となっている。 （もっと読む）

【課題】Ｎｉ、Ｌａ、およびＳｉを含むＡｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットを用いて成膜したときに発生するスプラッシュを低減し得る技術を提供する。
【解決手段】Ｎｉ、Ｌａ、およびＳｉを含有するＡｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットであって、スパッタリングターゲットの平面に対して垂直な断面における（１／４）ｔ（ｔは厚み）〜（３／４）ｔの部位を走査型電子顕微鏡（２０００倍）で観察したとき、（１）Ａｌ及びＮｉを主体とするＡｌ−Ｎｉ系金属間化合物について、Ａｌ−Ｎｉ系金属間化合物の全面積に対する平均粒径０．３〜３μｍのＡｌ−Ｎｉ系金属間化合物の合計面積≧７０％であり、（２）Ａｌ、Ｎｉ、Ｌａ、およびＳｉを主体とするＡｌ−Ｎｉ−Ｌａ−Ｓｉ系金属間化合物について、Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系金属間化合物の全面積に対する平均粒径０．２〜２μｍのＡｌ−Ｎｉ−Ｌａ−Ｓｉ系金属間化合物の合計面積≧７０％である。 （もっと読む）

【課題】光センサならびに調光装置の機能を達成し、スペースを減少させる部品構造を形成する。
【解決手段】調光検知ＭＯＳＦＥＴトランジスタであって、第一方向に沿って伸張するチャネル１３０により分離された２のソースおよびドレイン領域を有し、光の照射を受ける基板１００と、第一方向と実質的に垂直な第二方向に沿って伸張するゲート導電性の梁(gate conductive beam)１４０であり、かかる梁は、少なくとも一の支持領域上で、その２つの端部のそれぞれにおいて固定され、チャネル領域１３０の上に位置し、当該ゲート梁は、ゲート電圧とバルク電圧間の差であって、当該梁を曲げてチャネルの表面に近づけさせるものにより制御されるその湾曲に基づいて、チャネル１３０に達する光にプログレッシブ変調を実行するよう、ほぼ不透明で柔軟であるゲート導電性の梁を備える。 （もっと読む）

【課題】ビアの側面や底面に対する蒸着膜の付き回り性を向上させる。
【解決手段】本発明に係る真空蒸着装置１０は、真空チャンバ１１と、真空チャンバ内に設置された蒸発源１３と、蒸発源に対向して配置されたステージ１５と、ステージを面内で回転させる回転手段１８と、蒸発源に対するステージの設置角度を変化させる角度調整手段１９とを備える。そして、基板Ｗを面内で回転させるとともに、基板の表面に対する蒸発粒子の入射角が連続的に変化するように基板の傾斜角を蒸発源に対して変化させながら、基板の表面に蒸発粒子を堆積させる。これにより、基板の半径位置に関係なく、ビアの側面や底面に対する蒸着膜の付き回り性を高めることができる。また、これに伴って、基板面内において蒸着膜のカバレッジ特性の均一化を図ることができる。 （もっと読む）

【課題】ヒロックと共にエッチング残渣の発生を防止し得る低抵抗Ａｌ配線膜を再現性よく成膜することができるスパッタリングターゲットを提供する。
【解決手段】スパッタリングターゲットは、Ａｌと金属間化合物を形成する少なくとも１種の金属間化合物形成元素を０．１〜２０質量％と、ＡｒおよびＫｒから選ばれる少なくとも１種の元素を５質量％以下（ただし０質量％を含まず）とを含有し、残部が実質的にＡｌからなる。このようなスパッタリングターゲットは、金属間化合物形成元素を含むＡｌ合金原料の溶湯をＡｒガスまたはＫｒガスでバブリングしたり、あるいはＡｌ合金原料の粉末をＡｒまたはＫｒを含む雰囲気中で焼結することにより作製される。 （もっと読む）

【課題】Ｎ−ｃｈトランジスタとＰ−ｃｈトランジスタとの境界の寸法制御性に優れ、工程数の増加を最小限に抑制しながら、Ｎ−ｃｈトランジスタ及びＰ−ｃｈトランジスタのゲートパターンの高さが可能な限り揃った構造を実現する。
【解決手段】基板上のＨｉｇｈ−ｋ膜よりなる絶縁膜上にポリシリコンを形成する。該ポリシリコン膜をエッチングする際にハロゲン系ガスを用いた低バイアス処理を施すことにより、下地のＨｉｇｈ−ｋ膜の膜質を改善しながら、Ｎ−ｃｈトランジスタ及びＰ−ｃｈトランジスタに独立した仕事関数を持つ金属電極を形成する。 （もっと読む）

【課題】下部バリアメタル層を省略しても優れたＴＦＴ特性を発揮し得、ソース−ドレイン配線をＴＦＴの半導体層に直接かつ確実に接続することができる技術を提供する。
【解決手段】本発明のソース−ドレイン電極３４は、窒素含有層と純ＡｌまたはＡｌ合金の薄膜とからなる。窒素含有層の窒素は、薄膜トランジスタの半導体層３３のＳｉと結合しており、純ＡｌまたはＡｌ合金の薄膜は、窒素含有層を介して薄膜トランジスタの半導体層３３と接続している。 （もっと読む）

【課題】 シリコン基板の裏面部にアルミスパイクが発達しづらい半導体装置を提供すること。
【解決手段】 はんだを介して回路基板と接合するために、シリコン基板３０の裏面から順に、第１導電層２８と、第２導電層２６と、第３導電層２４を有する裏面電極２０を備えている縦型のＩＧＢＴである。第１導電層２８は、アルミニウムとシリコンを含んでいる。第２導電層２６は、チタンを含んでいる。第３導電層２４は、ニッケルを含んでいる。第１導電層２８の厚みは、600nm以上であることを特徴としている。 （もっと読む）

【課題】アルミニウム膜の流動性の低下を抑制しつつ、耐熱性を向上させる。
【解決手段】イオンビームデポジションなどの方法にて高純度アルミニウム膜１５を絶縁層１３上に形成した後、イオンビームデポジション法にて、添加元素１７を含む添加元素膜１６を高純度アルミニウム膜１５上に形成し、添加元素膜１６の熱処理を行うことで、添加元素膜１６に含まれる添加元素１７を高純度アルミニウム膜１５に拡散させ、高純度アルミニウム膜１５に添加元素１７を添加する。 （もっと読む）

【課題】 周辺表面を殆ど汚染又は乱さずに、スパッタリングされたキャリア／バリヤ層を堆積させて所望の形状に刻設する方法を提供する。
【解決手段】 堆積層のイオンの衝突により浸食・汚染されないように、刻設された層の適用された表面が保護される、イオン堆積スパッタリング法を用いて刻設された材料層を半導体の特徴表面に適用する方法であり、刻設された層の第１の部分を、その層の適用される表面が浸食又は汚染されない程度に基板バイアスを十分低くして適用するステップと、刻設された層の次の部分を、さらなる層材料を堆積させながら、第１の部分からの形状を刻設可能な程度に基板バイアスを十分高くして適用するステップとを含む。この方法は、半導体の特徴表面上にバリヤ層、ウェッティング層及び導電層等を刻設するのに特に適しており、導電層が銅である場合は特に有益である。 （もっと読む）

【課題】ヒロック発生を防止し、密着性とバリア性に優れた配線膜を形成する。
【解決手段】成膜対象物２１が配置された真空槽１３に酸素又は窒素を含有する添加ガスを導入し、Ｚｒ等の添加元素を含む銅ターゲット１１をスパッタリングし、アルミニウム膜２３の表面にバリア膜２４を形成する。バリア膜２４は銅を主成分とするため、アルミニウム膜２３と同じエッチング液でエッチング可能であり、添加元素と酸素を含むため、アルミニウム膜２３にヒロックが発生しない。また、配線膜２５の表面にＩＴＯを密着させた場合には、アルミニウム膜２３は直接ＩＴＯに接触しないからコンタクト抵抗も高くならない。 （もっと読む）

【課題】 従来の横型半導体装置と縦型半導体装置とは全く異なる新規で斬新な形態を有する半導体装置を提供すること。
【解決手段】 半導体装置１０は、電圧電源の負側極性に電気的に接続されているエミッタ電極７６と、電圧電源の正側極性に電気的に接続されているコレクタ電極８０と、半導体基板２０内に設けられているとともにエミッタ電極７６に直接的に接しているエミッタ領域６４と、半導体基板２０内に設けられているとともにコレクタ電極３２に直接的に接しているコレクタ領域３４とを備えている。エミッタ領域６４とコレクタ領域３４を結ぶ方向は、半導体基板２０の表面の垂直方向に対して傾斜している。 （もっと読む）

【課題】微細化プロセスにおいても、また、Ｎｃｈトランジスタ及びＰｃｈトランジスタの両方を持つデバイスにおいても、欠陥等を発生させることなく、トランジスタのチャネル領域に対する応力制御を行うことを可能にする。
【解決手段】Ｎｃｈトランジスタの第１のゲート電極１０７及びＰｃｈトランジスタの第２のゲート電極１０８のそれぞれの構成材料として、互いに応力の大きさが異なる材料を用いている。 （もっと読む）

【課題】ＭＩＭ容量構造を有する半導体装置における絶縁膜の静電破壊を抑制する。
【解決手段】半導体基板に設けられた絶縁膜に、下部電極用導電膜を形成し、前記下部電極用導電膜に、容量絶縁膜を形成し、前記半導体基板と導電膜形成ステージとを互いに無圧着状態で接触させて前記容量絶縁膜に、第１の上部電極用導電膜を形成し、前記半導体基板と導電膜形成ステージとを互いに圧着状態で接触させて前記第１の上部電極用導電膜に、第２の上部電極導電膜を形成する。 （もっと読む）

【課題】ソース領域又はドレイン領域と接触する電極と、ソース領域又はドレイン領域との接触面積を十分に確保するための半導体装置の素子構造及び該素子構造を有する半導体装置の作製方法を提供することを目的とする。
【解決手段】高濃度不純物領域（ソース領域又はドレイン領域）の上に上部電極を形成し、層間絶縁膜を貫通するコンタクトホールを上部電極と高濃度不純物領域（ソース領域又はドレイン領域）とが積層された領域と重なる位置に形成する。 （もっと読む）