半導体装置

【課題】ＩＧＢＴにおいて、Ｐ型コレクタ層におけるキャリア濃度の変化を抑制し、オン電圧のばらつきを低減可能な技術を提供することを目的とする。
【解決手段】半導体装置は、表面側にＭＯＳＦＥＴ構造１が形成されたＮ型半導体基板２と、Ｎ型半導体基板２の裏面に形成されたＰ型コレクタ層４とを備える。そして、Ｐ型コレクタ層４上にストライプ状に互いに離間して形成された、ＡｌとＳｉとのＡｌ合金からなるＡｌＳｉ電極７ａを含む積層構造の裏面電極７を備える。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面側にＭＯＳＦＥＴ、裏面にＰ型コレクタ層がそれぞれ形成された半導体装置に関し、特にその裏面電極に関するものである。
【背景技術】
【０００２】
従来、高耐圧ＩＧＢＴ（Insulated Gate Bipolar Transistor）においてはＦＺ（Floating Zone）法で製造されたＳｉウェハが使用されている。近年、コスト削減などの目的から、耐圧クラスが１０００Ｖ程度の耐圧が低いＩＧＢＴにおいても、ＦＺ法で製造されたＳｉウェハが使用されてきている。
【０００３】
耐圧クラスが低いＩＧＢＴでは、デバイスの裏面構造を形成する工程の前に、ウェハ研削を行って１００μｍ程度にウェハを薄くすることによって無駄な抵抗成分を減らしている。通常の裏面構造の形成では、拡散炉で１０００℃以上の高温アニールを行うことによってＰ型コレクタ層の不純物を活性化しているが、薄ウェハに同様の処理を行うとウェハ割れが発生しやすくなってしまう。そこで、薄ウェハではレーザーアニールを使用することによりＰ型コレクタ層の不純物の活性化が行われている。このレーザーアニールの活性化率は高いことから、従来よりも少ない不純物（例えばボロン）の注入量で、Ｐ型コレクタ層のキャリア濃度を高くすることが可能である。なお、ＩＧＢＴのＰ型コレクタ層については、特許文献１から特許文献３に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−３０１０５号公報
【特許文献２】特開２００８−５３６１０号公報
【特許文献３】特開２００８−２６６２９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
さて、通常、Ｓｉデバイスの電極としてＳｉと相性が良いＡｌＳｉまたはＡｌを用いることが多いが、ＡｌはＳｉ中に拡散するとＰ型のドーパントとして作用しやすくなる。そのため、ＩＧＢＴの裏面電極にＡｌＳｉまたはＡｌを用いると、不純物注入の際に調整されていたＰ型コレクタ層のキャリア濃度が、電極のＡｌの影響を受けて増加してしまうことがある。特に、Light-Punch-Through（ＬＰＴ）型ＣＳＴＢＴのように、少量のボロンなどの不純物が薄ウェハに注入されてＰ型コレクタ層が形成される薄ウェハＩＧＢＴの場合には、キャリア濃度の増加のばらつきが大きくなる。その結果、パワーデバイスの電気特性の中でも特に重要であるオン電圧がばらつくという問題があった。
【０００６】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、ＩＧＢＴなどの半導体装置において、裏面電極にＡｌまたはＡｌＳｉを用いてもＰ型コレクタ層におけるキャリア濃度の変化を抑制し、オン電圧のばらつきを低減可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、表面側にＭＯＳＦＥＴ構造が形成されたＮ型半導体基板と、前記Ｎ型半導体基板の裏面に形成されたＰ型コレクタ層と、前記Ｐ型コレクタ層上にストライプ状に互いに離間して形成された、Ａｌ、または、ＡｌとＳｉとのＡｌ合金からなる第１金属電極を含む積層構造の裏面電極とを備える。
【０００８】
また、上記と別構成として、本発明に係る半導体装置は、表面側にＭＯＳＦＥＴ構造が形成されたＮ型半導体基板と、前記Ｎ型半導体基板の裏面に形成されたＰ型コレクタ層と、前記Ｐ型コレクタ層上に互いに離間してストライプ状に形成された、膜厚が１ｎｍ以上２ｎｍ以下の酸化膜とを備える。そして、前記酸化膜上に形成され、当該酸化膜同士の隙間を介して前記Ｐ型コレクタ層とストライプ状に接触する、Ａｌ、または、ＡｌとＳｉとのＡｌ合金からなる第１金属電極を含む積層構造の裏面電極を備える。
【発明の効果】
【０００９】
本発明によれば、第１金属電極とＰ型コレクタ層との接触面積が小さいため、Ｐ型コレクタ層においてキャリア濃度が変化するのを抑制することができる。したがって、オン電圧のばらつきを低減することができる。
【図面の簡単な説明】
【００１０】
【図１】対比対象半導体装置の構成を示す断面図である。
【図２】対比対象半導体装置の製造方法を説明するための断面図である。
【図３】対比対象半導体装置の製造方法を説明するための断面図である。
【図４】対比対象半導体装置におけるオン電圧の分布を示す図である。
【図５】実施の形態１に係る半導体装置の構成を示す断面図である。
【図６】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図７】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図８】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図９】実施の形態１に係る半導体装置におけるオン電圧の分布を示す図である。
【図１０】実施の形態２に係る半導体装置の構成を示す断面図である。
【図１１】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１２】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１３】実施の形態３に係る半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
まず、本発明に係る半導体装置及びその製造方法について説明する前に、それらと対比される対象の半導体装置（以下、「対比対象半導体装置」と呼ぶ）及びその製造方法について説明する。
【００１２】
図１は、対比対象半導体装置として、ＩＧＢＴの一種であるＬＰＴ型ＣＳＴＢＴ（Carrier Stored Trench-gate Bipolar Transistor）の構成を示す断面図である。図に示されるように、この対比対象半導体装置は、表面側にＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）構造１が形成されたＮ型半導体基板２と、Ｎ型バッファ層３と、Ｐ型コレクタ層４と、積層構造の裏面電極６とを備える。
【００１３】
不純物濃度が低いＮ型半導体基板２には、例えば、ＦＺウェハが用いられる。Ｎ型半導体基板２のうち、ＭＯＳＦＥＴ構造１、Ｎ型バッファ層３及びＰ型コレクタ層４が形成されていない部分はドリフト層として機能する。
【００１４】
Ｎ型半導体基板２表面側に形成されるＭＯＳＦＥＴ構造１は、Ｎ型半導体基板２表面に形成された不純物濃度が高いＰ型のベース領域１ａと、ゲート絶縁膜１ｂと、ゲート電極１ｃと、エミッタ領域１ｄとを備える。Ｎ型半導体基板２には、ベース領域１ａ表面から、ベース領域１ａ下側のＮ型半導体基板２に達するトレンチ１ｅが形成されている。トレンチ１ｅ内には、ゲート絶縁膜１ｂを介してゲート電極１ｃが形成されている。そして、ベース領域１ａの表面には、トレンチ１ｅを挟む不純物濃度が高いＮ型のエミッタ領域１ｄが形成されている。
【００１５】
Ｎ型半導体基板２の裏面上には、不純物濃度が高いＮ型バッファ層３及び不純物濃度が高いＰ型コレクタ層４が順に形成されている。以下、ＭＯＳＦＥＴ構造１、Ｎ型バッファ層３及びＰ型コレクタ層４が形成されたＮ型半導体基板２を、「ＩＧＢＴ半導体基板２０」と呼ぶこともある。
【００１６】
裏面電極６は、積層構造を有しており、ＡｌＳｉ電極６ａと、ＮｉＡｕ電極６ｂとを有している。ＡｌＳｉ電極６ａはＰ型コレクタ層４全面に亘ってその上に形成されており、ＮｉＡｕ電極６ｂはＡｌＳｉ電極６ａ上に形成されている。ＡｌＳｉ電極６ａは、Ａｌ（アルミニウム）とＳｉ（珪素）とからなる合金から構成されており、そのＡｌ濃度は９９％となっている。ＮｉＡｕ電極６ｂは、Ｎｉ（ニッケル）とＡｕ（金）とを含む合金、例えば、ＮｉとＡｕとＴｉ（チタン）とからなる合金、または、ＮｉとＡｕとＭｏ（モリブデン）とからなる合金から構成されている。
【００１７】
以上の構成からなる対比対象半導体装置においては、ゲート電極１ｃに電圧が印加されると、ベース領域１ａにおいてゲート電極１ｃ近傍の部分にチャネルが形成される。チャネルが形成されると、エミッタ領域１ｄと裏面電極６との間に、チャネル（ベース領域１ａ）、ドリフト層（Ｎ型半導体基板２）、Ｎ型バッファ層３及びＰ型コレクタ層４を介して電流を流すことが可能となる。
【００１８】
次に、対比対象半導体装置の製造方法のうち、図２に示されるＩＧＢＴ半導体基板２０が形成された後の製造方法について図１〜３を用いて説明する。なお、Ｐ型コレクタ層４は、ボロンなどの不純物の注入を行った後に、例えばレーザーアニールを行うことによって形成されているものとする。
【００１９】
図３に示されるように、ＩＧＢＴ半導体基板２０のＰ型コレクタ層４の上に、例えば金属蒸着法やスパッタ法によってＡｌＳｉ電極６ａを形成する。そして、ＡｌＳｉ電極６ａ上に、例えば金属蒸着法やスパッタ法によってＮｉＡｕ電極６ｂを形成することにより、裏面電極６が形成される。こうして、図１に示される対比対象半導体装置が完成する。
【００２０】
以上のような対比対象半導体装置では、Ｐ型コレクタ層４上にＡｌＳｉ電極６ａが形成される際に、ＡｌＳｉ電極６ａのＡｌが、Ｐ型コレクタ層４内に拡散してＰ型のドーパントとして作用するようになる。そのため、不純物注入の際にＰ型コレクタ層４のキャリア濃度が制御されていても、ＡｌＳｉ電極６ａを形成すると当該キャリア濃度が対比対象半導体装置ごとに異なる濃度に変化する。その結果、各対比対象半導体装置のオン電圧（ＶＣＥ（ｓａｔ））がばらついたものとなっている。
【００２１】
図４は、対比対象半導体装置のオン電圧の分布を示す図である。この図に示されるように、対比対象半導体装置のオン電圧の分布は裾が広がっており、標準偏差σは０．０５０となっている。一般に、オン電圧が低い半導体装置では電流が流れやすいため、このようにオン電圧がばらつくと、オン電圧の低い特定の半導体装置に電流が集中し、当該半導体装置において発生する熱が大きくなってしまう。
【００２２】
これを防ぐ方法として、ＡｌＳｉ電極６ａを形成せずに、Ｐ型ドーパントとして作用しないＮｉＡｕ電極６ｂをＰ型コレクタ層４上に形成することも考えられるが、ＮｉＡｕ電極６ｂは、ＡｌＳｉ電極６ａよりもオーミックコンタクトが悪いことから、その構造はふさわしいものではない。
【００２３】
そこで、本実施の形態に係る半導体装置では、ＡｌＳｉ電極がＰ型コレクタ層に形成されても、Ｐ型コレクタ層におけるキャリア濃度の変化が抑制され、オン電圧のばらつきが低減されている。以下、このような本実施の形態に係る半導体装置について説明する。
【００２４】
図５は、本実施の形態に係る半導体装置の構成を示す断面図である。なお、本実施の形態に係る半導体装置について、対比対象半導体装置と共通する部分については同じ符号を付している。
【００２５】
図５に示されるように、本実施の形態に係る半導体装置は、比較対象半導体装置の裏面電極６を裏面電極７に代えたものであり、それ以外の構成は比較対象半導体装置と同じであることから、以下、裏面電極７について説明する。
【００２６】
裏面電極７は、積層構造を有しており、ＡｌＳｉ電極７ａとＮｉＡｕ電極７ｂとを有する。ＡｌＳｉ電極７ａは、Ｐ型コレクタ層４上にストライプ状に互いに離間して形成されており、ＡｌＳｉ電極７ａのＡｌ濃度は９９％となっている。そして、ＡｌＳｉ電極７ａのストライプの幅及び間隔は、１０μｍ以上３０μｍ以下となっている。
【００２７】
ＮｉＡｕ電極７ｂは、ＡｌＳｉ電極７ａ上、及び、ＡｌＳｉ電極７ａ同士の間のＰ型コレクタ層４上に形成されている。このＮｉＡｕ電極７ｂの材質は、ＮｉＡｕ電極６ｂと同じである。
【００２８】
次に、本実施の形態に係る半導体装置の製造方法について図５〜８を用いて説明する。なお、対比対象半導体装置の製造方法と同様に、図２に示されるＩＧＢＴ半導体基板２０が形成された後の製造方法について説明する。
【００２９】
図６に示されるように、まず、ＩＧＢＴ半導体基板２０のＰ型コレクタ層４上に、ストライプ状にパターン化されたレジスト８を形成する。そして、図７に示されるように、Ｐ型コレクタ層４及びレジスト８上にＡｌＳｉ層７ａａを形成する。それから、図８に示されるように、レジスト８と、レジスト８上のＡｌＳｉ層７ａａとを除去するリフトオフを行うことにより、Ｐ型コレクタ層４上にＡｌＳｉ電極７ａを形成する。そして、図５に示されるように、ＡｌＳｉ電極７ａ上、及び、ＡｌＳｉ電極７ａ同士の間のＰ型コレクタ層４上にＮｉＡｕ電極７ｂを形成することにより、裏面電極７が形成される。こうして、図５に示される本実施の形態に係る半導体装置が完成する。
【００３０】
図９は、本実施の形態に係る半導体装置のオン電圧（ＶＣＥ（ｓａｔ））の分布を示す図である。この図に示されるように、本実施の形態に係る半導体装置のオン電圧の分布は図４の分布に比べて裾が狭くなっており、標準偏差σは０．０２９と小さくなっている。つまり、本実施の形態に係る半導体装置においては、オン電圧の分布のばらつきが低減されている。これは、ＡｌＳｉ電極７ａとＰ型コレクタ層４との接触面積が小さくなったことにより、ＡｌＳｉ電極７ａからＰ型コレクタ層４へのＡｌの拡散が抑制され、Ｐ型コレクタ層４でのキャリア濃度の変化が抑制されたためである。
【００３１】
以上のように、本実施の形態に係る半導体装置によれば、ＡｌＳｉ電極７ａとＰ型コレクタ層４との接触面積が小さいため、Ｐ型コレクタ層４でのキャリア濃度の変化を抑制でき、オン電圧のばらつきを低減することができる。したがって、特定の半導体装置に電流が集中するのを抑制することができるため、半導体装置における発熱を抑制することができ、半導体装置の耐久性を向上させることができる。
【００３２】
また、本実施の形態では、ＡｌＳｉ電極７ａのストライプの幅及び間隔を１０μｍ以上３０μｍ以下にしているため、Ｐ型コレクタ層４内におけるＡｌの面内濃度を均一にすることができる。したがって、オン電圧のばらつきを確実に低減することができる。
【００３３】
なお、Ｐ型ドーパントして作用するＡｌの拡散が抑制されたことにより、Ｐ型コレクタ層４のキャリア濃度が減少することから、図９に係るオン電圧は全体的に図４に係るオン電圧よりも高いものとなっている。しかし、Ｐ型コレクタ層４形成時の不純物注入を調整すれば、図４に係るオン電圧と同じ程度まで減少させることができる。
【００３４】
また、以上の説明では、裏面電極７はＡｌＳｉ電極７ａを有するものであった。しかしこれに限ったものではなく、裏面電極７が、ＡｌＳｉ電極７ａの代わりに、Ｓｉを含まない純ＡｌからなるＡｌ電極を有するようにしても、上述と同様の効果を得ることができる。
【００３５】
＜実施の形態２＞
図１０は、本実施の形態に係る半導体装置の構成を示す断面図である。なお、本実施の形態に係る半導体装置について、実施の形態１に係る半導体装置と共通する部分については同じ符号を付している。
【００３６】
図１０に示されるように、本実施の形態に係る半導体装置は、実施の形態１に係る半導体装置の裏面電極７を裏面電極９に代えたものであり、それ以外の構成は実施の形態１に係る半導体装置と同じであることから、以下、裏面電極９について説明する。
【００３７】
裏面電極９は、第１ＡｌＳｉ電極９ａと、第２ＡｌＳｉ電極９ｂと、ＮｉＡｕ電極９ｃとを有する。第１ＡｌＳｉ電極９ａは、Ｐ型コレクタ層４上にストライプ状に互いに離間して形成されている。第１ＡｌＳｉ電極９ａのＡｌ濃度は１％以上５％以下となっており、これまでのＡｌＳｉ電極と比べて低くなっている。そして、第１ＡｌＳｉ電極９ａのストライプの幅及び間隔は１０μｍ以上３０μｍ以下となっており、第１ＡｌＳｉ電極９ａの膜厚は２００ｎｍ以上３００ｎｍ以下となっている。
【００３８】
第２ＡｌＳｉ電極９ｂは、第１ＡｌＳｉ電極９ａ上、及び、第１ＡｌＳｉ電極９ａ同士の間のＰ型コレクタ層４上に形成されている。つまり、第２ＡｌＳｉ電極９ｂは、第１ＡｌＳｉ電極９ａ上に形成され、当該第１ＡｌＳｉ電極９ａ同士の隙間を介してＰ型コレクタ層４とストライプ状に接触している。そして、この第２ＡｌＳｉ電極９ｂのＡｌ濃度は９９％となっており、第１ＡｌＳｉ電極９ａよりも高くなっている。
【００３９】
ＮｉＡｕ電極９ｃは、第２ＡｌＳｉ電極９ｂ上に形成されており、このＮｉＡｕ電極９ｃの材質はＮｉＡｕ電極７ｂと同じである。
【００４０】
次に、本実施の形態に係る半導体装置の製造方法について図１０〜１２を用いて説明する。なお、対比対象半導体装置の製造方法と同様に、図２に示されるＩＧＢＴ半導体基板２０が形成された後の製造方法について説明する。
【００４１】
図１１に示されるように、実施の形態１に係る半導体装置の製造方法と同様にリフトオフを行うことにより、Ｐ型コレクタ層４上に第１ＡｌＳｉ電極９ａを形成する。それから、図１２に示されるように、第１ＡｌＳｉ電極９ａ上、及び、第１ＡｌＳｉ電極９ａ同士の間のＰ型コレクタ層４上に第２ＡｌＳｉ電極９ｂを形成する。そして、図１０に示されるように、第２ＡｌＳｉ電極９ｂ上にＮｉＡｕ電極９ｃを形成することにより、裏面電極９が形成される。こうして、図１０に示される本実施の形態に係る半導体装置が完成する。
【００４２】
以上のような本実施の形態に係る半導体装置によれば、Ａｌ濃度が高い第２ＡｌＳｉ電極９ｂは、Ｐ型コレクタ層４とストライプ状に接触していることから、第２ＡｌＳｉ電極９ｂとＰ型コレクタ層４との接触面積は小さくなっている。したがって、第２ＡｌＳｉ電極９ｂからＰ型コレクタ層４へのＡｌの拡散が抑制される。一方、第１ＡｌＳｉ電極９ａのＡｌ濃度は低いため、第１ＡｌＳｉ電極９ａからＰ型コレクタ層４へのＡｌの拡散が抑制される。以上より、Ｐ型コレクタ層４のキャリア濃度が抑制されるため、実施の形態１と同様の効果を得ることができる。
【００４３】
また、本実施の形態では、第１ＡｌＳｉ電極９ａの膜厚は２００ｎｍ以上３００ｎｍ以下となっていることから、第２ＡｌＳｉ電極９ｂのＡｌが第１ＡｌＳｉ電極９ａを介してＰ型コレクタ層４へ進行するのを抑制することができるとともに、第１ＡｌＳｉ電極９ａがショットキー成分として寄与するのを抑制することができる。
【００４４】
また、第２ＡｌＳｉ電極９ｂのストライプの幅及び間隔を１０μｍ以上３０μｍ以下にしているため、実施の形態１と同様に、Ａｌの面内濃度を均一にすることができ、オン電圧のばらつきを確実に低減することができる。
【００４５】
なお、以上の説明では、裏面電極９は第２ＡｌＳｉ電極９ｂを有するものであった。しかしこれに限ったものではなく、裏面電極９が、第２ＡｌＳｉ電極９ｂの代わりに、Ｓｉを含まない純ＡｌからなるＡｌ電極を有するようにしても、上述と同様の効果を得ることができる。
【００４６】
＜実施の形態３＞
図１３は、本実施の形態に係る半導体装置の構成を示す断面図である。なお、本実施の形態に係る半導体装置について、実施の形態１に係る半導体装置と共通する部分については同じ符号を付している。
【００４７】
図１３に示されるように、本実施の形態に係る半導体装置は、実施の形態１に係る半導体装置の裏面電極７を裏面電極１０に代えたものであり、それ以外の構成は実施の形態１に係る半導体装置と同じであることから、以下、裏面電極１０について説明する。
【００４８】
裏面電極１０は、酸化膜１０ａと、ＡｌＳｉ電極１０ｂと、ＮｉＡｕ電極１０ｃとを有する。酸化膜１０ａは、Ｐ型コレクタ層４上にストライプ状に互いに離間して形成されており、その膜厚は１ｎｍ以上２ｎｍ以下となっている。この酸化膜１０ａは、Ｐ型コレクタ層４が形成された後に、その表面を酸化させてフッ酸等によりエッチングされて形成される。
【００４９】
ＡｌＳｉ電極１０ｂは、酸化膜１０ａ上、及び、酸化膜１０ａ同士の間のＰ型コレクタ層４上に形成されている。つまり、ＡｌＳｉ電極１０ｂは、酸化膜１０ａ上に形成され、当該酸化膜１０ａ同士の隙間を介してＰ型コレクタ層４とストライプ状に接触している。このＡｌＳｉ電極１０ｂのストライプの幅及び間隔は、１０μｍ以上３０μｍ以下となっている。そして、ＡｌＳｉ電極１０ｂのＡｌ濃度は９９％となっている。
【００５０】
ＮｉＡｕ電極１０ｃは、ＡｌＳｉ電極１０ｂ上に形成されており、このＮｉＡｕ電極９ｃの材質はＮｉＡｕ電極７ｂと同じである。
【００５１】
以上のような本実施の形態に係る半導体装置によれば、ＡｌＳｉ電極１０ｂは、Ｐ型コレクタ層４とストライプ状に接触していることから、ＡｌＳｉ電極１０ｂとＰ型コレクタ層４との接触面積は小さくなっている。したがって、ＡｌＳｉ電極１０ｂからＰ型コレクタ層４へのＡｌの拡散が抑制されることから、実施の形態１と同様の効果を得ることができる。また、本実施の形態では、酸化膜１０ａの膜厚は１ｎｍ以上２ｎｍ以下となっていることから、ＡｌＳｉ電極１０ｂからのＡｌが酸化膜１０ａを介してＰ型コレクタ層４へ進行するのを抑制することができるとともに、酸化膜１０ａがショットキー成分として寄与するのを抑制することができる。
【００５２】
なお、以上の説明では、裏面電極１０はＡｌＳｉ電極１０ｂを有するものであった。しかしこれに限ったものではなく、裏面電極１０が、ＡｌＳｉ電極１０ｂの代わりに、Ｓｉを含まない純ＡｌからなるＡｌ電極を有するようにしても、上述と同様の効果を得ることができる。
【符号の説明】
【００５３】
１ＭＯＳＦＥＴ構造、２Ｎ型半導体基板、４Ｐ型コレクタ層、７，９，１０裏面電極、７ａ，１０ｂＡｌＳｉ電極、９ａ第１ＡｌＳｉ電極、９ｂ第２ＡｌＳｉ電極、１０ａ酸化膜。

【特許請求の範囲】
【請求項１】
表面側にＭＯＳＦＥＴ構造が形成されたＮ型半導体基板と、
前記Ｎ型半導体基板の裏面に形成されたＰ型コレクタ層と、
前記Ｐ型コレクタ層上にストライプ状に互いに離間して形成された、Ａｌ、または、ＡｌとＳｉとのＡｌ合金からなる第１金属電極を含む積層構造の裏面電極と
を備える、半導体装置。
【請求項２】
表面側にＭＯＳＦＥＴ構造が形成されたＮ型半導体基板と、
前記Ｎ型半導体基板の裏面に形成されたＰ型コレクタ層と、
前記Ｐ型コレクタ層上に互いに離間してストライプ状に形成された、膜厚が１ｎｍ以上２ｎｍ以下の酸化膜と、
前記酸化膜上に形成され、当該酸化膜同士の隙間を介して前記Ｐ型コレクタ層とストライプ状に接触する、Ａｌ、または、ＡｌとＳｉとのＡｌ合金からなる第１金属電極を含む積層構造の裏面電極と
を備える、半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記第１金属電極は前記Ａｌ合金からなり、
前記裏面電極は、前記第１金属電極上に形成され、当該第１金属電極同士の隙間を介して前記Ｐ型コレクタ層とストライプ状に接触する、Ａｌまたは前記Ａｌ合金からなる第２金属電極
をさらに備え
前記第１金属電極のアルミニウム濃度は前記第２金属電極よりも低い、半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記第１金属電極の膜厚は、２００ｎｍ以上３００ｎｍ以下である、半導体装置。
【請求項５】
請求項１乃至請求項４のいずれかに記載の半導体装置であって、
前記第１金属電極のストライプの幅及び間隔は、１０μｍ以上３０μｍ以下である、半導体装置。

【図１】