【課題】狭スペースへのシリコン膜の埋め込み性の向上を図る。
【解決手段】実施形態によれば、シリコン膜の形成方法は、凹部２０の開口側からボトム側に向けてくぼんだくぼみ４０を有するアンドープの第１のシリコン膜３２を凹部２０に形成する工程を含む。また、前記シリコン膜の形成方法は、凹部２０内の第１のシリコン膜３２の一部を塩素を含むガスを用いてエッチングし、第１のシリコン膜３２に凹部２０のボトム側よりも開口側で幅が広い隙間４１を形成する工程を含む。また、前記シリコン膜の形成方法は、隙間４１に面する第１のシリコン膜３２の内壁に不純物を添加する工程を含む。また、前記シリコン膜の形成方法は、不純物の添加後、隙間４１を埋める第２のシリコン膜３３を形成する工程を含む。 （もっと読む）

【課題】ソース電極およびドレイン電極間におけるオフリーク電流の低減を課題とする。
【解決手段】本発明の一態様は、ゲート電極１０１と、前記ゲート電極を覆うように形成されたゲート絶縁膜１０２，１０３と、前記ゲート絶縁膜上に形成され、前記ゲート電極の上方に位置する活性層１０４と、前記活性層の側面及び前記ゲート絶縁膜の上に形成されたシリコン層１０５，１０６と、前記シリコン層上に形成されたソース電極１０７ａおよびドレイン電極１０７ｂと、を具備し、前記活性層は、前記ソース電極および前記ドレイン電極それぞれと接しないことを特徴とする半導体装置である。 （もっと読む）

【課題】 成膜温度、成膜圧力、還元ガスの使用量・使用割合等の成膜条件を設定することにより、所望の物性を有する利用範囲の広いＮｉ膜の形成方法を提供すること。
【解決手段】 真空槽の中でＳｉ基板を一定温度に保持してニッケルアルキルアミジナート（但し、アルキルは、メチル基、エチル基、ブチル基及びプロピル基から選ばれる。）とＨ_２とＮＨ_３とをこの真空槽内に導入し、ＣＶＤ法でＮｉ膜を形成する方法であって、成膜温度が２８０℃より高く３５０℃以下であること。 （もっと読む）

【課題】 表面ラフネスの精度をさらに改善でき、進展するコンタクトホールやラインなどの微細化に対応可能なアモルファスシリコンの成膜方法を提供すること。
【解決手段】 下地２を加熱し、加熱した下地２にアミノシラン系ガスを流し、下地２の表面にシード層３を形成する工程と、下地２を加熱し、加熱した下地２の表面のシード層３にアミノ基を含まないシラン系ガスを供給し、アミノ基を含まないシラン系ガスを熱分解させることで、シード層３上にアモルファスシリコン膜を形成する工程と、を備える。 （もっと読む）

【課題】カーボン膜の抵抗率を低減することができる電子デバイスの製造方法を提供する。
【解決手段】基板１１が載置されたチャンバ４内に炭素を含有する原料ガスを供給する。基板１１の周囲からチャンバ４内のアノード１に向けて電子を放出させてチャンバ４内にプラズマ１４を発生させ、基板１１上にグラファイト、グラフェン等のカーボン膜を形成する。 （もっと読む）

【課題】真空容器内にて反応ガスによりチタンナイトライド膜を形成するにあたり、当該チタンナイトライド膜を速やかに成膜すると共に、表面形状が平滑なチタンナイトライド膜を得ること。
【解決手段】チタンナイトライド膜の成膜処理を行う時に、回転テーブル２と各ガスノズル３１、３２、４１、４２とを１００ｒｐｍ以上で相対的に回転させることによって、反応ガスの供給サイクル（反応生成物の成膜サイクル）を高速で行うことができるので、薄膜を速やかに形成することができ、またサイクル間の時間が極めて短いので、基板の表面に生成した反応生成物の結晶化による粒子径の粗大化が進行する前に次の反応生成物の層を上層側に積層して平滑な表面を得ることができる。 （もっと読む）

【課題】シリサイド化反応を十分に行わせることによってコンタクト抵抗を低減化させることが可能な成膜方法である。
【解決手段】真空排気が可能になされた処理容器２２内で被処理体Ｗの表面に対して薄膜を形成する成膜方法において、原料ガスを用いて処理容器内でプラズマＣＶＤ法により薄膜としてチタンを含む金属膜８を形成する金属膜形成工程と、処理容器内で金属膜に対してアニール処理を行うアニール工程とを有する。これにより、シリサイド化反応を十分に行わせることによってコンタクト抵抗を低減化させる。 （もっと読む）

【課題】 緻密で原料起因の不純物濃度が低く抵抗率が低い導電性膜を、速い成膜速度で形成する半導体装置の製造方法および基板処理装置を提供することである。
【解決手段】 ２種類以上の原料を処理室内に同時に供給し、処理室内に載置された基板上に膜を形成する半導体装置の製造方法であって、少なくとも１種の原料を第１の供給量で処理室内に供給する第１の原料供給工程と、この少なくとも１種の原料を第１の供給量とは異なる第２の供給量で処理室内に供給する第２の原料供給工程と、を有する。 （もっと読む）

【課題】結晶粒径が均一な金属シリサイド膜、特にチタンシリサイド膜を形成することができる成膜方法を提供すること。
【解決手段】被処理体１のＳｉ含有部分上の自然酸化膜を除去する工程と、被処理体１の自然酸化膜が除去されたＳｉ含有部分上に金属シリサイド膜４を形成する工程とを具備し、金属シリサイド膜４を形成する工程は、最初にプラズマを生成せずに、成膜しようとする金属シリサイド中の金属を含有する金属含有原料ガスを所定時間供給して金属−シリコン結合を生じさせ（ii）、次いで金属含有原料ガスを供給しつつプラズマを生成して当該金属からなる金属膜を成膜し、その際の金属膜とＳｉ含有部分との反応により金属シリサイド膜を形成する（iii）。 （もっと読む）

【課題】 真空ポンプを備えた真空排気系内で故障の原因となる不要な膜が生成されることを防止することが可能な処理装置を提供する。
【解決手段】処理装置において、被処理体を収容する処理容器２２と、処理容器内へ原料ガスを供給する原料ガス供給系５０と、処理容器内へ反応性ガスを供給する反応性ガス供給系５２と、真空ポンプ４４、４６を有する真空排気系３６と、処理容器を迂回させるために原料ガス供給系と真空排気系とを連通す原料ガスバイパス系６２と、処理容器を迂回させるために反応性ガス供給系と真空排気系とを連通する反応性ガスバイパス系６６と、原料ガスバイパス系内に介設されて原料ガスの流出を防止する原料ガス流出防止開閉弁Ｘ１と、反応性ガスバイパス系内に介設されて反応性ガスの流出を防止する反応性ガス流出防止開閉弁Ｙ１とを備え、真空排気系内に原料ガスと反応性ガスとが同時に流れ込まないようにする。 （もっと読む）

【課題】半導体装置の製造技術において、同一基板上に金属シリサイド膜厚の異なる領域を作り分ける。
【解決手段】シリコン基板１の主面ｆ１の第１領域Ｒ１に第１トランジスタＱ１を、同第２領域Ｒ２に第２トランジスタＱ２を形成する。その後、主面ｆ１に保護酸化膜ＰＴ１を形成し、第１ドライエッチングＤＥ１を施すことで、第１領域Ｒ１および第２領域Ｒ２を覆う保護酸化膜ＰＴ１を除去する。その後、第１ドライエッチングＤＥ１よりも低い高周波パワーで、かつ、炭素、水素およびフッ素の化合物を含まないガスを用いた第２ドライエッチングＤＥ２を、第２領域Ｒ２に対して施す。その後、シリコン基板１の主面ｆ１上に金属膜Ｍ１を堆積し、熱処理を施すことで、金属シリサイド膜ｓｃを形成する。 （もっと読む）

【課題】電気的な特性が向上される半導体素子の形成方法を提供する。
【解決手段】この方法は、導電パターン１０５を有する半導体基板１００の上に絶縁膜１１０を形成する。絶縁膜をパターニングして導電パターンの一部を露出する開口部１１５を形成し、開口部の内壁及び絶縁膜の上部面に予備拡散防止膜１２０を形成する。予備拡散防止膜に酸素原子等を供給して第１拡散防止膜１２０ａを形成する。第１拡散防止膜により囲まれている開口部を埋める金属膜１５２を形成する。この方法により製造された半導体素子及び半導体素子の製造に利用する半導体クラスタ装備を提供する。 （もっと読む）

膜堆積がトレンチの底部から上に向かって生じるようなシラン比に対する温度、圧力およびドーパントで第１の充填が実施される、深トレンチ構造のイン・シトゥー・ドープアモルファスシリコンによるボイドフリー充填方法が提供される。この第１の充填によって、１００％を超えるステップカバレージウェルが達成される。第２の充填ステップにおいて、堆積レートに対するドーパントの影響を低減するために変更された条件で堆積が実施されることによって、トレンチ充填が、第１の充填の堆積レートを超える堆積レートで完了される。深トレンチキャパシタ構造を形成するためのこの方法の用途において、中間ステップはさらに、アモルファスシリコン層によるボイドフリー充填トレンチのキャッピング、その後のウェーハの平坦化、およびドーパントを再分布させるための熱アニーリングを含む。 （もっと読む）