電子デバイスの製造方法
【課題】カーボン膜の抵抗率を低減することができる電子デバイスの製造方法を提供する。
【解決手段】基板11が載置されたチャンバ4内に炭素を含有する原料ガスを供給する。基板11の周囲からチャンバ4内のアノード1に向けて電子を放出させてチャンバ4内にプラズマ14を発生させ、基板11上にグラファイト、グラフェン等のカーボン膜を形成する。
【解決手段】基板11が載置されたチャンバ4内に炭素を含有する原料ガスを供給する。基板11の周囲からチャンバ4内のアノード1に向けて電子を放出させてチャンバ4内にプラズマ14を発生させ、基板11上にグラファイト、グラフェン等のカーボン膜を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子デバイスの製造方法に関する。
【背景技術】
【0002】
近年、大規模集積回路(LSI)の配線に、グラフェン及びグラファイト等のカーボン薄膜を用いる技術について種々の検討がされている。例えば、カーボン薄膜を絶縁膜上に光電子制御プラズマ化学気相成長(CVD:chemical vapor deposition)法により形成する方法に関する提案がされている。
【0003】
しかしながら、これまでの技術では、抵抗率が低いカーボン薄膜を絶縁膜上に形成することが難しい。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第3642385号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、カーボン膜の抵抗率を低減することができる電子デバイスの製造方法を提供することにある。
【課題を解決するための手段】
【0006】
電子デバイスの製造方法の一態様では、基板が載置されたチャンバ内に炭素を含有する原料ガスを供給し、前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。つまり、紫外光を照射した前記基板の周囲から電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。
【0007】
電子デバイスの製造方法の他の一態様では、表面に導電層が形成された基板が載置されたチャンバ内に炭素を含有する原料ガスを供給し、前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。つまり、紫外光を照射した前記導電層から電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。
【発明の効果】
【0008】
上記の電子デバイスの製造方法等によれば、カーボン膜の形成時のプラズマの密度を向上させてカーボン膜の抵抗率を低下させることができる。
【図面の簡単な説明】
【0009】
【図1】第1の実施形態で用いるプラズマCVD装置を示す模式図である。
【図2】第2の実施形態で用いるプラズマCVD装置を示す模式図である。
【図3】第3の実施形態で用いるプラズマCVD装置を示す模式図である。
【図4】第4の実施形態でのプラズマCVD装置の使用方法を示す模式図である。
【図5】第5の実施形態でのプラズマCVD装置の使用方法を示す模式図である。
【図6】第6の実施形態でのプラズマCVD装置の使用方法を示す模式図である。
【図7】第7の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【図8】第8の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【図9】第9の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【図10】第10の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【図11】第11の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【図12】圧力依存性の調査結果を示すグラフである。
【図13】バイアス依存性の調査結果を示すグラフである。
【図14】第2の実験の結果を示すグラフである。
【発明を実施するための形態】
【0010】
本願発明者らは、上記の課題を解決すべく鋭意検討を行った結果、実験的に、カーボン膜の形成時にプラズマの密度を高めると、カーボン膜の抵抗率が低減することを見出した。また、プラズマ密度の上昇により、カーボン膜の成長レートが速くなることも見出した。
【0011】
以下、実施形態について、添付の図面を参照して具体的に説明する。
【0012】
(第1の実施形態)
先ず、第1の実施形態について説明する。本実施形態では、プラズマCVD法によりカーボン膜を形成する。ここで、第1の実施形態で用いるプラズマCVD装置について説明する。図1は、第1の実施形態で用いるプラズマCVD装置を示す模式図である。
【0013】
図1に示すように、このプラズマCVD装置では、チャンバ4内にステージ10が設けられ、その上にヒータ2及びカソード3がこの順で設けられている。カソード3の上に、カーボン膜が形成される基板11が載置される。カーボン膜の形成時には、基板11の外周部が基板ホルダ8aにより固定される。チャンバ4内には、基板11を間に挟んでカソード3と対向するようにしてアノード1が設けられている。更に、本実施形態では、ステージ10上に、例えばCu、Pt、Au、Pd、Alの少なくとも1種を含有する電子放出電極12が設けられている。電子放出電極12の平面形状は、例えば基板ホルダ8aを取り囲む円環状である。そして、アノード1に負荷6を介してバイアス電源7の正極が接続され、カソード3及び電子放出電極12にバイアス電源7の負極が接続される。
【0014】
このような構成のプラズマCVD装置を用いてカーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、カソード3に接続した基板11から電子15が放出される。また、電子放出電極12から基板11よりも大量の電子15がアノード1に向けて放出される。これらの電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。大量の電子15が電子放出電極12から放出されているため、電子放出電極12がない場合と比較すると、プラズマ14の放電電流が大きい。従って、プラズマ14の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。つまり、基板11の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。
【0015】
なお、ヒータ2の設定温度は、製造しようとする電子デバイスの性能を損なわない範囲で高温にするほど低抵抗率のカーボン膜が形成できる。例えば、大規模集積回路(LSI:large scale integration)の配線を形成する場合には、450℃程度に制御することが好ましい。
【0016】
(第2の実施形態)
次に、第2の実施形態について説明する。図2は、第2の実施形態で用いるプラズマCVD装置を示す模式図である。
【0017】
図2に示すように、図1に示すプラズマCVD装置と比較すると、このプラズマCVD装置には、電子放出電極12が設けられておらず、基板ホルダ8aに代えて基板ホルダ8bが使用される。基板ホルダ8bは、例えばCu、Pt、Au、Pd、Alの少なくとも1種を含有しており、電子放出電極としても機能する。そして、アノード1に負荷6を介してバイアス電源7の正極が接続され、カソード3及び基板ホルダ8bにバイアス電源7の負極が接続される。他の構成は、図1に示すプラズマCVD装置と同様である。
【0018】
このような構成のプラズマCVD装置を用いてカーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、カソード3に接続した基板11から電子15が放出される。また、基板ホルダ8bから基板11よりも大量の電子15がアノード1に向けて放出される。これらの電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。大量の電子15が基板ホルダ8bから放出されているため、基板ホルダ8bが電子放出電極として機能しない材料から構成されている場合と比較すると、プラズマ14の放電電流が大きい。従って、プラズマ14の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。つまり、基板11の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。
【0019】
(第3の実施形態)
次に、第3の実施形態について説明する。図3は、第3の実施形態で用いるプラズマCVD装置を示す模式図である。
【0020】
図3に示すように、図1に示すプラズマCVD装置と比較すると、このプラズマCVD装置には、電子放出電極12が設けられていない。但し、本実施形態では、基板11として、その表面に導電層として電子放出層13が形成されたものを用いる。電子放出層13は、例えばTaN膜及びその上に形成されたTa膜の積層構造を備えている。そして、アノード1に負荷6を介してバイアス電源7の正極が接続され、カソード3及び電子放出層13にバイアス電源7の負極が接続される。他の構成は、図1に示すプラズマCVD装置と同様である。
【0021】
このような構成のプラズマCVD装置を用いてカーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、電子放出層13から大量の電子15がアノード1に向けて放出される。これらの電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。本実施形態では、基板11の表面に電子放出層13が形成されているため、電子放出層13上にカーボン膜が形成される。このとき、大量の電子15が電子放出層13から放出されているため、電子放出層13がない場合と比較すると、プラズマ14の放電電流が大きい。従って、プラズマ14の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。
【0022】
(第4の実施形態)
次に、第4の実施形態について説明する。第4の実施形態では、図1に示すプラズマCVD装置を用いる。但し、図4に示すように、第3の実施形態と同様に、基板11として、その表面に電子放出層13が形成されたものを用いる。そして、アノード1に負荷6を介してバイアス電源7の正極が接続され、カソード3及び電子放出電極12だけでなく電子放出層13にもバイアス電源7の負極が接続される。
【0023】
第4の実施形態でも、カーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、電子放出電極12及び電子放出層13から大量の電子15がアノード1に向けて放出される。これらの電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。本実施形態でも、基板11の表面に電子放出層13が形成されているため、電子放出層13上にカーボン膜が形成される。このとき、大量の電子15が電子放出電極12及び電子放出層13から放出されているため、電子放出電極12及び電子放出層13がない場合と比較すると、プラズマ14の放電電流が極めて大きい。従って、プラズマ14の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。
【0024】
なお、第4の実施形態では、第3の実施形態と比較して、電子放出層13の材料として電子が放出されにくいものを用いてもよい。これは、電子放出電極12からも電子が放出されるからである。従って、電子放出層13の材料として、製造しようとする電子デバイスの機能に適した材料、例えばTiN等のバリアメタル膜に好適な材料を用いることもできる。
【0025】
また、第4の実施形態において、電子放出電極12を用いずに、第2の実施形態のように、電子放出電極としても機能する基板ホルダ8bを用いてもよい。
【0026】
(第5の実施形態)
次に、第5の実施形態について説明する。第5の実施形態でも、図1に示すプラズマCVD装置を用いる。但し、図5に示すように、バイアス電源7の負極は電子放出電極12に接続され、カソード3には、バイアス電源7とは異なるバイアス電源31の正極が接続される。他の構成は、図1に示すプラズマCVD装置と同様である。
【0027】
第5の実施形態でも、カーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、電子放出電極12から大量の電子15がアノード1に向けて放出される。この電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。大量の電子15が電子放出電極12から放出されているため、電子放出電極12がない場合と比較すると、プラズマ14の放電電流が大きい。従って、プラズマ14の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。つまり、基板11の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。
【0028】
更に、第5の実施形態では、カソード3がバイアス電源31によりバイアスされているため、プラズマ14中のArイオンによる基板11のスパッタリングを抑制することができる。従って、第1の実施形態より良好な質のカーボン膜を形成することができる。バイアス電源31の電圧がバイアス電源7の電圧より低い場合、基板11から電子15が放出され、バイアス電源7の電圧がバイアス電源31の電圧より低い場合、基板11から電子15が放出されない。しかしながら、電子放出電極12からは電子15が放出され続け、かつ、プラズマ14中のArイオンによる基板11のスパッタリングをさらに低減できる。
【0029】
(第6の実施形態)
次に、第6の実施形態について説明する。第6の実施形態でも、図1に示すプラズマCVD装置を用いる。また、基板11として、その表面に導電層32が形成されたものを用いる。導電層32は、例えばTa膜、TaN膜、Ti膜、TiN膜等のバリアメタル膜である。但し、図6に示すように、バイアス電源7の負極は電子放出電極12に接続され、カソード3には、バイアス電源7とは異なるバイアス電源31の正極が接続される。また、導電層32にもバイアス電源31の正極が接続される。他の構成は、図1に示すプラズマCVD装置と同様である。
【0030】
第6の実施形態でも、カーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、電子放出電極12から大量の電子15がアノード1に向けて放出される。この電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。本実施形態では、基板11の表面に導電層32が形成されているため、導電層32上にカーボン膜が形成される。このとき、大量の電子15が電子放出電極12から放出されているため、電子放出電極12がない場合と比較すると、プラズマ14の放電電流が大きい。従って、プラズマ14の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。
【0031】
更に、第6の実施形態では、カソード3及び導電層32がバイアス電源31によりバイアスされているため、プラズマ14中のArイオンによる基板11のスパッタリングを抑制することができる。従って、第4の実施形態より良好な質のカーボン膜を形成することができる。バイアス電源31の電圧がバイアス電源7の電圧より低い場合、導電層32から電子15が放出され、バイアス電源7の電圧がバイアス電源31の電圧より低い場合、導電層32から電子15が放出されない。しかしながら、電子放出電極12からは電子15が放出され続け、かつ、プラズマ14中のArイオンによる基板11のスパッタリングをさらに低減できる。
【0032】
なお、これらの実施形態により形成されるカーボン膜は、グラフェンであってもグラファイトであってもよい。また、薄く形成したカーボン膜は、例えば、トランジスタのチャネルとして用いることができる。厚く形成したカーボン膜は、例えば、トランジスタのケート電極、ソース電極及びドレイン電極として用いることができ、また、それらを接続する配線として用いることもできる。
【0033】
また、電子放出層13及び導電層32は、例えばバリアメタル膜として用いるが、カーボン膜の形成前に複数にパターニングされていると、個々の電子放出層13及び導電層32に適切に電位を付与することは極めて困難となる。従って、カーボン膜の形成は、電子放出層13又は導電層32のパターニング前に、基板11の表面に単一の電子放出層13又は導電層32が存在する状態で行うことが好ましい。
【0034】
また、カーボン膜の原料ガスとしては、メタンガスの他に、アセチレンガス等の炭素含有ガスを用いてもよい。
【0035】
次に、上述のようなカーボン膜の形成方法を採用した電子デバイスの製造方法の実施形態について説明する。
【0036】
(第7の実施形態)
図7は、第7の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【0037】
先ず、基板上にトランジスタ及びキャパシタ等の素子を形成する。次いで、図7(a)に示すように、素子上に、表面に導電膜52が埋め込まれた絶縁膜51を形成する。導電膜52は、例えばCu系材料、カーボン系材料、Al系材料を含有する。なお、平坦な絶縁膜51上に導電膜52を形成してもよい。その後、導電膜52を覆う層間絶縁膜53を絶縁膜51上に形成し、層間絶縁膜53に導電膜52の一部を露出する開口部53aを形成する。開口部53aの平面視での面積は、残存している層間絶縁膜53の面積と比較して極めて小さい。
【0038】
続いて、図7(b)に示すように、カーボン膜としてグラファイト層54を開口部53a内及び層間絶縁膜53上に形成する。本実施形態では、電子放出層13又は導電層32に相当する層が存在しないため、例えば、第1、第2、又は第5の実施形態のカーボン膜の形成方法を採用すればよい。このとき、グラファイト層54は、基板の厚さ方向にグラフェンが積層されて形成される。そして、グラファイト層54の開口部53a内の部分が、例えばビア等の縦配線ビアとして機能し、層間絶縁膜53上の部分が横配線として機能する。
【0039】
その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。
【0040】
(第8の実施形態)
次に、第8の実施形態について説明する。図8は、第8の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【0041】
先ず、第7の実施形態と同様にして、開口部53aの形成までの処理を行う。次いで、図8(a)に示すように、開口部53aの底部に、導電膜52と接する抵抗変化膜55を形成する。抵抗変化膜55としては、例えばTa酸化膜及びTi酸化膜等の遷移金属酸化物膜を形成する。
【0042】
その後、図8(b)に示すように、第7の実施形態と同様にしてグラファイト層54を形成する。
【0043】
続いて、第7の実施形態と同様の処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。
【0044】
このような第8の実施形態によれば、抵抗変化メモリ(RRAM:resistance random access memory)に低抵抗率の電極及び配線を組み合わせることができる。
【0045】
(第9の実施形態)
次に、第9の実施形態について説明する。図9は、第9の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【0046】
先ず、第8の実施形態と同様にして、抵抗変化膜55の形成までの処理を行う。次いで、図9(a)に示すように、抵抗変化膜55上及び層間絶縁膜53上に電子放出層56を形成する。電子放出層56の形成では、例えばTaN膜を形成し、続いてその上にTa膜を形成する。
【0047】
その後、図9(b)に示すように、カーボン膜としてグラファイト層54を電子放出層56上に形成する。本実施形態では、電子放出層56が存在するため、例えば、第3、第4、又は第6の実施形態のカーボン膜の形成方法を採用すればよい。なお、本実施形態では、開口部53a内の電子放出層56は層間絶縁膜53上の電子放出層56から絶縁されているため、開口部53a内の電子放出層56に電位を付与することはできないが、層間絶縁膜53上の電子放出層56に電位を付与することができれば、電子を十分に放出することができる。これは、開口部53aの平面視での面積が、残存している層間絶縁膜53の面積と比較して極めて小さいからである。
【0048】
続いて、第7の実施形態と同様の処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。
【0049】
このような第9の実施形態によれば、抵抗変化メモリに低抵抗率の電極及び配線を組み合わせることができる。また、第8の実施形態よりも大量の電子を放出することができる。更に、グラファイト層54の成長方向を第8の実施形態よりも制御しやすくなる。
【0050】
なお、電子放出層56は、例えば、電子ビーム蒸着法及びスパッタリング法等の指向性が高い方法によって形成することが好ましい。開口部53aの側面上にまで電子放出層56が形成されると、グラファイト層54の成長方向の制御が困難になることがあるからである。
【0051】
(第10の実施形態)
次に、第10の実施形態について説明する。図10は、第10の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【0052】
先ず、第7の実施形態と同様にして、開口部53aの形成までの処理を行う。次いで、図10(a)に示すように、開口部53a内に導電膜52の表面から上方に延びるカーボンナノチューブ57を、層間絶縁膜53の表面よりも上方まで成長させる。
【0053】
次いで、図10(b)に示すように、カーボンナノチューブ57の層間絶縁膜53の表面よりも上方まで延びている部分を切断する。この切断は、例えばイオンミリング法、又は化学的機械的研磨(CMP:chemical mechanical polishing)法により行うことができる。
【0054】
その後、図10(c)に示すように、層間絶縁膜53及びカーボンナノチューブ57上に、第9の実施形態と同様にして電子放出層56を形成する。電子放出層56の形成ではコンタクト層、例えばTi膜等を形成する。
【0055】
続いて、図10(d)に示すように、電子放出層56上に、第9の実施形態と同様にしてグラファイト層54を形成する。
【0056】
その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。
【0057】
このような第10の実施形態によれば、第7の実施形態と比較して配線の抵抗率を低減することができる。これは、カーボンナノチューブ57の延伸方向の抵抗率が、グラファイト層54の積層方向の抵抗率と比較して極めて小さいからである。
【0058】
なお、電子放出層56の形成を省略して、層間絶縁膜53及びカーボンナノチューブ57上にグラファイト層54を形成してもよい。この場合は、例えば、第1、第2、又は第5の実施形態のカーボン膜の形成方法を採用すればよい。
【0059】
(第11の実施形態)
次に、第11の実施形態について説明する。第11の実施形態では、デュアルダマシン法を採用する。図11は、第11の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【0060】
先ず、基板上にトランジスタ及びキャパシタ等の素子を形成する。次いで、図11(a)に示すように、素子上に、表面に導電膜62が埋め込まれた絶縁膜61を形成する。導電膜62は、例えばCu系材料、カーボン系材料、Al系材料を含有する。なお、平坦な絶縁膜61上に導電膜62を形成してもよい。その後、導電膜62を覆う層間絶縁膜63を絶縁膜61上に形成し、層間絶縁膜63に、導電膜62の一部を露出するビアホール63a及びこのビアホール63aに繋がる配線溝63bを形成する。ビアホール63aの平面視での面積は、残存している層間絶縁膜63の面積と比較して極めて小さい。
【0061】
次いで、図11(b)に示すように、ビアホール63aの側面上、配線溝63bの底面上及び側面上、並びに層間絶縁膜63の最表面上に電子放出層66を形成する。電子放出層66の形成では、例えばTaN膜を形成し、続いてその上にTa膜を形成する。
【0062】
その後、図11(c)に示すように、カーボン膜としてグラファイト層64を電子放出層66上に形成する。本実施形態では、電子放出層66が存在するため、例えば、第3、第4、又は第6の実施形態のカーボン膜の形成方法を採用すればよい。このとき、グラファイト層64は、電子放出層66の表面からグラフェンが積層されて形成される。従って、ビアホール63a内では、ビアホール63aの側面から中心に向かってグラファイト層64が横方向に成長する。また、配線溝63b内では、配線溝63bの底面から上方に向かってグラファイト層64が縦方向に成長すると共に、配線溝63bの側面から中心に向かってグラファイト層64が横方向に成長する。更に、層間絶縁膜63の上方では、層間絶縁膜63の最表面から上方に向かってグラファイト層64が縦方向に成長する。また、これらのグラファイト層64の成長は同時に進行する。このため、グラファイト層64には、ビアホール63aの下端(導電膜62との接触部)から少なくとも配線溝63bの上端まで連続するグラフェンが含まれることになる。
【0063】
続いて、図11(d)に示すように、層間絶縁膜53の表面が露出するまでグラファイト層64及び電子放出層66の研磨を行う。
【0064】
その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。
【0065】
このような第11の実施形態によれば、デュアルダマシン法により微細化を実現することができる。また、グラファイト層64に、導電膜62との接触部から配線溝63bの上端まで連続するグラフェンが含まれるため、ビア及び配線間の抵抗率をより一層低減することも可能となる。
【0066】
なお、電子放出層66は、例えば、基板を傾斜させながら、電子ビーム蒸着法及びスパッタリング法等の指向性が高い方法によって形成することが好ましい。ビアホール63aの底部に導電膜62を覆うように電子放出層66が形成されると、ビアホール63a内でグラファイト層64が縦方向に成長しやすくなり、グラファイト層64と導電膜62との間の接触抵抗が高くなる可能性があるからである。
【0067】
次に、本願発明者らが行った実験について説明する。
【0068】
(第1の実験)
第1の実験では、Si基板上にSi酸化膜を形成し、その上に、材料を変化させて、種々の電子放出層を形成した。そして、チャンバ内の圧力とプラズマ放電電流の強さとの関係を調査した。このとき、カソード及びアノード間のバイアスは150Vとした。また、カソード及びアノード間のバイアスの大きさとプラズマ放電電流の強さとの関係も調査した。このとき、チャンバ内の圧力は80Paとした。前者の圧力依存性の調査結果を図12に示し、後者のバイアス依存性の調査結果を図13に示す。なお、図12及び図13中の「Ta/TaN」は、TaN膜上にTa膜が形成された積層体を意味し、「TaN/Ta」は、Ta膜上にTaN膜が形成された積層体を意味する。
【0069】
図12に示すように、いずれの材料を用いた場合にも、チャンバ内の圧力を10Pa以上1000Pa以下とした場合に、特に高いプラズマ放電電流を得ることができた。また、図13に示すように、いずれの材料を用いた場合にも、バイアス電圧と共にプラズマ放電電流が連続的に変化し、これらの材料がない場合に比べ、桁違いに大きな安定したプラズマ放電電流を得ることができた。
【0070】
更に、材料に着目すると、Cu、Pt、Au、Pd、又はAlを用いた場合に特に高いプラズマ放電電流を得ることができた。このことから、電子放出電極としては、これらの少なくとも1種を含むものを用いることが好ましい。また、電子放出層は、電子デバイス内に残ることからデバイス機能に適した材料を用いることができる。例えば、バリア性能等が要求される場合、TaN膜上にTa膜が形成された積層体を用いることが好ましい。
【0071】
(第2の実験)
第2の実験では、実施例として、第3の実施形態に沿ってカーボン膜を形成した。このとき、電子放出層としては、上記のTaN膜上にTa膜が形成された積層体を用い、基板としては、表面にSi酸化膜が形成されたSi基板を用いた。また、比較例として、表面にSi酸化膜が形成されたSi基板上に、同様の条件下でカーボン膜を形成した。なお、比較例では、カーボン膜の成長温度を変化させた。そして、実施例、比較例で形成したカーボン膜の抵抗率及びG/D比を測定した。カーボン膜の抵抗率の測定結果を図14(a)に示し、G/D比の測定結果を図14(b)に示す。
【0072】
図14(a)に示すように、比較例では、成長温度を高くするほど抵抗率が低くなる。しかし、850℃程度でも実施例より抵抗率が高い。実施例によれば、450℃程度の成長温度で、比較例よりも2桁程度も低い抵抗率を得ることができた。また、図14(b)に示すように、ラマン分光によりG/D比を測定したところ、実施例によれば比較例と比較して極めて良好なカーボン膜を得ることができた。
【0073】
以下、本発明の諸態様を付記としてまとめて記載する。
【0074】
(付記1)
基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【0075】
(付記2)
前記電子を放出させる工程は、前記基板の周囲に配置した電極に、前記アノードよりも低い電位を付与する工程を有することを特徴とする付記1に記載の電子デバイスの製造方法。
【0076】
(付記3)
前記電極は、Cu、Pt、Au、Pd、及びAlからなる群から選択された少なくとも1種を含有することを特徴とする付記2に記載の電子デバイスの製造方法。
【0077】
(付記4)
前記電極は、前記基板から離間して配置されていることを特徴とする付記2又は3に記載の電子デバイスの製造方法。
【0078】
(付記5)
前記基板に、前記電極よりも低い電位又は高い電位を付与する工程を有することを特徴とする付記4に記載の電子デバイスの製造方法。
【0079】
(付記6)
前記電極は、基板ホルダであることを特徴とする付記2又は3に記載の電子デバイスの製造方法。
【0080】
(付記7)
表面に導電層が形成された基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【0081】
(付記8)
前記電子を放出させる工程は、前記導電層に、前記アノードよりも低い電位を付与する工程を有することを特徴とする付記7に記載の電子デバイスの製造方法。
【0082】
(付記9)
前記導電層は、
TaN膜と、
前記TaN膜上に形成されたTa膜と、
を有することを特徴とする付記8に記載の電子デバイスの製造方法。
【0083】
(付記10)
前記カーボン膜を形成する工程において、前記チャンバ内の圧力を10Pa以上1000Pa以下とすることを特徴とする付記1乃至9のいずれか1項に記載の電子デバイスの製造方法。
【0084】
(付記11)
ビアホール及び配線溝が形成された層間絶縁膜と、
前記ビアホール及び前記配線溝内に形成され、前記ビアホールの下端から前記配線溝の上端まで連続するグラフェンを含むカーボン膜と、
を有することを特徴とする電子デバイス。
【符号の説明】
【0085】
1:アノード
3:カソード
8a、8b:基板ホルダ
11:基板
12:電子放出電極
13:電子放出層
14:プラズマ
15:電子
【技術分野】
【0001】
本発明は、電子デバイスの製造方法に関する。
【背景技術】
【0002】
近年、大規模集積回路(LSI)の配線に、グラフェン及びグラファイト等のカーボン薄膜を用いる技術について種々の検討がされている。例えば、カーボン薄膜を絶縁膜上に光電子制御プラズマ化学気相成長(CVD:chemical vapor deposition)法により形成する方法に関する提案がされている。
【0003】
しかしながら、これまでの技術では、抵抗率が低いカーボン薄膜を絶縁膜上に形成することが難しい。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第3642385号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、カーボン膜の抵抗率を低減することができる電子デバイスの製造方法を提供することにある。
【課題を解決するための手段】
【0006】
電子デバイスの製造方法の一態様では、基板が載置されたチャンバ内に炭素を含有する原料ガスを供給し、前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。つまり、紫外光を照射した前記基板の周囲から電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。
【0007】
電子デバイスの製造方法の他の一態様では、表面に導電層が形成された基板が載置されたチャンバ内に炭素を含有する原料ガスを供給し、前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。つまり、紫外光を照射した前記導電層から電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。
【発明の効果】
【0008】
上記の電子デバイスの製造方法等によれば、カーボン膜の形成時のプラズマの密度を向上させてカーボン膜の抵抗率を低下させることができる。
【図面の簡単な説明】
【0009】
【図1】第1の実施形態で用いるプラズマCVD装置を示す模式図である。
【図2】第2の実施形態で用いるプラズマCVD装置を示す模式図である。
【図3】第3の実施形態で用いるプラズマCVD装置を示す模式図である。
【図4】第4の実施形態でのプラズマCVD装置の使用方法を示す模式図である。
【図5】第5の実施形態でのプラズマCVD装置の使用方法を示す模式図である。
【図6】第6の実施形態でのプラズマCVD装置の使用方法を示す模式図である。
【図7】第7の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【図8】第8の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【図9】第9の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【図10】第10の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【図11】第11の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【図12】圧力依存性の調査結果を示すグラフである。
【図13】バイアス依存性の調査結果を示すグラフである。
【図14】第2の実験の結果を示すグラフである。
【発明を実施するための形態】
【0010】
本願発明者らは、上記の課題を解決すべく鋭意検討を行った結果、実験的に、カーボン膜の形成時にプラズマの密度を高めると、カーボン膜の抵抗率が低減することを見出した。また、プラズマ密度の上昇により、カーボン膜の成長レートが速くなることも見出した。
【0011】
以下、実施形態について、添付の図面を参照して具体的に説明する。
【0012】
(第1の実施形態)
先ず、第1の実施形態について説明する。本実施形態では、プラズマCVD法によりカーボン膜を形成する。ここで、第1の実施形態で用いるプラズマCVD装置について説明する。図1は、第1の実施形態で用いるプラズマCVD装置を示す模式図である。
【0013】
図1に示すように、このプラズマCVD装置では、チャンバ4内にステージ10が設けられ、その上にヒータ2及びカソード3がこの順で設けられている。カソード3の上に、カーボン膜が形成される基板11が載置される。カーボン膜の形成時には、基板11の外周部が基板ホルダ8aにより固定される。チャンバ4内には、基板11を間に挟んでカソード3と対向するようにしてアノード1が設けられている。更に、本実施形態では、ステージ10上に、例えばCu、Pt、Au、Pd、Alの少なくとも1種を含有する電子放出電極12が設けられている。電子放出電極12の平面形状は、例えば基板ホルダ8aを取り囲む円環状である。そして、アノード1に負荷6を介してバイアス電源7の正極が接続され、カソード3及び電子放出電極12にバイアス電源7の負極が接続される。
【0014】
このような構成のプラズマCVD装置を用いてカーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、カソード3に接続した基板11から電子15が放出される。また、電子放出電極12から基板11よりも大量の電子15がアノード1に向けて放出される。これらの電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。大量の電子15が電子放出電極12から放出されているため、電子放出電極12がない場合と比較すると、プラズマ14の放電電流が大きい。従って、プラズマ14の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。つまり、基板11の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。
【0015】
なお、ヒータ2の設定温度は、製造しようとする電子デバイスの性能を損なわない範囲で高温にするほど低抵抗率のカーボン膜が形成できる。例えば、大規模集積回路(LSI:large scale integration)の配線を形成する場合には、450℃程度に制御することが好ましい。
【0016】
(第2の実施形態)
次に、第2の実施形態について説明する。図2は、第2の実施形態で用いるプラズマCVD装置を示す模式図である。
【0017】
図2に示すように、図1に示すプラズマCVD装置と比較すると、このプラズマCVD装置には、電子放出電極12が設けられておらず、基板ホルダ8aに代えて基板ホルダ8bが使用される。基板ホルダ8bは、例えばCu、Pt、Au、Pd、Alの少なくとも1種を含有しており、電子放出電極としても機能する。そして、アノード1に負荷6を介してバイアス電源7の正極が接続され、カソード3及び基板ホルダ8bにバイアス電源7の負極が接続される。他の構成は、図1に示すプラズマCVD装置と同様である。
【0018】
このような構成のプラズマCVD装置を用いてカーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、カソード3に接続した基板11から電子15が放出される。また、基板ホルダ8bから基板11よりも大量の電子15がアノード1に向けて放出される。これらの電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。大量の電子15が基板ホルダ8bから放出されているため、基板ホルダ8bが電子放出電極として機能しない材料から構成されている場合と比較すると、プラズマ14の放電電流が大きい。従って、プラズマ14の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。つまり、基板11の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。
【0019】
(第3の実施形態)
次に、第3の実施形態について説明する。図3は、第3の実施形態で用いるプラズマCVD装置を示す模式図である。
【0020】
図3に示すように、図1に示すプラズマCVD装置と比較すると、このプラズマCVD装置には、電子放出電極12が設けられていない。但し、本実施形態では、基板11として、その表面に導電層として電子放出層13が形成されたものを用いる。電子放出層13は、例えばTaN膜及びその上に形成されたTa膜の積層構造を備えている。そして、アノード1に負荷6を介してバイアス電源7の正極が接続され、カソード3及び電子放出層13にバイアス電源7の負極が接続される。他の構成は、図1に示すプラズマCVD装置と同様である。
【0021】
このような構成のプラズマCVD装置を用いてカーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、電子放出層13から大量の電子15がアノード1に向けて放出される。これらの電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。本実施形態では、基板11の表面に電子放出層13が形成されているため、電子放出層13上にカーボン膜が形成される。このとき、大量の電子15が電子放出層13から放出されているため、電子放出層13がない場合と比較すると、プラズマ14の放電電流が大きい。従って、プラズマ14の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。
【0022】
(第4の実施形態)
次に、第4の実施形態について説明する。第4の実施形態では、図1に示すプラズマCVD装置を用いる。但し、図4に示すように、第3の実施形態と同様に、基板11として、その表面に電子放出層13が形成されたものを用いる。そして、アノード1に負荷6を介してバイアス電源7の正極が接続され、カソード3及び電子放出電極12だけでなく電子放出層13にもバイアス電源7の負極が接続される。
【0023】
第4の実施形態でも、カーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、電子放出電極12及び電子放出層13から大量の電子15がアノード1に向けて放出される。これらの電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。本実施形態でも、基板11の表面に電子放出層13が形成されているため、電子放出層13上にカーボン膜が形成される。このとき、大量の電子15が電子放出電極12及び電子放出層13から放出されているため、電子放出電極12及び電子放出層13がない場合と比較すると、プラズマ14の放電電流が極めて大きい。従って、プラズマ14の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。
【0024】
なお、第4の実施形態では、第3の実施形態と比較して、電子放出層13の材料として電子が放出されにくいものを用いてもよい。これは、電子放出電極12からも電子が放出されるからである。従って、電子放出層13の材料として、製造しようとする電子デバイスの機能に適した材料、例えばTiN等のバリアメタル膜に好適な材料を用いることもできる。
【0025】
また、第4の実施形態において、電子放出電極12を用いずに、第2の実施形態のように、電子放出電極としても機能する基板ホルダ8bを用いてもよい。
【0026】
(第5の実施形態)
次に、第5の実施形態について説明する。第5の実施形態でも、図1に示すプラズマCVD装置を用いる。但し、図5に示すように、バイアス電源7の負極は電子放出電極12に接続され、カソード3には、バイアス電源7とは異なるバイアス電源31の正極が接続される。他の構成は、図1に示すプラズマCVD装置と同様である。
【0027】
第5の実施形態でも、カーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、電子放出電極12から大量の電子15がアノード1に向けて放出される。この電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。大量の電子15が電子放出電極12から放出されているため、電子放出電極12がない場合と比較すると、プラズマ14の放電電流が大きい。従って、プラズマ14の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。つまり、基板11の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。
【0028】
更に、第5の実施形態では、カソード3がバイアス電源31によりバイアスされているため、プラズマ14中のArイオンによる基板11のスパッタリングを抑制することができる。従って、第1の実施形態より良好な質のカーボン膜を形成することができる。バイアス電源31の電圧がバイアス電源7の電圧より低い場合、基板11から電子15が放出され、バイアス電源7の電圧がバイアス電源31の電圧より低い場合、基板11から電子15が放出されない。しかしながら、電子放出電極12からは電子15が放出され続け、かつ、プラズマ14中のArイオンによる基板11のスパッタリングをさらに低減できる。
【0029】
(第6の実施形態)
次に、第6の実施形態について説明する。第6の実施形態でも、図1に示すプラズマCVD装置を用いる。また、基板11として、その表面に導電層32が形成されたものを用いる。導電層32は、例えばTa膜、TaN膜、Ti膜、TiN膜等のバリアメタル膜である。但し、図6に示すように、バイアス電源7の負極は電子放出電極12に接続され、カソード3には、バイアス電源7とは異なるバイアス電源31の正極が接続される。また、導電層32にもバイアス電源31の正極が接続される。他の構成は、図1に示すプラズマCVD装置と同様である。
【0030】
第6の実施形態でも、カーボン膜を基板11上に形成する場合、チャンバ内にArガス及びメタンガスを供給すると共に、アノード1の上方から紫外線を照射する。更に、バイアス電源7によりバイアス電圧を制御する。この結果、電子放出電極12から大量の電子15がアノード1に向けて放出される。この電子15の放出に伴って、基板11とアノード1との間にプラズマ14が発生する。そして、活性化したメタン中の炭素が基板11上に堆積し、カーボン膜が形成される。本実施形態では、基板11の表面に導電層32が形成されているため、導電層32上にカーボン膜が形成される。このとき、大量の電子15が電子放出電極12から放出されているため、電子放出電極12がない場合と比較すると、プラズマ14の放電電流が大きい。従って、プラズマ14の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。
【0031】
更に、第6の実施形態では、カソード3及び導電層32がバイアス電源31によりバイアスされているため、プラズマ14中のArイオンによる基板11のスパッタリングを抑制することができる。従って、第4の実施形態より良好な質のカーボン膜を形成することができる。バイアス電源31の電圧がバイアス電源7の電圧より低い場合、導電層32から電子15が放出され、バイアス電源7の電圧がバイアス電源31の電圧より低い場合、導電層32から電子15が放出されない。しかしながら、電子放出電極12からは電子15が放出され続け、かつ、プラズマ14中のArイオンによる基板11のスパッタリングをさらに低減できる。
【0032】
なお、これらの実施形態により形成されるカーボン膜は、グラフェンであってもグラファイトであってもよい。また、薄く形成したカーボン膜は、例えば、トランジスタのチャネルとして用いることができる。厚く形成したカーボン膜は、例えば、トランジスタのケート電極、ソース電極及びドレイン電極として用いることができ、また、それらを接続する配線として用いることもできる。
【0033】
また、電子放出層13及び導電層32は、例えばバリアメタル膜として用いるが、カーボン膜の形成前に複数にパターニングされていると、個々の電子放出層13及び導電層32に適切に電位を付与することは極めて困難となる。従って、カーボン膜の形成は、電子放出層13又は導電層32のパターニング前に、基板11の表面に単一の電子放出層13又は導電層32が存在する状態で行うことが好ましい。
【0034】
また、カーボン膜の原料ガスとしては、メタンガスの他に、アセチレンガス等の炭素含有ガスを用いてもよい。
【0035】
次に、上述のようなカーボン膜の形成方法を採用した電子デバイスの製造方法の実施形態について説明する。
【0036】
(第7の実施形態)
図7は、第7の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【0037】
先ず、基板上にトランジスタ及びキャパシタ等の素子を形成する。次いで、図7(a)に示すように、素子上に、表面に導電膜52が埋め込まれた絶縁膜51を形成する。導電膜52は、例えばCu系材料、カーボン系材料、Al系材料を含有する。なお、平坦な絶縁膜51上に導電膜52を形成してもよい。その後、導電膜52を覆う層間絶縁膜53を絶縁膜51上に形成し、層間絶縁膜53に導電膜52の一部を露出する開口部53aを形成する。開口部53aの平面視での面積は、残存している層間絶縁膜53の面積と比較して極めて小さい。
【0038】
続いて、図7(b)に示すように、カーボン膜としてグラファイト層54を開口部53a内及び層間絶縁膜53上に形成する。本実施形態では、電子放出層13又は導電層32に相当する層が存在しないため、例えば、第1、第2、又は第5の実施形態のカーボン膜の形成方法を採用すればよい。このとき、グラファイト層54は、基板の厚さ方向にグラフェンが積層されて形成される。そして、グラファイト層54の開口部53a内の部分が、例えばビア等の縦配線ビアとして機能し、層間絶縁膜53上の部分が横配線として機能する。
【0039】
その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。
【0040】
(第8の実施形態)
次に、第8の実施形態について説明する。図8は、第8の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【0041】
先ず、第7の実施形態と同様にして、開口部53aの形成までの処理を行う。次いで、図8(a)に示すように、開口部53aの底部に、導電膜52と接する抵抗変化膜55を形成する。抵抗変化膜55としては、例えばTa酸化膜及びTi酸化膜等の遷移金属酸化物膜を形成する。
【0042】
その後、図8(b)に示すように、第7の実施形態と同様にしてグラファイト層54を形成する。
【0043】
続いて、第7の実施形態と同様の処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。
【0044】
このような第8の実施形態によれば、抵抗変化メモリ(RRAM:resistance random access memory)に低抵抗率の電極及び配線を組み合わせることができる。
【0045】
(第9の実施形態)
次に、第9の実施形態について説明する。図9は、第9の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【0046】
先ず、第8の実施形態と同様にして、抵抗変化膜55の形成までの処理を行う。次いで、図9(a)に示すように、抵抗変化膜55上及び層間絶縁膜53上に電子放出層56を形成する。電子放出層56の形成では、例えばTaN膜を形成し、続いてその上にTa膜を形成する。
【0047】
その後、図9(b)に示すように、カーボン膜としてグラファイト層54を電子放出層56上に形成する。本実施形態では、電子放出層56が存在するため、例えば、第3、第4、又は第6の実施形態のカーボン膜の形成方法を採用すればよい。なお、本実施形態では、開口部53a内の電子放出層56は層間絶縁膜53上の電子放出層56から絶縁されているため、開口部53a内の電子放出層56に電位を付与することはできないが、層間絶縁膜53上の電子放出層56に電位を付与することができれば、電子を十分に放出することができる。これは、開口部53aの平面視での面積が、残存している層間絶縁膜53の面積と比較して極めて小さいからである。
【0048】
続いて、第7の実施形態と同様の処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。
【0049】
このような第9の実施形態によれば、抵抗変化メモリに低抵抗率の電極及び配線を組み合わせることができる。また、第8の実施形態よりも大量の電子を放出することができる。更に、グラファイト層54の成長方向を第8の実施形態よりも制御しやすくなる。
【0050】
なお、電子放出層56は、例えば、電子ビーム蒸着法及びスパッタリング法等の指向性が高い方法によって形成することが好ましい。開口部53aの側面上にまで電子放出層56が形成されると、グラファイト層54の成長方向の制御が困難になることがあるからである。
【0051】
(第10の実施形態)
次に、第10の実施形態について説明する。図10は、第10の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【0052】
先ず、第7の実施形態と同様にして、開口部53aの形成までの処理を行う。次いで、図10(a)に示すように、開口部53a内に導電膜52の表面から上方に延びるカーボンナノチューブ57を、層間絶縁膜53の表面よりも上方まで成長させる。
【0053】
次いで、図10(b)に示すように、カーボンナノチューブ57の層間絶縁膜53の表面よりも上方まで延びている部分を切断する。この切断は、例えばイオンミリング法、又は化学的機械的研磨(CMP:chemical mechanical polishing)法により行うことができる。
【0054】
その後、図10(c)に示すように、層間絶縁膜53及びカーボンナノチューブ57上に、第9の実施形態と同様にして電子放出層56を形成する。電子放出層56の形成ではコンタクト層、例えばTi膜等を形成する。
【0055】
続いて、図10(d)に示すように、電子放出層56上に、第9の実施形態と同様にしてグラファイト層54を形成する。
【0056】
その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。
【0057】
このような第10の実施形態によれば、第7の実施形態と比較して配線の抵抗率を低減することができる。これは、カーボンナノチューブ57の延伸方向の抵抗率が、グラファイト層54の積層方向の抵抗率と比較して極めて小さいからである。
【0058】
なお、電子放出層56の形成を省略して、層間絶縁膜53及びカーボンナノチューブ57上にグラファイト層54を形成してもよい。この場合は、例えば、第1、第2、又は第5の実施形態のカーボン膜の形成方法を採用すればよい。
【0059】
(第11の実施形態)
次に、第11の実施形態について説明する。第11の実施形態では、デュアルダマシン法を採用する。図11は、第11の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
【0060】
先ず、基板上にトランジスタ及びキャパシタ等の素子を形成する。次いで、図11(a)に示すように、素子上に、表面に導電膜62が埋め込まれた絶縁膜61を形成する。導電膜62は、例えばCu系材料、カーボン系材料、Al系材料を含有する。なお、平坦な絶縁膜61上に導電膜62を形成してもよい。その後、導電膜62を覆う層間絶縁膜63を絶縁膜61上に形成し、層間絶縁膜63に、導電膜62の一部を露出するビアホール63a及びこのビアホール63aに繋がる配線溝63bを形成する。ビアホール63aの平面視での面積は、残存している層間絶縁膜63の面積と比較して極めて小さい。
【0061】
次いで、図11(b)に示すように、ビアホール63aの側面上、配線溝63bの底面上及び側面上、並びに層間絶縁膜63の最表面上に電子放出層66を形成する。電子放出層66の形成では、例えばTaN膜を形成し、続いてその上にTa膜を形成する。
【0062】
その後、図11(c)に示すように、カーボン膜としてグラファイト層64を電子放出層66上に形成する。本実施形態では、電子放出層66が存在するため、例えば、第3、第4、又は第6の実施形態のカーボン膜の形成方法を採用すればよい。このとき、グラファイト層64は、電子放出層66の表面からグラフェンが積層されて形成される。従って、ビアホール63a内では、ビアホール63aの側面から中心に向かってグラファイト層64が横方向に成長する。また、配線溝63b内では、配線溝63bの底面から上方に向かってグラファイト層64が縦方向に成長すると共に、配線溝63bの側面から中心に向かってグラファイト層64が横方向に成長する。更に、層間絶縁膜63の上方では、層間絶縁膜63の最表面から上方に向かってグラファイト層64が縦方向に成長する。また、これらのグラファイト層64の成長は同時に進行する。このため、グラファイト層64には、ビアホール63aの下端(導電膜62との接触部)から少なくとも配線溝63bの上端まで連続するグラフェンが含まれることになる。
【0063】
続いて、図11(d)に示すように、層間絶縁膜53の表面が露出するまでグラファイト層64及び電子放出層66の研磨を行う。
【0064】
その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。
【0065】
このような第11の実施形態によれば、デュアルダマシン法により微細化を実現することができる。また、グラファイト層64に、導電膜62との接触部から配線溝63bの上端まで連続するグラフェンが含まれるため、ビア及び配線間の抵抗率をより一層低減することも可能となる。
【0066】
なお、電子放出層66は、例えば、基板を傾斜させながら、電子ビーム蒸着法及びスパッタリング法等の指向性が高い方法によって形成することが好ましい。ビアホール63aの底部に導電膜62を覆うように電子放出層66が形成されると、ビアホール63a内でグラファイト層64が縦方向に成長しやすくなり、グラファイト層64と導電膜62との間の接触抵抗が高くなる可能性があるからである。
【0067】
次に、本願発明者らが行った実験について説明する。
【0068】
(第1の実験)
第1の実験では、Si基板上にSi酸化膜を形成し、その上に、材料を変化させて、種々の電子放出層を形成した。そして、チャンバ内の圧力とプラズマ放電電流の強さとの関係を調査した。このとき、カソード及びアノード間のバイアスは150Vとした。また、カソード及びアノード間のバイアスの大きさとプラズマ放電電流の強さとの関係も調査した。このとき、チャンバ内の圧力は80Paとした。前者の圧力依存性の調査結果を図12に示し、後者のバイアス依存性の調査結果を図13に示す。なお、図12及び図13中の「Ta/TaN」は、TaN膜上にTa膜が形成された積層体を意味し、「TaN/Ta」は、Ta膜上にTaN膜が形成された積層体を意味する。
【0069】
図12に示すように、いずれの材料を用いた場合にも、チャンバ内の圧力を10Pa以上1000Pa以下とした場合に、特に高いプラズマ放電電流を得ることができた。また、図13に示すように、いずれの材料を用いた場合にも、バイアス電圧と共にプラズマ放電電流が連続的に変化し、これらの材料がない場合に比べ、桁違いに大きな安定したプラズマ放電電流を得ることができた。
【0070】
更に、材料に着目すると、Cu、Pt、Au、Pd、又はAlを用いた場合に特に高いプラズマ放電電流を得ることができた。このことから、電子放出電極としては、これらの少なくとも1種を含むものを用いることが好ましい。また、電子放出層は、電子デバイス内に残ることからデバイス機能に適した材料を用いることができる。例えば、バリア性能等が要求される場合、TaN膜上にTa膜が形成された積層体を用いることが好ましい。
【0071】
(第2の実験)
第2の実験では、実施例として、第3の実施形態に沿ってカーボン膜を形成した。このとき、電子放出層としては、上記のTaN膜上にTa膜が形成された積層体を用い、基板としては、表面にSi酸化膜が形成されたSi基板を用いた。また、比較例として、表面にSi酸化膜が形成されたSi基板上に、同様の条件下でカーボン膜を形成した。なお、比較例では、カーボン膜の成長温度を変化させた。そして、実施例、比較例で形成したカーボン膜の抵抗率及びG/D比を測定した。カーボン膜の抵抗率の測定結果を図14(a)に示し、G/D比の測定結果を図14(b)に示す。
【0072】
図14(a)に示すように、比較例では、成長温度を高くするほど抵抗率が低くなる。しかし、850℃程度でも実施例より抵抗率が高い。実施例によれば、450℃程度の成長温度で、比較例よりも2桁程度も低い抵抗率を得ることができた。また、図14(b)に示すように、ラマン分光によりG/D比を測定したところ、実施例によれば比較例と比較して極めて良好なカーボン膜を得ることができた。
【0073】
以下、本発明の諸態様を付記としてまとめて記載する。
【0074】
(付記1)
基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【0075】
(付記2)
前記電子を放出させる工程は、前記基板の周囲に配置した電極に、前記アノードよりも低い電位を付与する工程を有することを特徴とする付記1に記載の電子デバイスの製造方法。
【0076】
(付記3)
前記電極は、Cu、Pt、Au、Pd、及びAlからなる群から選択された少なくとも1種を含有することを特徴とする付記2に記載の電子デバイスの製造方法。
【0077】
(付記4)
前記電極は、前記基板から離間して配置されていることを特徴とする付記2又は3に記載の電子デバイスの製造方法。
【0078】
(付記5)
前記基板に、前記電極よりも低い電位又は高い電位を付与する工程を有することを特徴とする付記4に記載の電子デバイスの製造方法。
【0079】
(付記6)
前記電極は、基板ホルダであることを特徴とする付記2又は3に記載の電子デバイスの製造方法。
【0080】
(付記7)
表面に導電層が形成された基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【0081】
(付記8)
前記電子を放出させる工程は、前記導電層に、前記アノードよりも低い電位を付与する工程を有することを特徴とする付記7に記載の電子デバイスの製造方法。
【0082】
(付記9)
前記導電層は、
TaN膜と、
前記TaN膜上に形成されたTa膜と、
を有することを特徴とする付記8に記載の電子デバイスの製造方法。
【0083】
(付記10)
前記カーボン膜を形成する工程において、前記チャンバ内の圧力を10Pa以上1000Pa以下とすることを特徴とする付記1乃至9のいずれか1項に記載の電子デバイスの製造方法。
【0084】
(付記11)
ビアホール及び配線溝が形成された層間絶縁膜と、
前記ビアホール及び前記配線溝内に形成され、前記ビアホールの下端から前記配線溝の上端まで連続するグラフェンを含むカーボン膜と、
を有することを特徴とする電子デバイス。
【符号の説明】
【0085】
1:アノード
3:カソード
8a、8b:基板ホルダ
11:基板
12:電子放出電極
13:電子放出層
14:プラズマ
15:電子
【特許請求の範囲】
【請求項1】
基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【請求項2】
前記電子を放出させる工程は、前記基板の周囲に配置した電極に、前記アノードよりも低い電位を付与する工程を有することを特徴とする請求項1に記載の電子デバイスの製造方法。
【請求項3】
前記電極は、Cu、Pt、Au、Pd、及びAlからなる群から選択された少なくとも1種を含有することを特徴とする請求項2に記載の電子デバイスの製造方法。
【請求項4】
表面に導電層が形成された基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【請求項5】
前記電子を放出させる工程は、前記導電層に、前記アノードよりも低い電位を付与する工程を有することを特徴とする請求項4に記載の電子デバイスの製造方法。
【請求項6】
前記導電層は、
TaN膜と、
前記TaN膜上に形成されたTa膜と、
を有することを特徴とする請求項5に記載の電子デバイスの製造方法。
【請求項1】
基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【請求項2】
前記電子を放出させる工程は、前記基板の周囲に配置した電極に、前記アノードよりも低い電位を付与する工程を有することを特徴とする請求項1に記載の電子デバイスの製造方法。
【請求項3】
前記電極は、Cu、Pt、Au、Pd、及びAlからなる群から選択された少なくとも1種を含有することを特徴とする請求項2に記載の電子デバイスの製造方法。
【請求項4】
表面に導電層が形成された基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【請求項5】
前記電子を放出させる工程は、前記導電層に、前記アノードよりも低い電位を付与する工程を有することを特徴とする請求項4に記載の電子デバイスの製造方法。
【請求項6】
前記導電層は、
TaN膜と、
前記TaN膜上に形成されたTa膜と、
を有することを特徴とする請求項5に記載の電子デバイスの製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2011−187722(P2011−187722A)
【公開日】平成23年9月22日(2011.9.22)
【国際特許分類】
【出願番号】特願2010−51999(P2010−51999)
【出願日】平成22年3月9日(2010.3.9)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成21年度、独立行政法人科学技術振興機構、「LSI用3次元カーボン・アクティブ配線の開発」の中で、「グラフェン横配線及びアクティブ配線の開発」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成23年9月22日(2011.9.22)
【国際特許分類】
【出願日】平成22年3月9日(2010.3.9)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成21年度、独立行政法人科学技術振興機構、「LSI用3次元カーボン・アクティブ配線の開発」の中で、「グラフェン横配線及びアクティブ配線の開発」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]